JPS59108134A - 入出力制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は入出力制御方式、とくにＤＭＡデータ転送機構
を有する入出力制御方式に関する。

一般に、マイクロプログラム制御の入出力制御装置に接
続される入出力装置（Ｉ１０デバイス）と、主記憶また
は入出力制御装置内記憶部との間でデータ転送を行なう
データ転送方式として、（１）　　入出力制御装置内で
動作するマイクロプログラムにより上述のデータ転送を
行なうファームウェアデータ転送方式。

（１１）転送が開始されると、入出力節〕御装置内のマ
イクロプログラムを介することなく、入出力制御装置内
に持つＤＭＡデータ転送制御機構（ハードウェア）によ
り、上述のデータ転送を行なうことを特徴とするＤＭＡ
（ダイレクトメモリアクセス）データ転送方式 （１）のファームウェアデータ転送方式は、データ転送
能力が入出力制御装置のマイクロプログラムの実行時間
に依存しており、比較的低速な入出力装置に対するデー
タ転送に適用される。この方式は、入出力制御装置内に
おいては、マイクロプログラムにより制御される実行制
御部以外にはデータ転送のだめの特別なハードウェアを
必要としない。

これに対して、上述の（１１）のＤＭＡデータ転送方式
においては、入出力制御装置内で動作するマイクロプロ
グラムは、データ転送の起動を行なうに用いられるだけ
で一旦起動されると、各々のデータ転送は、もはや、マ
イクロプログラムが介入することなく、入出力制御装置
内に備えられた専用のハードウェアによるＤＭＡデータ
転送制御機構による、一連のデータ転送動作として行な
われる。

このためにデータ転送能力はファームウェア転送方式に
較べて一般に高く、磁気ディスク装置あるいは磁気テー
プ装置といった高速入出力装置に対するデータ転送に広
く適用される。

しかし、このＤＭＡデータ転送方式は、データ転送のだ
めの専用の制御回路が特別に必要なことのために、従来
は、入出力制御装置に接続される複数の入出力装置のう
ちの予め定めた特定の入出力装置に対してだけに固定的
に用いられ、しかも入出力制御装置の中のある固定した
入出力ボートに対してだけＤＭＡデータ転送方式が適用
できるようになっている。

このため、システムが柔軟性に欠け、拡張性が乏しく、
またシステムの持つ資源を有効に活用し得ないという欠
点を有している。

例えば、ある入出力制御装置がΔ６１から７１６８まで
の８個の入出力ポートを持ち、このうちＡ　ｌ　。

／１６２および／ｆ６３の３個の入出力ポートがＤＭＡ
データ転送方式によるデータ転送可能なボートとして割
当てられているとする。

一方あるシステムにおいて、入出力装置（Ｉ１０デバイ
ス）が６個使用され、このうち４個がＤＭＡデータ転送
制御を必要とすると仮定すると、この入出力制御装置の
入出力ポートの数は全部で８個あるにもかかわらず、こ
の４個の入出力装置のうちの１１固はこの制御装置では
賄いきれないという事態が発生する。

本発明の目的は、上述のような従来の欠点を除去した入
出力制御方式を提供するにある。

本発明の方式は、主記憶および入出力制御装置内記憶部
の少なくとも一方と入出力装置との間のデータ転送を制
御するダイレクトメモリアクセスデータ転送制御手段を
備えた入出力制御方式であって、入出力装置の接続され
る複数の入出力ポートのそれぞれがダイレクトメモリア
クセスデータ転送のできるボートか否かを判定するボー
ト判定手段と、ダイレクトメモリアクセスチャンネルが
占有されているか否かを判定する占有状態判定手段と、
前記ボート判定手段でダイレクトメモリアクセスデータ
転送可能と判定されたボートと前記占有状態判定手段で
占有されていないと判定されたダイレクトメモリアクセ
スチャンネルとを接続する接続手段とを有する。

また、本発明の方式は、主記憶および入出力制御装置内
記憶部の少なくとも一方と入出力装置との間のデータ転
送を制御するダイレクトメモリアクセスデータ転送制御
手段を備えた入出力制御方式であって、入出力装置の接
続される複数の入出力ポートのそれぞれがダイレクトメ
モリアクセスデータ転送のできるボートか否かを判定す
るポート判定手段と、ダイレクトメモリアクセスチャン
ネルが占有されているか否かを判定する占有状態判定手
段と、前記ポート判定手段でターイレクトメモリアクセ
スデータ転送可能と判定されたボートと前記占有状態判
定手段で占有されていないと判定されたダイレクトメモ
リアクセスチャンネルとを接続する接続手段と、前記ダ
イレクトメモリアクセスチャンネルがすべて占有されて
いると判定された場合にダイレクトメモリアクセスデー
タ転送の待合せを行なうための待合せ制御手段とをＭす
る。

次に図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例を示すブロック図である。

本実施例は主記憶工、主記憶バス２．入出力制御装置３
．　Ｎ個の入出力装置４−１．　４−２・・・４−Ｎか
らなる。

本実施例の入出力制御装置３け、マイクロプロセッサユ
ニット３１（以後ＭＰＵ３１）、　　ローカルバス制御
部３２．ＤＭＡデータ転送制御機構３３、ＤＭＡ待合せ
行列用レジスタファイル３４゜主記憶バス制御部３５．
Ｎ個の入出力ボート３６−１．　３６−２．　　・・・
３６−Ｎおよびローカルバス３７を有している。

本実施例においては、前記ＤＭＡデータ転送制御機ＦＰ
ｔ３３は、並列に独立に動作する２個のＤＭＡチャンネ
ルを有していて、第２図に示すように、そのＤＭＡ第１
チヤンネルおよびＤＭＡ第２チヤンネルに対し、ＤＭＡ
専有状態表示レジスタ３３１−１，３３１−２．ＤＭＡ
アドレスレジスタ３３２−１，３３２−２．ＤＭＡレン
グスレジスタ３３３−１，３３３−２．ＤＭＡデータ転
送制御部３３４−１．　３３４−２．共通の指令コード
レジスタ３３５および共通のデータレジスタ３３６が設
け　゛られている。

また、前記ＤＭＡ待合せ行列用レジスタファイル３４は
第３図に示すようにＱヘッドポインタレジスタ３４１．
Ｑティシボインタレジスタ３４２゜前記各入出力ポート
３６−１〜３６−Ｎ対応に設けた入出力ボート対７Ｑレ
ジスタフアイル３４３−１〜３４３−Ｎ、　　指令コー
ドレジスタ３４４．およびデータレジスタ３４５を有し
ている。

さらに、前記Ｎ（［ｉｌの入出カポ−）３６−１〜３６
−Ｎのおのおのには、ＤＭＡ動作表示レジスタ３６１Ｄ
ＯＰ、ＤＭＡチャンネル番号レジスタ３６２ＤＣＨ，デ
ータ転送制御部３６３．指令コードレジスタ３６４およ
びデータレジスタ３６５を有している。

入出力ポート３６−１〜３６−Ｎには、例えば磁気テー
プ装置（ＭＴ）、　　ワークステーション（ＷＳ）、　
　ラインプリンタ（ＬＰ）、　　プリンタ（ＰＴＲ）、
　磁気ディスク（Ｄ８Ｋ）等の入出力装置４−１〜４−
Ｎが接続されている。

入出力制御装置３は、マイクロプログラム制御のＭＰＵ
３１によって制御され、このマイクロプログラムはＭＰ
Ｕ３１中の制御記憶（図示せず）の中に格納されており
％これが逐次読出され実行されることによって動作が制
御される。

ＭＰＵ３１がＤＭＡデータ転送制御機構３３゜入出力ポ
ート３６−１−Ｎ、またはＤＭＡ待合せ行列用レジスタ
ファイル３４等（以後これらを総称してアダプタと呼ぶ
）に対し指令を発行し、データを送り、あるいはデータ
を読む場合には以下のように行なう。

ＭＰＵ３１はローカルバス制御部３２に対し。

ローカルバス３７の専有要求（以後ローカル・（スリケ
スト）を出す。制御部３２は他のアダプタのローカルバ
ス３７の専有がすむと、このパスリケストに承認（アク
ノレツジ）を与える。これによりＭＰＵ３１は、ローカ
ルバス３７に指令情報を送出する。

この指令情報は、第４図（５）に示すように、指令コー
ド部とデータ部とから４なり、この指令コード部は更に
以下のように構成されている。

第４図（Ｂｌに示すように、モードフィールド、アダフ
リ番号フィールド、およびレジスタアドレスフィールド
を含んでいる。このモードフィールドによって、コント
ロールモードとＤＭＡモードとが区別されるが、上述の
第４図（Ｂ）はコントロールモードにおける指令コード
部の構成を示したものである。すなわち、モードフィー
ルドには、Ｃれがコントロールモードであることを示す
特定のビットバタンか含まれているつアダプタ番号フィ
ールドは、この指令情報の行先のアダプタを指定する。

すなわち、ＤＭＡ転送制御機購３３．ＤＭＡ待合せ行列
用レジスタファイル３４および各入出カポ−）３６−１
〜３６−Ｎ等の各アダプタはそれぞれ異なる予め定めた
アダプタ番号をもっている。従って、アダプタ番号フィ
ールドにこのアダプタ番号を入れることにより指令情報
の行先を指定することができる。

また、レジスタアドレスフィールドは、アダプタ番号フ
ィールドで指定された各アダプタ中における各レジスタ
を区別し、かつそのレジスタに対する書込みか読出しか
を区別する。また場合によってはこのフィールドで特定
の動作を指定することもできる。

以上力、コントロールモードの場合の指令コード部の形
式である。

さて、前述のようにしてＭＰＵ３１が指令コード部をロ
ーカルバス３７上に送出すると、これは各アダプタの指
令コードレジスタに供給されるが、指定されたアダプタ
番号のアダプタの、指定されたレジスタに対する指令だ
けが実行される。例えば、ＭＰＵ３１が特定の入出力ボ
ート３６−にのＤＭＡ動作表示レジスタ３６１　ＤＯＰ
の内容を読みとる場合には、送出する指令コード部のモ
ードフィールドでコントロールモードを指定し、アダプ
タ番号フィールドで入出カポ−）３６−Ｋを指定し、さ
らにレジスタアドレスフィールドでＤＭＡ動作表示レジ
スタ３６１　ＤＯＰからの読出しであることを指定する
。なお読出し要求指令の場合にはＭＰＵ　３１側からは
データ部は送出されない。

このような指令コード部が入出力ボート３６−にの指令
コードレジスタ３６４で受信されると。

指定されたこの人出カポ−ｈ３６−にのＤＭＡ動作表示
レジスタ３６１　ＤＯＰの内容が読出され、データレジ
スタ３６５を介してデータ送出のバスサイクルタイムに
ローカルバス３７に送出される。

かくして、ＭＰＵ３１は、このバスサイクルタイムにお
けるローカルバス３７上のデータを読むことにより所望
のレジスタの内容を読むことができる。

同様に、ＭＰＵ３１が、例えば、レジスタファイル３４
のＱヘッドポインタレジスタ３４１にデータｆｃｌｔ込
む場合には、前述のようにして、レジスタファイル３４
のＱヘッドポインタレジスタ３４１に対する書込みを指
定する指令コード部を送出し、つづいてデータ送出のバ
スサイクルタイムに、この指令コード部に対するデータ
部として、書込むべきデータを送出する。これにより、
レジスタファイル３４側においては、指令コードレジス
タ３４４がこの指令コード部を受信すると、次のデータ
送出のバスサイクルタイムにローカルバス３７に送出さ
れるデータを、データレジスタ３４５を介して指定され
たＱヘッドポインタレジスタ３４１に書込む。

以上のような動作により、ＭＰＵ３１は各アダプタ内の
各レジスタの内容を自由に読むことができ、また必要な
データを自由にこれらに書き込むことができる。

さて、以上はコントロールモードにおける動作について
述べたものであるが、これに対してＤＭＡデータ転送モ
ードがあり、これは以下の如きものである。

ＤＭＡデータ転送モードにおける指令コード部１−ｔ、
コントロールモードにおける指令コード部とは異なり、
第４図（ｑに示すような形式をとる。

すなわち、このモードフィールドには、この指令コード
部がＤＭＡデータ転送モードであることを示す特定のピ
ッドパクンを含んでおり、さらに、これに続＜ＤＭＡチ
ャンネル番号フィールドとデ−タ長フィールドとを含ん
で溝成されている。

この形式の指令コード部は、ＤＭＡデータ転送を行なう
入出力ポート（例えば入出力ボート３６−Ｋ）のデータ
転送制御部３６３がらデータレジスタ３６５全介してロ
ーカルバス３７に送出され、ＤＭＡデータ転送制御機構
３３の指令コードレジスタ３３５で受信され、ＤＭＡチ
ャンネル番号フィールドで指定されるチャンネル番号を
もつＤＭＡデータ転送制御部３３４−１またけ３３４−
２に対してデータ長フィールドの内容に関する情報を供
給する。

データ長フィールドには、このＤＭＡデータ転送）か入
力データ転送（入出カポ−）３６−に側からＤ　Ｍ、　
Ａデータ転送制御機構３３側に向うデータ転送）かの区
別を指定する情報と、指令コード部ごとにこれに付随し
て転送されるデータ部のデータ長に関する情報とが指定
される。入出力ボート３６−にのデータ転送制御部３６
３は、ＭＰＵ３１から、例えば、入力ＤＭＡデータ転送
の起動がかけられると、入出力装置４−Ｋから、データ
を入力し、このデータが一回で転送すべき分だけ制御部
３６３中のバッファ（図示せず）に貯えられると、ロー
カルバス制御部３２に対してローカルバスリケスＩｆ出
す。これが承認されると、データ転送制御部３６３Ｖｉ
、予め作成されている、ＤＭＡチャンネル番号レジスタ
３６２ＤＣＨの内容で指定されるＤＭＡチャンネル番号
をそのＤＭＡチャンネル番号フィールドにもつＤＭＡデ
ータ転送モードの指令コード部を、データレジスタ３６
５を介してローカルバス３７に送出し、つづいて、この
指令コード部のデータ長フィールドで指定した長さのデ
ータを同様にデータレジスタ３６５を介してつぎつぎの
バスサイクルでローカルバス３７に送出する。

なお、この指令コード部のモードフィールドには、予め
定めたＤＭＡ７’−夕転送モードを指定するビットバタ
ンか含まれ、またデータ長フィールドには一回の指令部
コード送出ごとに転送すべきデータ長（これは予め定め
られてでもよいし、またＭＰＵ３１から前もって指定さ
れているとしてもよい）、および、これが入力データ転
送であることを指定する情報が含まれている。

さて、上述のようにしてローカルバス３７を介して送出
された指令コード部は、ＤＭＡ転送ｔｆｆｉ制御機購３
３の指令コードレジスタ３３５で受信され、その結果入
出カポ−）３６−にのＤＭＡチャンネル番号レジスタ３
６２ＤＣＨの内容で指定されるＤＭＡチャンネル番号の
ＤＭＡデータ転送制御部３３４−Ｉｔたは３３４−２に
前述の指令コード部のデータ長フィールドの情報が供給
される。

この結果、この供給を受けた方のＤＭＡデータ転送部３
３４−１（この指定がＤＭＡの第１チヤンネルであった
と仮定する）は、ローカルバス３７よ！ｌｌｌ　データ
レジスタ３３６を介して、前述の指令コード部につづい
て送出されるデータ部のデータを、データ長フィールド
で指定された長さだけつづけて読込み、これをＤ　Ｍ　
Ａデータ転送制御部３３４−１　　内にあるデータバッ
ファ（図示せず）に格納する。

一方、入出力ポート３６−にのデータ転送制御部３６３
ば、入出力装置４−Ｋからの次の分のデータが内部のバ
ッファに貯えられると、前述と同様にしてローカルバス
制御部トを出し、これが承認されると、前述と同様にし
て、ＤＭＡデータ転送モードの指令コード部とそれに付
随するデータ部とを送出する。データ転送制御部３６３
は、これをＭＰＵ３１から最初に指定された全データ長
のデータがすべて送出されるまで繰り返す。

一方、ＤＭＡデータ転送制御機構３３の指定されたＤＭ
ＡチャンネルのＤＭＡデータ転送制御部３３４−ｔＨ，
内部のデータバッファに入出力ポート３６−Ｋからのデ
ータが一杯になるごとに、これを主記憶バス制御部３５
の主記憶バス２に対する占有制御の下に、ＤＭＡアドレ
スレジスタ３３２−１で指定される主記憶１のメモリア
ドレスから順にＤＭＡレングスレジスタ３３３−１で指
定される長さにわたる領域に転送する。

このようにして、入出力ポートのＤＭＡチャンネル番号
レジスタ３６２ＤＣＨにＤＭＡチャンネル番号を指定す
ると、その指定したＤＭＡチャンネルを用いて主記憶１
にＤＭＡデータ転送ができることになる。

本実施例においては、このようなりＭＡ７ヤンネルが２
チヤンネルあるので上述の説明から明らかなように、２
つの異なる入出力ポートから別々のＤＭＡチャンネルを
介して並列にＤ　Ｍ、　Ａデータ転送全行なうことがで
きる。

以上は、入力ＤＭＡデータ転送の場合であるが、出力Ｄ
ＭＡデータ転送の場合にも殆んど同様に行なわれる。

すなわち、例えば入出力ポート３６−にのデータ転送制
御部３６３は、ＭＰＵ３１から出力ＤＭＡデータ転送の
起動がかけられると、入出力装置４−にの状態を判定し
、これが出力データを受付けられる状態になると、前述
の場合と同様にローカルバス制御部３２に対してローカ
ルバス制御部トを出し、これが承認されると、ＤＭＡチ
ャンネル番号レジスタ３６２ＤＣＨの内容で指定される
ＤＭＡチャンネル番号をそのＤＭＡチャンネル番号フィ
ールドにもち、かつ、これが出力データ転送であること
を指定するＤＭＡデータ転送モードの指令コード部をデ
ータレジスタ３６５を介シてローカルバス３７に送出す
る。

この指令コード部のデータ長フィールドの情報は、前述
のようにして、指定されたＤＭＡチャンネルのＤＭＡデ
ータ転送制御部３３４−１（レジスタ３６２ＤＣＨで指
定されたＤＭＡチャンネルが第１チヤンネルと仮定する
）に供給される。これにより、ＤＭＡデータ転送制御部
３３４−１は、出力ＤＭＡデータ転送が要求されている
ことを識別し。

主記憶バス制御部３５の主記憶バス２に対する専有制御
のもとに、主記憶１のＤＭＡアドレスレジスタ３３２−
１で指定されるメモリアドレスからつぎつぎにその内容
を読み出し、制御部３３４−１の中に含まれるデータバ
ッファが一杯になるまでこの転送を繰り返す。

次に、このデータバッファの中から前記指令コード部の
データ長フィールドで指定される長さのデータ長だけを
順番にデータレジスタ３３６’ｅ介してローカルバス３
３７に出力する。これは、前述の出力ＤＭＡ転送モード
の指令コード部を送出した入出力ポート（つまり入出力
ポート３５−Ｋ）のデータレジスタ３６５を介してデー
タ転送制御部３６３に転送され、データ長フィールドで
指定された分だけのデータが制御部３６３のデータバッ
ファに格納される。ついでこのバッファの内容はつぎつ
ぎに入出力装置４−Ｋに出力される。

こうして、このバッファが空になり、入出力装置４−Ｋ
が次のデータを受入れる状態になると。

上述と同様にして、データ転送制御３６３はローカルバ
ス制御部３２に対するローカルバス制御部トを出し、こ
れが承認されると、上述と同じ指令コード部を送出し次
のデータの送出を要求する。

このような要求を、最初にＥＰＵ３１で指定された全出
力データ長のすべてのデータが出力されるまで繰り返す
。

これに対して、ＤＭＡ転送制御部３３４−１　は内部の
バッファから、要求に従って次々にデータを送出し、内
部のバッファが空になると再び主記憶１の相つづく領域
からデータを転送し内部のバッファに格納する。このよ
うな処理を、ＤＭＡアドレスレジスタ３３２−１が指定
する主記憶１のメモリアドレスから、ＤＭＡレングスレ
ジスタ３３３−１で指定される長さにわたる領域のデー
タが転送されつくすまで繰り返す。

かくして、出力ＤＭＡデータ転送においても、入出力ポ
ートのＤＭＡチャンネル番号レジスタ３６２ＤＣＨＫＤ
ＭＡチャンネル番号を指定すると、その指定したＤＭＡ
チャンネルを用いて主記憶ｌからＤＭＡデータ転送がで
きることになる。

以上のようにして、本実施例における二つのＤＭＡチャ
ンネルは％ＤＭＡＤＭＡチャンネル番号レジスタ３６２
ＤＣＨＡチャンネル番号をセットすることにより入出力
ポート３６−１〜３６−Ｎに自由に割当て、並列に使用
できることになる。

さて次に、これらＤＭＡチャンネルの入出カポ−）３６
−１〜３６−Ｎに対する割当てについて説明する。

い壕、入出力装置４−１（これを磁気テープ装置とする
）に対する入出力命令が上位装置から出されたとする。

この入出力命令を処理するマイクロプログラムは、ＭＰ
Ｕ３１内の制御記憶（図示せず）に格納されており、こ
の入出力命令で指定される制御記憶の開始番地からこの
入出力命令を処理するマイクロプログラムがつぎつぎに
読出されてＭＰＵ３１内の実行制御部（図示せず）で逐
次実行される。

この入出力命令処理のマイクロプログラムは。

まず、指定された入出力装置４−１が接続されている入
出力ポート３６−１に設けられているＤＭＡ動作表示レ
ジスタ３６１ＤＯＰの内容を読む。このボートに接続さ
れる入出力装置がＤＭＡ転送を行なう入出力装置である
場合には、予めこのボートのＤＭＡ動作表示レジスタ３
６１　ＤＯＰには“１“が格納されている。この“１°
の格納はシステム立ち上げ時の初期設定で行なうように
してもよいし、また入出力装置を接続したときにジャン
パ接続を用いて行なうようにしてもよいっ現在の実施例
では入出力装置４−１が接続されているボート３６−１
のレジスタ３５１ＤＯＰには“１′が格納されていると
する。

さて、レジスタ３６１ＤＯＰを読むことにより、この入
出力装置４−１に対するデータの入出力がＤＭＡデータ
転送を用いて行うべきことが判定されると、次に、入出
力命令処理のマイクロプログラムは、ＤＭＡ第１チヤン
ネルのＤ　Ｍ、　Ａ専有状態表示レジスタ３３１−１を
読み、ＤＭＡ第１チヤンネルが現在ビジィ状態か否かを
判定する。

もしアイドル状態（レジスタ３３１−１の内容が“０″
）の場合には、ＤＭＡ第１チヤンネルを用いて入出力ボ
ート３６−１に対するＤＭＡ転送を行うための処理に入
る。すなわち、ＤＭＡ第１チヤンネルの表示レジスタ３
３１−１に“１″′をセットしこのＤＭＡチャンネルが
ビジィ状態になったことを表示し、つぎに、入出力命令
で指定されている主記憶１の転送開始アドレスをこのチ
ャンネルのＤＭＡアドレスレジスタ３３２−１にセット
し。

また同じ入出力命令で指定されている転送すべきデータ
長を指示するＤＭＡデータレングスの値をこのチャンネ
ルのＤＭＡレングスレジスタ３３３−１にセットするう ついで、入出力ポート３６−１のＤＭＡチャンネル番号
レジスタ３６２ＤＣＨＫ、使用すべきＤＭＡチャンネル
番号の１をセットし、これによりこの入出力ポート３６
３６−１ｋＤデ一タ転送制御機購３３のＤＭＡ第１チヤ
ンネルに接続する（前述のように、各入出力ポート３６
は、そのＤＭＡチャンネル番号レジスタ３６２ＤＣＨに
ＤＭＡチャンネル番号をセットすることにより、ＤＭ、
Ａデータ転送制御機構３３内にある該番号のＤＭＡチャ
ンネルを用いてＤＭＡデータ転送全行なえるように構成
されている）。さらにこの入出力ポート３６−■に指定
されたデータ転送に必要なノ（ラメータをセットする。

以上によって、入出力装置４−１に対するＤＭＡ転送を
行なうためのマイクロプログラムの前処理が完了し、つ
ぎに、マイクロプログラム（はＤＭＡデータ制御機購３
３の中のＤＭＡ第１チヤンネルとこの入出力ポート３６
−１に対しＤＭＡ転送によるデータ入力（出力）転送開
始を指令する。

以後、実際のデータ転送の制御は、ＤＭＡデータ転送制
御機構３３の中のＤＭＡ第１チヤンネルと入出力ポート
３６−１とのノさ一ドウエアに移り、これにより、もは
や、前記マイクロプログラムが介入することな（、ＤＭ
Ａアドレスレジスタ３３２−１で指定された主記憶１の
開始番地へ（から）ＤＭＡレングスレジスタ３３３−１
で指定された長さのデータが入出力装置４−１から（へ
）つぎつぎに前述のようにしてＤＭＡデータ転送される
。

さて、このようにＤＭＡ第１チヤンネルがビジィ状態の
ときに、さらに例えば、入出力装置４−２（これは例え
ばワークステーションＷＳとする）に対する入出力命令
が上位装置から発行されたとする。

入出力命令を処理するマイクロプログラムは、前述のよ
うに、入出力装置４−２が接続されている入出カポ−）
３５−２のＤＭＡ動作表示レジスタ３６１ＤＯＰを読み
、これが“１″にセットされていることによりＤＭＡ転
送を行うべきことを識別する。つぎＫＤＭＡデータ転送
制御機構３３のＤＭＡ第１チヤンネルのＤＭＡ専有状態
表示レジスタ３３１−１を読む。上述のように、現在こ
れは・ｌ“にセットされビジィ状態を表示している。

そこで次に、ＤＭＡ第２チヤンネルの表示レジスタ３３
１−２を読み、これがアイドル状態（“０″）にあるの
を識別すると、前述と全く同様にして、レジ７１３３１
−２ｋ“１“にセットしてビジィ表示上し、ＤＭＡアド
レスレジスタ３３２−２ＫＤＭＡ開始番地を、凍たＤＭ
Ａレングスレジスタ３３３−２にＤＭＡ転送を行うべき
データ長をセットシ、入出力装置４−２の接続されてい
る入出力ボート３６−２のＤＭＡチャンネル番号レジス
タ３６２ＤＣＨにチャンネル番号２をセットし、さらに
このボート３６−２に指定されたデータ転送に必要なパ
ラメータをセットする。以上により、入出力装置４−２
に対してＤＭＡ第２チヤンネルを用いてＤＭＡ転送を行
なうだめの前処理を終り、ついで、このＤＭＡ第２チヤ
ンネルおよび入出カポ−）３６−２に対しＤＭＡデータ
転送開始を指令する。

このようにして、ＤＭＡデータ転送制御機構３３に設け
られている２個のＤＭＡチャンネルのハードウェアを、
Ｎ個の入出力ボート３５−１〜３５−Ｎの中の任意の２
個の入出力ポートに接続してこれらを介して並列にＤＭ
Ａデータ転送を実施できることになる。

次に、入出力装置４−３に対する入出力命令が上位装置
より出されたとしよう。但し、入出力装置４−３はプリ
ンタ（ＲＰＴ）でＤＭＡ転送の必要のない入出力装置で
あるとする。この場合には前述のように、ボート３６−
３の表示レジスタ３６１ＤＯＰには予め“０“が格納さ
れているので、前記マイクロプログラムはこれを読むこ
とによりＩ）ＭＡ転送以外の転送方式であることを識別
し、それに従って、ＤＭＡ転送と関係なく予め定められ
ているファームウェアによるデータ転送の処理を行なう
。

さて次に、さらに、入出力装置４−Ｎに対する入出力命
令が上位装置によって発行されたとする。

入出力装置４−Ｎは低電ディスク（ＩＪＩＳＫ）でＤλ
４Ａ転送の必要な入出力装置であるため、入出力ポート
３６−Ｈの表示レジスタ３６１　ＤＯＰＫＩ−ｊ：予め
１“がセットされているものと仮定する。

前記マイクロプログラムは、このレジスタ３６１ＤＯＰ
の°１“を読むことにより、ＤＩ”ｔ４Ａ転送であるこ
とｆ　、Ｈ別し、ついで前述のようにＤＭＡ専有状態表
示レジスタ３３１−１の“１”を読みつぎにレジスタ３
３１−２の“ＩＭを読むことによりＤＭＡ第１チヤンネ
ルおよびＤＭＡ第２チヤンネルともにビジィ状態である
ことを識別する。

このように、ＤＭＡチャンネルのすべてがビジィ状態の
ときに、ＤＭＡデータ転送の要求が発生した場合には、
この要求はＤＭＡ待合せ行列用レジスタファイル３４を
用いて構成されるＤＭＡ待合せ行列に登録される。

すなわち、前記マイクロプログラムは、ファイル３４の
第３図に示すＱヘッドポインタレジスタ３４１およびＱ
ティシボインクレジスタ３４２に、この人出カポ−ｈ３
６−Ｈに対応する入出力ポート対応Ｑレジスタファイル
３４３−Ｎを示指するポインタをセットする（Ｑヘッド
ポインタレジスタ３４１　は待合せ行列の先頭に対応す
る入出力ボート対応Ｑレジスタファイル３４３を指示す
るポインタであり、またＱティシボインクレジスタ３４
２は待合せ行列の最後尾に対応する入出力ポート対ＶＣ
，Ｑレジスタファイル３４３を指示するポインタである
が、現在の場合ＤＭＡ待合せ行列に登録されているのは
入出力ボート対応Ｑレジスタファイル３４３−Ｎ、つ甘
り入出力装置４−Ｎが接続されている入出カポ−）３６
−Ｎだけであるために、Ｑヘッドポインタレジスタ３４
１およびＱティシボインタレジスタ３４２ともに入出力
ポート対応Ｑレジスタファイル３４３−Ｎ’に指示する
ポインタがセットされることになる） つぎに、入出力ポート対応レジスタファイル３４３−Ｎ
のリンクレジスタＬＲに０をセントする。

リンクレジスタＬ几はＤＭＡ待合せ行列の中で自己の次
の順番に登録される入出力ポート対応レジスタフアイル
３４３−Ｘを指示するポインタを格納するレジスタであ
るが、現在の場合自己が最後尾で１次の順番の入出力ボ
ート対応レジスタファイル３４３−Ｘが存在しないので
それを示すために上述のようにＯをセットする。

前記マイクロプログラムは、ついで、この入出力命令で
指定されたＤＭＡ開始番地、ＤＭＡデータ転送を行うべ
きデータ長その他このＤＭ、Ａ転送を行なうのに必要な
各パラメータをファイル３４３−Ｎのパラメータレジス
タＰＲに格納する。

これで、入出力装置４−Ｎに対する入出力命令はＤＭＡ
待合せ行列に登録されたことになる。

さて、このような状態のときに、前述の入出力装置４−
２に対するＤＭＡ第２チヤンネルによるＤＭＡデータ転
送の指定された全データ長に対する転送がさきに終了し
たとすると、入出力ポート３６−２から終了情報がＭＰ
Ｕ３１に通報される。

これを受けると前記マイクロプログラムは、対応するＤ
ＭＡ第２チヤンネルのＤＭＡ専有状態表示レジスタ３３
１−２’ｔ“Ｏ″にリセットしてＤＭＡ第２チヤンネル
がアイドル状態になったことを表示し、さらに、入出力
装置４−２に対する入出力命令の終了にともなう必要な
後処理を実行する。

これがすむと、前記マイクロプログラムはＤＭＡ待合せ
行列用レジスタファイル３４中の前記Ｑヘッドポインタ
レジスタ３４１を読ム。

もし、現在ＤＭＡ待合せ行列中に登録されている入出力
命令（実際には入出力ポート対７Ｑレジスタフアイル３
４３−Ｘ）がなければ、このＱへノドポインタレジスタ
３４１には０が格納されているが、現在の場合は、前述
のように、入出力ボート対Ｅ、Ｑレジスタファイル３４
３−Ｎを指示するポインタが格納されている。これによ
り前記マイクロプログラムは、入出カポ−１−３６−Ｎ
に対する入出力命令がＩ）　Ｍ　Ａ待合せ行列の先頭で
待合せ中であることを識別し、この入出力命令の待ち合
せ行列からの取りはすしと％七の命令を実行するための
処理とを開始する。

すなわち、現在アイドル状態にあるＤＭＡ第２チヤンオ
ルのＤＭＡ専有状態表示レジスタ３３１−２に“１″全
セツトしてこれをビジィ表示とし、ついで、Ｑヘッドポ
インタレジスタ３４１の内容が指示するレジスタファイ
ル３４３−Ｈの中の、パラメータレジスタＰＲから各パ
ラメータを取出し。

これらをそれぞれＤＭＡ第２チヤンネルのＤ　Ｍ　Ａア
ドレスレジスタ３３２−２．ＤＭＡレングスレジスタ３
３３−２と、さらにまた、入出力ポート３６−Ｎの必要
なパラメータ格納場所に転送セントする。

つぎに、レジスタファイル３４３−Ｎに対応する入出カ
ポ−）３６−ＮのＤＭＡチャンネル番号レジスタ３６２
ＤＣＨＫＤＭＡ第２チャンネルを指定する数２全セット
し、ＤＭＡデータ転送制御機購３３のＤＭＡ第２チヤン
ネルおよび入出力ボート３６−Ｎに対しＤＭＡ転送の開
始を指令する。これにより、入出力装置４−Ｎに対する
入出力命令は、以後、マイクロプログラムと独立に、Ｄ
ＭＡデータ転送制御機購３３のＤ　Ｍ　Ａ第２チャンネ
ルによるＤＭＡデータ転送として実行される。

一方、前記マイクロプログラムは、実行に移されたこの
入出力命令ｉＤＭＡ待合せ行列から取ジけず丁ために、
待合せ行列用レジスタファイル３４の中の、Ｑヘッドポ
インタレジスタ３４１の内容が指示するレジスタファイ
ル３４３−Ｎの中のリンクレジスタＬＲの内容（現在の
例では前述のように０であるが、一般の場合にはＤＭＡ
待合せ行列中の次の順番の入出力対ＺＱレジスタファイ
ルを指示するポインタが格納されている）をこのＱヘッ
ドポインタレジスタ３４１に転送する。この更新により
、Ｑヘッドポインタレジスタ３４１の内容け、ＤＭＡ待
合せ行列で待合せ中の入出力命令がある場合には、常に
その先頭に登録されている入出力ボート対応Ｑレジスタ
ファイル３４３−Ｘ全指示し、もしＤＭＡ待合せ行列が
空の場合にはＯが格納されていることになる。

さて次に、ＤＭＡ待合せ行列中にすでに何個かの入出力
命令が登録されている状態のときに、新らしく入出力装
置４−Ｋに対する入出力命令が上位装置より発行された
とし、この入出力装置４−Ｋが接続されている入出力ボ
ート３６−にのＤＭＡ動作表示レジスタ３６１　ＤＯＰ
には“１″がセットされＩＪＭＡ転送を指定していたと
する。

前記マイクロプログラムは、この表示レジスタ３６１Ｄ
ＯＰの“１″を読んでＤＭＡ転送であることを識別し、
つぎにＤＭＡ専有表示レジスタ３３１−１および３３１
−２の′１“をつぎつぎに読んで、ＤＭＡ第１チヤンネ
ルおよびＤＭＡ第２チヤンネルがともにビジィ状態であ
ることを識別する。そこでこの入出力命令をＤＭＡ待行
列の最後尾に登録することになるが、それは下記のよう
に行なう。

すなわち、Ｑティシボインタレジスタ３４２の内容が指
示する入出力ボート対〔Ｑレジスタファイル３４３−Ｍ
’（と仮定うのリンクレジスタＬＲ（現在これがＤＭＡ
待合せ行列の最後尾になっているので、前述のように、
ここにはＯが格納されている）に、新らしく最後尾とし
て登録されるＱし。

ジスタフアイル３４３−に’を指示するポインタを格納
し、次にレジスタファイル３４３−にのリンクレジスタ
ＬＲの内容を０とし、またこのレジスタファイル３４３
−にのパラメータレジスフＰＲにこの入出力命令で指定
されるＤＭＡ開始番地、ＤＭＡデータ伝送金行うべきデ
ータ長その他必要なノくラメータをそれぞれ転送格納す
る。

さらに、Ｑティシボインタレジスタ３４２の内容として
、新たにＤＭＡ待合せ行列の最後尾に登録したＱレジス
タファイル３４３−Ｋを指示するポインタを格納し、か
くして新しく発行された入出力装置４−Ｋに対する入出
力命令のＤＭＡ待合せ行列の最後尾への登録が完了する
。

以上述べた！うに、ＤＭＡ待合せ行列からの取はずしに
は％Ｑヘッドポインタレジスタ３４１金参照して行列の
先頭の入出力ポート対応Ｑレジスタファイルから行ない
、また、ＤＭＡ待合せ行列への登録にはＱティシボイン
タレジスタ３４２を参照して行列の最後尾に新らしく入
出力ボート対ＺＱレジスタファイルを登録するという方
法で行なう。また、待合せ行列に登録された１ｌｊ１番
に関する情報は、各入出力ポート対７Ｑレジスタフアイ
ル中に設けられたリンクレジスタＬＲに自己の次の順番
に登録された入出力ボート対応Ｑレジスタファイル全指
示するポインタを格納することによって保持されるっ 以上に、特定の場合についてのＤＭＡ待合せ行列への登
録および待合せ行列からの取はずしについて説明したが
、これにより一般の場合の動作は明らかであろう。

以上述べたように１本実施例によると、Ｎ個の入出力ボ
ートの中の任意のボート′ｆｃＤＭＡ指定することによ
りそれに接続される入出力装置にＤＭＡデータ転送によ
るデータ入出力を行なうことができる。

本実施例の場合には、ＤＭＡデータ転送制御機溝３３の
中に２個の独立なりＭＡチャンネルを設け２個までの入
出力装置に対して並列にＤＭＡ転送全送金可能るように
構成したが、このＤＭＡチャンネルの個数は勿論１チヤ
ンネルでもよいし。

また必要ＫＣじてその数を更に多くしてもよい。

本実施例によると、すべてのＤＭＡチャンネルが、ＤＭ
Ａデータ転送を必要とする任意の入出力ボートに、ＤＭ
Ａデータ転送の必要が生ずるごとにダイナミックに接続
替され、指定されたデータ転送を実施することが可能で
ある。

また、すべてのＤＭＡチャンネルがビジィ状態のときに
発行された。ＤＭＡデータ転送を必要とする入出力装置
に対する入出力命令は、いったんＤＭＡ待合せ行列に登
録され、いずれかのＤＭＡチャンネルがアイドルになる
ごとに、先に登録されたものから順番に待合せ行列から
取りはずされて実行にうつされる。こうして限られた個
数のＤＭＡチャンネルのノ・−ドウエアをフルに活用す
ることができる。

なお、以上に示した各レジスタや各レジスタファイルの
構成あるいは各情報の形式は単に一例を示したもので本
発明は何もこれらに制限されるものではない。例えば、
入出力対応Ｑレジスタファイルの中に、対応する入出力
ボートに出された入出力命令をそのままの形で格納する
ようなレジスタを設けてもよい。

また、本実施例においては入出力装置と主記憶との間の
データ転送について扱かったが、勿論、入出力装置と入
出力制御装置内の記憶域との間のデータ転送についても
殆んど同様に応用できることは明らかである。

以上述べたように、本発明を用いると設けられたすべて
のＤＭＡチャンネルが、ＤＭＡデータ転送を必要とする
任意の入出力ポートにＤＭＡデータ転送の必要が生ずる
ごとにダイナミックに接続替されて指定されたデータ転
送を実施するような入出力制御方式全提供することがで
きる。

しかも、設けられたＤＭＡチャンネル数以上の入出力ボ
ートに並列にＤＭＡデータ転送要求が起ると、オーバー
フローした要求は一時ＤＭＡ待合せ行列に登録されて、
いずれかのＤ　Ｍ、　Ａチャンネルがアイドルになるご
とに、先入れ先出しの規則に従って順番に処理されるよ
うにすることもできる。

この結果、限られた数のＤＭＡチャンネルというハード
ウェア資源を、より有効に活用し得る柔軟性に富んだ入
出力制御方式を提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。 第２図は上記実施例の中のＤＭＡデータ転送制御機構の
詳細金示すブロック図、第３図は上記実施例の中のＤＭ
Ａ待合せ行列用レジスタファイルおよび入出力ポートの
詳細を示すブロック図および第４図四、　（Ｂ）、　（
Ｃ１は本実梅例で用いる各種情報の・・・入出力制御装
置、４−１〜４−Ｎ・・・・・入出力装置、３１・・・
・・・マイクロプロセッサユニットＭＰＵ。 ３２・・・・・・ローカルバス制御部、３３・・・・・
・ＤＭＡデータ転送！ｌＪ御機ＰＲ，３４・・・・・・
ＤＭＡ待合せ行列用レジスタファイル、３５・・・・・
・主記憶バス制御部、３６−１〜３６−Ｎ・・印・入出
力ボート、３７・・・・・・ローカルバス、３３１−１
，３３１−２・・・・・・ＤＭＡ専有状態表示レジスタ
、３３２−１，３３２−２・・・・・・ＤＭＡアドレス
レジスタ、　　３３３−１゜３３３−２・・・・・・Ｄ
ＭＡレングスレジスタ、３３４−１，３３４−２・・・
・・・ＤＭｌｋ、データ転送制御部、３３５．３４４．
．３６４・・・・・・指令コードレジスタ、３３６．３
４５，３６５・・・・・・データレジスタ、３４１・・
・・・・Ｑヘッドポインタレジスタ、３４２・・・・・
・Ｑテイルポインクレジスタ、３４３−１〜３４３−Ｎ
・・・・・・入出力ポート対ＺＱレジスタファイル、Ｌ
Ｒ・・・・・・リンクレジスタ、ＰＲ・・・・・・パラ
メータレジスタ、３６１・・・・・・ＤＭＡ動作表示レ
ジしタＤＯＰ、３６２・・・・・・ＤＭＡチャンネル番
号レジしタＤＣＨ，３６３・・・・・・データ転送制御
部。 −どν＼＼ 代理人　弁理士　　内　原　　　ト、　しダー７　　　
　　４−２　　　　　　　　　　　　　　　４−Ｎ＜Ａ
） （Ｃ） 手＋圀

Claims (2)

【特許請求の範囲】
1. （１）主記憶および入出力制御装置内記憶部の少なくと
   も一方と入出力装置との間のデータ転送を制御するダイ
   レクトメモリアクセスデータ転送制御手段を備えた入出
   力制御方式において。 入出力装置の接続される複数の入出力ボートのそれぞれ
   がダイレクトメモリアクセスデータ転送のできるボート
   か否かを判定するポート判定手段と５ ダイレクトメモリアクセスチャンネルが占有されている
   か否かを判定する占有状態判定手段と、 前記ボート判定手段でダイレクトメモリアクセスデータ
   転送可能と判定されたボートと前記占有状態判定手段で
   占有されていないと判定されたダイレクトメモリアクセ
   スチャンネルとを接続する接続手段と を有することを特徴とする入出力制御方式。
2. （２）主記憶および入出力制御装置内記憶部の少なくと
   も一方と入出力装置との間のデータ転送を制御するダイ
   レクトメモリアクセスデータ転送制御手段を備えた入出
   力制御方式において、入出力ｉｔの接続される複数の入
   出力ボートのそれぞれがダイレクトメモリアクセステー
   タ転送のできるボートか否かを判定するポート判定手段
   と、 ダイレクトメモリアクセスチャンネルが占有されている
   か否かを判定する占有状態判定手段と。 前記ポート判定手段でダイレクトメモリアクセステータ
   転送可能と判定されたボートと前記占有状態判定手段で
   占有されていないと判定されたダイレクトメモリアクセ
   スチャンネルトラ接続する接続手段と、 前記ダイレクトメモリアクセスチャンネルがすべて占有
   されていると判定された場合にダイレクトメモリアクセ
   スデータ転送の待合せを行なうための待合せ制御手段と を有することを特徴とする入出力制御方式。