JPS59100959A - 複合プロセツサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 不発明は情報処理システムに係り、特に保守診断動作の
高速な処理に適する複合プロセッサシステムに関するも
のである。

〔従米孜術〕

第１図は従来の被合プロセッサシステムの構成を示した
もので、主記憶装置を言む中央処理装置１、入出力動作
を実行する入出力処理装置２、及びオペレータコンソー
ルと保守用コンソールの動作を実行するサービスプロセ
ッサ３から画成される。

第１図に示すように、従来のシステムでは、中央処理装
置１と入出力処理装置２にそれぞｎインタフェース制御
部４．５が内蔵され、サービスプロセッサ３はこれらの
インタフェース制御部４．５を介して中央処理装置ｌと
入出力処理装置２に接続されている。こ〜で、インタフ
ェース制御部４．５は、論理ゲートで５＋ｌｌｔされた
単なるデコーダ、レジスタ類であり、保守診断動作に関
する１つ１つの情報がサービスプロセッサ３から与えら
れると、この情報を１つずつ実行するだけであり、保守
診断動作の１つのまとま・つた機能を実行するものでは
ない。このため、１つの保守診断動作を実行スるには、
サービスプロセッサ３のプログラムでシーケンス制御を
行ない、これを１つずつインタフェース線６で知らせる
必要がある。

ところで、サービスプロセッサは、Ｃ）ｔＴ（Ｃａｔｈ
ｏｄｅ　）Ｌａｙ　Ｔｕｂｅ　）ディスプレイ、キーボ
ード、プリンタなどを入出力装置として持つ端末イメー
ジの装置であり、プロセッサの本体は、市販のマイクプ
ロセッサまたはミニコンピユータを使用するのが一般的
である。従って、サービスプロセッサの処理能力は、中
央処理装置や入出力処理装置に比べ、非常に低く、また
前述のように、プログラムステップ数が大きくなるので
、保守診断動作の処理時間が長いという問題点がある。

〔発明の目的〕

本発明の目的は、複合プロセッサシステムにおいて、保
守用コンソールとして動作するサービスプロセッサを中
心とした保守診断動作を高速に処理することにある。

〔発明の概要〕

本発明の安息は、中央処理装置内に保守節ｊ御フ。

ロセツサヲ新たに設け、サービスプロセッサの８作のう
ち、中央処理装置、入出力処理装置を直接制御する動作
は、該中央処理装置内に新たに設けた保守制御プロセッ
サで実行するようにしたことである。この保守制御用の
専用プロセッサＱ末、中央処理装置の１部として実現さ
れるため、中央処理装置と同様のノ・−ドウエアテクノ
ロジーで笑を見さｎ、高速動作が可馳である。

〔発明の実施例〕

第２図は本発明の一実施例の全体構成図であり、８が中
央処理装置１の内部に新たに設けた保守市１ｊ御プロセ
ッサを示す。９はＨ耳処理装置、７と１０はインタフェ
ース制御部である。保守制御フ゛ロセツサ８は、中央処
理装置内の演算処理装置９カ・ら、またはサービスプロ
セッサ３かものマクロなコマンドを受取り、その解釈実
行を行ない、演算処理装置９または入出力処理装置ｔ２
に対して直接制御を行なったり、演算処理装置９、サー
ビスプロセッサ３への指骨信号および指令情報を送出１
−る機能を有している。

こしにより、サービスプロセッサ３のプログラムに対す
る負担が小さくなり、保９診断動作が高速化されるもの
である。また、サービスプロセッサ３と中央処理装置１
内の保守制御プロセッサ８間はマクロなコマンドで連絡
するので、少ない情報曾で通信される。従って、サービ
スプロセッサ３と中央処理装置１０間の距離を長（する
ことができる。

第３図に不発明の中心をなす保守制御プロセッサの詳細
図を示す。第３図に３いて、レジスタ肋、レジスタｎお
よびアドレス制御回路２１、割込み制御部２６は、該保
守制御プロセッサを制御するマイクロプログラムのアド
レス系論理である。制御記憶乙、データレジスタ冴、デ
コーダ回路δは、マイクロプログラムの制御記憶系であ
る。レジスタｎ１演算器羽、レジスタアレイ２９、およ
びローカルストレージ３０は、マイクロプログラムの演
算系である。レジスタ３１、レジスタ３２、オよびＶラ
スタ５９は、該保守制御プロセッサの外部からの入力デ
ータレジスタ系である。レジスタ３３、レジスタ３４．
３よびレジスタ６２は、該保守制御プロセッサから外部
へ送出するデータレジスタ系である。レジスタ６０はス
キーヤンイン・スキャンアウト用のレジスタである。

サービスプロセッサ３が、中央処理装置１内の演算処理
装置９または入出力処理装置２を制御する時には、デー
タ腺３８に予め決められたコマンドを確足させた後、割
込み信号線３５を６１”にする。

この割込み信号線３５が１′″になると、割込み制御部
２６ではマイクロプログラムの固足番地を発生する。こ
の固定番地は１ｓ４３によりアドレス制御回路２１に与
えられ、疎４１、レジスタｎおよび線４２経出でアドレ
スレジスタ肋にセットされる。このアドイクロ命令が読
み出さｎ、データ＋＃４４経由でデータレジスタ冴にセ
ットされ、これを線４５経出でデコーダ回路５がデコー
ドする。同時に、アドレス制御回路２１ではマイクロプ
ログラムの次番地を作成し、レジスタ２２経由でアドレ
スレジスタかにセットする。

このようにして、制御記憶器に記憶されているサービス
プロセッサ３からの割込み処理プログラムの実行が開始
される。この処理では、サービスプロセッサ３かものコ
マンド？レジスタ３１にセットした後、データレジスタ
冴のテスト条件を勝５０、レジスタ２７、線５１経由で
演算器あに、又、レジスタ３１のコマンドをバス５５、
線５３経出で演算器あに与えて、該コマンドを演算器公
で演算することにより、該コマンドを解読（テスト）す
る。このコマンドが中央処理装置１内の演算処理装置９
に対するものであれば、予め決められたコマンドコード
をバス５４経出でレジスタ３３にセットし、この出力デ
ータを線５６経由で演算処理装置９に送り、演算処理装
置９への割込み信号線４６を１″にし、サービスプロセ
ッサ３からの割込み処理プログラムを終了する。コマン
ドが入出力処理装置２に対するものであれば、予め決め
らｎたコマンドコードなレジスタあにセットし、この出
力データを線５７経出で入出力処理装置２に送り、入出
力処理装置２に対する割込み信号線４７を１”にし、サ
ービスプロセッサ３かもの割込み処理を終了する。又、
コマンドがスキャン動作に関するものであれば、中火処
理装置１または入出力処理装置２に対するスキャイン、
スキャンアウトを行なうために、レジスタ６０とスキャ
ン制御信号線４８により、スキャンイン、スキャンアウ
ト制御を行なう。このスキャイン、スキャンアウトの動
作の７−ケンスコントロールおよびビットシリアル信号
をバイト単位のデータとし、パリティビットを生成する
などの複雑な制御を該保守制御プロセッサのマイクロプ
ログラムが行なうため、サービスプロセッサ３の負荷が
小さくなっている。

一方、演算処理装置９からの要求では、コマンドが、レ
ジスタ３２にセットさね、割込み信号線３６が”１″に
なること、および入出力処理装置３からの要求では、コ
マンドがレジスタ５９にセットされ、割込み信号線３７
が°゛１″になることが、前述のサービスプロセッサ３
からの割込み処理と異なるが、保守制御プロセッサ８の
プログラムの動きは、類似している。また、サービスプ
ロセッサ３に対スる要求を行なう時には、コマンドをレ
ジスタ６２にセットし、サービスプロセッサ３への割込
み信号線４９を“′１パにする。

なお、該保守制御プロセッサ８０マイクロプログラムで
扱うデータの一時記憶としては、レジスタアレイ２９や
ローカルストレージ３０が使用さ肚、データの演算や判
定は演算器２８で実行される。

次に、スキャンイン、スキャンアウト動作を列にして第
３図の動作をさらに詳しく説明する。中央処理装置１と
入出力処理装置２の論理乞構成するフリップフロッグの
各ビットは、スキャンアドレスが１ビツトずつ割付され
、該スキャンアドレスを指定することにより、該ビット
の舊込みと読出しが可能となっている。この書込みと読
出し動作をそれぞれスキャンイン、スキャンアウトと呼
ぶ。このスキャンイン、スキャンアウトは、サービスプ
ロセッサ３が、中央処理装置１や入出力処理装置２のマ
イクロ診断、ログアウト、レジスタのオルタやディスプ
レイなどを実行する基本動作であり、繰返し使用するた
め、高速性が要求されるが、一方では、処理装置の通′
Ｎｍ作パスとは独立なパスとして全７リツプフロノプと
接続するため、金物斌を低減させる方式の採用が望まれ
る。

このような高速１生と金物蛍低イ或とのニーズにこたえ
るのが、保守制御プロセッサ８０１つの役目である。即
ち、ここでは、最大１００メートルを越えるケーブル民
で接続されるサービスプロセッサ３と中央処理装置１内
の保守制御プロセップ８との間は、バイト単位のデータ
転送を行い、保守制御プロセッサ８と中央処理装置１と
入出力処理装置２の間のスキャンインタフェースは、１
ビット単位の動作とする。このスキャンインとスキャン
アウトの動作のバイトとビットの変換及びインタフェー
スの違いを吸収するのが、保守制御プロセツサ８の１つ
の適用例である。以下、この動作を第４図により説明す
る。

第４図（ａ）はスキャンインの動作例である。サービス
プロセッサ３はデータ線３８にスキャンイン・コマンド
を確定した後、割込み信号線３５をＩｔ　Ｉ　Ｉｔにし
て保守制御プロセッサ８に割込みを指令する。

こしに応じて保守制御プロセッサ８０制御記憶２３に記
憶されているサービスプロセッサ３からの割込み処理プ
ログラムの実行が開始される。この処理Ｋ　オイて、レ
ジスタ３１のコマンドが演算器２８を通してテストされ
、該コマンドに応じたアドレスがアドレスレジスタ加に
設定されるが、コマンドはスキャンインを指定している
ので、以後、スキャンインのためのマイクロプログラム
が実行される。このマイクロプログラムでは、まずサー
ビスプロセッサ・インタフェース（データ線３８）上の
スキャンアドレスの上位バイト、下位バイトおよびスキ
ャンイン・データバイトをレジスタ３１に取込み、バス
５５経由でレジスタアレイ２９に格納する。

次にスキャンアドレスをレジスタアレイ２９から取出し
、バス５５８．演算器あ、バス５４経出でレジスタ印に
確足し、処理装置２あるいは９に対して送出するが、ス
キャンイン・データのビット対応に、該スキャンアドレ
スの下位３ビツトを演算器２８で変化させなから、それ
ぞれレジスタ６ｏにセットする。一方、スキャンインデ
ータは、レジスタアレイ２９から１バイト取出して、ス
キャンアドレスと交互に演算器側で１ビツト選択し、該
１ビツトをレジスタ６０に送り、スキャンインタフェー
ス（信号線６１）上にスキャンアドレスと交互に送出す
る。

尚、パリティビットを含むレジスタの場合には、ビット
８として最後にバリケイビットを送る。

第４図（ｂ）はスキャンアウトの動作例である。サーヒ
、ｘ、　フｏ　セッサ・インタフニー、＜（データ線３
ｓ）において、最初のコマンドとしてスキャンアウトが
指定されること、およびスキャンインデータが不要であ
ることがスキャンイン動作と異なるが、スキャンアドレ
スの送出方法は同じである。スキャンインタフェース（
信号線６１）上では、スキャンアドレスの送出と交互に
時系列系に１ビツトずつスキャンアウトデータが読み出
され、レジスタ６０に入力する。この入力された１ビツ
トは演算器２８でマージしながらスキャンアウトデータ
をバイトにまとめ、レジスタアレイ２９内に貯える。１
バイトがスキャンアウトされると、レジスタア【／イ四
からレジスタ６２に転送し、データ線６３に１バイトの
データを確定させた後、信号線４９をｎ１ｕにし、サー
ビスプロセッサ３に割込む。

な２、以上の例では、スキャンアドレスは２バイト、ス
キャンインデータ、スキャンアウトデータは１バイトと
なっているか、この数値を”Ｔｆとしたり、また、保守
制御プロセッサ８内の処理内容がさらに高機能とするこ
とは、容易に類推できる。又、演算処理装置９からスキ
ャンアウトを指示することも可能である。この場合の動
作は、スキャンアウトのコマンドがデータ線３９よりレ
ジスタ３２に設定されることを除いて、サービスプロセ
ッサ３から指示する場合と同じである。

図示の実施例において、サービスプロセッサは、市販の
マイクロプロセッサであり、プログラムの１ステツプが
５マイクロ秒で実行される。−万、保守制御プロセッサ
８は約１００倍高速となっているが、機能的には制級な
処理を心安とせず、トータルステップ数はサービスプロ
１ツサの１００分の１程度となっている。もし、サービ
スプロセッサ３ですべてのスキャン動作を行なうとする
と、１バイト当り５００マイクロ秒＠度かρ・るが、保
守制御プロセッサ８にて実現すると５マイクロ秒程度に
短縮される。

〔発明の効果〕

以上説明したように、本発明によれば、従来サービスプ
ロセッサと論理回路で実行していた保守制御動作を、サ
ービスプロセッサとは別の第３のプロセッサ（保守制御
プロセッサ）で実行するようにし、サービスプロセッサ
は、予め決めらｔたコマンドを送出するだけであるため
、サービスプロセッサの負荷の低減、保守制御動作の高
速化を実現できるだけでなく、副次的にサービスプロセ
ッサと中央処理装置、入出力処理装置間のインタフェー
スケーブル長を延長しても、性能低下がわずかで済む利
点が得られる。

【図面の簡単な説明】

第１図は従来の複合プロセッサシステムの構成図、第２
図は本発明の一実施例の全体構成図、第３図は第２図に
おける保守制御プロセッサの詳細図、第４図は第３図に
よる動作例を示すタイミング図である。 １・・・中央処理装置、２・・・入出力処理装置、３・
・・サービスプロセッサ、４・５・７・・・インタフェ
ース制御部、８・・・保守制御プロセッサ、９・・・演
算処理装置、１０・・・インタフェース制御部、２ｏ・
ｎ・・・レジスタ、２１・・・アドレス制御部、２６・
・・割込み制御部、る・・・制御記憶、ス・・・レジス
タ、δ・・・デコーダ、３１・３２・５９・６２・３３
・３４・６０・・・レジスタ、２９・・・レジスタアレ
イ、３０・−・ローカルストレージ、２７・・・レジス
タ、昂・・・演算器。 ・−一噌

Claims (3)

【特許請求の範囲】
1. （１）中央処理装置と入出力処理装置と、これら装置の
   保守診断動作を制御するサービスプロセッサとを具備し
   てなる複合プロセッサシステムにおいて、前記サービス
   プロセッサの動作の一部を司どる保守制御プロセッサを
   前記中央処理装置内に設けたことを特徴とする複５合プ
   ロセッサシステム。
2. （２）前記保守制御プロセッサは前記サービスプロセッ
   サからの指令情報を・解読して、前記中央処理や入出力
   処理装置に指令信号を送出したり、これら装置の内部制
   御を行ったりすることを特徴とする特許請求の範囲第１
   項記載の複合プロセッサシステム。
3. （３）前記保守制御プロセッサは前記中央処理装置ある
   いは入出力処理装置からの指令情報を解読して、該指示
   された動作を実行することも可能であることを特徴とす
   る特許請求の範囲第２項記載の複合プロセッサシステム
   。