JPS5893328A - 絶縁層の平担化方法 - Google Patents
絶縁層の平担化方法Info
- Publication number
- JPS5893328A JPS5893328A JP19223681A JP19223681A JPS5893328A JP S5893328 A JPS5893328 A JP S5893328A JP 19223681 A JP19223681 A JP 19223681A JP 19223681 A JP19223681 A JP 19223681A JP S5893328 A JPS5893328 A JP S5893328A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- film
- etching
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、凹凸を有する下地表面に形成された絶縁層を
平坦化する方法に関する。
平坦化する方法に関する。
発明の技術的背景とその問題点
半導体集積回路の如き小形電子装置を製作する場合、絶
縁層と導体層とを順次形成すると共に写真蝕刻法により
上記絶縁層および導体層を所定のノ臂ターンに加工す゛
るため、いくつかの膜層の厚さになぞらえた高さ変化が
生ずる。この高さ変化拡、装置表面に非常に大きな段差
を生じさせ、ときにはオーパーツＸノブした縁となるこ
ともある。そして、このような段差がある表面上に導体
層、例えばアルミニウム膜を真空蒸着等の手段で付着さ
せた場合、アルミニウム膜が段差の側面で薄くなったシ
、段差が急峻で微細なホール状になつそいるところでは
全く付着しない状態となり、導体層の断線が生じ、製品
の歩留りを悪くする他、製品使用時の故障率を高めるこ
とにもなる。
縁層と導体層とを順次形成すると共に写真蝕刻法により
上記絶縁層および導体層を所定のノ臂ターンに加工す゛
るため、いくつかの膜層の厚さになぞらえた高さ変化が
生ずる。この高さ変化拡、装置表面に非常に大きな段差
を生じさせ、ときにはオーパーツＸノブした縁となるこ
ともある。そして、このような段差がある表面上に導体
層、例えばアルミニウム膜を真空蒸着等の手段で付着さ
せた場合、アルミニウム膜が段差の側面で薄くなったシ
、段差が急峻で微細なホール状になつそいるところでは
全く付着しない状態となり、導体層の断線が生じ、製品
の歩留りを悪くする他、製品使用時の故障率を高めるこ
とにもなる。
従来、上述した導体層の断線を防止するために、導体層
を形成する前の絶縁膜表面をなだらかにする方法として
、例えば５ｉｎ２に燐を含ませたガラス層を１０００
（’Ｃ）以上の加熱処理によって塑性流動させる所謂ガ
ラスフロー法やオルガノシラン等の有機系物質を塗布し
て焼結する所開倭布法等が知られている。
を形成する前の絶縁膜表面をなだらかにする方法として
、例えば５ｉｎ２に燐を含ませたガラス層を１０００
（’Ｃ）以上の加熱処理によって塑性流動させる所謂ガ
ラスフロー法やオルガノシラン等の有機系物質を塗布し
て焼結する所開倭布法等が知られている。
しかし、。前記がラスフロー法では高温処理が心安なた
めに導体層として低融点金属、例えばアルミニウムが形
成され死後にさらに導体層を設けるための相互間の絶縁
膜には適用できず、また半導体基板内に予め導入されて
いる不純物、例、えば燐、砒素、硼素等がガラス７０−
の高温処理過程で再分布するため半導体装置の高密度化
および高速化に限界がある等の欠点がある。
めに導体層として低融点金属、例えばアルミニウムが形
成され死後にさらに導体層を設けるための相互間の絶縁
膜には適用できず、また半導体基板内に予め導入されて
いる不純物、例、えば燐、砒素、硼素等がガラス７０−
の高温処理過程で再分布するため半導体装置の高密度化
および高速化に限界がある等の欠点がある。
一方、前記塗布法では緻密な絶縁膜を得るのが回磁なた
め吸湿性が大き七、また−ンホールが多い等のためアル
ミニウムの導体層が腐蝕したり、配線相互間にリーク電
流が生じたりする欠点がある。
め吸湿性が大き七、また−ンホールが多い等のためアル
ミニウムの導体層が腐蝕したり、配線相互間にリーク電
流が生じたりする欠点がある。
また９集積回路における横方向の誘電体分離を形成する
ために被着絶縁層を使用することは、被着絶縁層を平坦
化して、基板の凸領域上の絶縁層を凹領域に被着された
絶縁層と共平面にする効果的方法がないために非常に制
限されている。このような誘電体分離集積回路の製造に
おいては半導体基板にお対る複数個のポケット領域を分
離するための溝が基板表面に形成される。
ために被着絶縁層を使用することは、被着絶縁層を平坦
化して、基板の凸領域上の絶縁層を凹領域に被着された
絶縁層と共平面にする効果的方法がないために非常に制
限されている。このような誘電体分離集積回路の製造に
おいては半導体基板にお対る複数個のポケット領域を分
離するための溝が基板表面に形成される。
そして、この溝に誘電体を満たすために用いられる従来
の選択酸化法によればバードビークやバードヘッドとよ
ばれる前記溝の・ヤターンに対応する大きな起伏が生じ
るという欠点がある。
の選択酸化法によればバードビークやバードヘッドとよ
ばれる前記溝の・ヤターンに対応する大きな起伏が生じ
るという欠点がある。
このような問題を解決するものとして本発明者等線、反
応性イ芽ンエッチング法を利用した絶縁層の平坦化方法
を先に提案した（特願昭５５−１３０７５４号、特願昭
５５−１５０１７９号）。これらの提案は、凹凸を有す
る下地表面に窒化シリコン膜を形成し、例えばＣＦ４と
Ｈ２との混合ガスを用いた反応性イオンエツチング法に
ょシ前記会化シリコン膜表面をエツチング除去すること
によシ窒化シリコン膜表面を平坦にする方法である。ま
た、窒化シリコン膜以外の絶縁膜、例えば酸化シリコン
膜上に窒化シリコン膜を積層した後、前述したと同様な
方法、即ち、ＣＦ４とＨ２ガスを用いた反応性イオンエ
ツチング法で窒化シリコン膜と酸化シリコン膜のエツチ
ング速度がｔヨホ等しくなるエツチング条件下で窒化シ
リコン膜および酸化シリコン膜の表面をエツチング除去
するととＫよ）酸化シリコン膜表面をｆ坦にする方法で
ある。
応性イ芽ンエッチング法を利用した絶縁層の平坦化方法
を先に提案した（特願昭５５−１３０７５４号、特願昭
５５−１５０１７９号）。これらの提案は、凹凸を有す
る下地表面に窒化シリコン膜を形成し、例えばＣＦ４と
Ｈ２との混合ガスを用いた反応性イオンエツチング法に
ょシ前記会化シリコン膜表面をエツチング除去すること
によシ窒化シリコン膜表面を平坦にする方法である。ま
た、窒化シリコン膜以外の絶縁膜、例えば酸化シリコン
膜上に窒化シリコン膜を積層した後、前述したと同様な
方法、即ち、ＣＦ４とＨ２ガスを用いた反応性イオンエ
ツチング法で窒化シリコン膜と酸化シリコン膜のエツチ
ング速度がｔヨホ等しくなるエツチング条件下で窒化シ
リコン膜および酸化シリコン膜の表面をエツチング除去
するととＫよ）酸化シリコン膜表面をｆ坦にする方法で
ある。
しかしながら、酸化シリコン膜表面を平坦にする先の発
明方法にあっては、エツチングの進行とともに酸化シリ
コン膜に比べて窒化シリコン膜のエツチング速度が遅く
な壽、および酸化シリコン膜上に形成した窒化シリコン
膜の厚さが凸部および凹部底面に比べて凹部気量で下地
膜差分だけ厚くなることによって、°酸化シリコン膜表
面に凹凸が生じると云う問題があった。
明方法にあっては、エツチングの進行とともに酸化シリ
コン膜に比べて窒化シリコン膜のエツチング速度が遅く
な壽、および酸化シリコン膜上に形成した窒化シリコン
膜の厚さが凸部および凹部底面に比べて凹部気量で下地
膜差分だけ厚くなることによって、°酸化シリコン膜表
面に凹凸が生じると云う問題があった。
例えば第１図（、）に示すごとく半導体基板１上に絶縁
膜２を介して厚さ１〔μｍ〕の第１のアル１＝ウム配線
ノ母ターン３を反応性イオンエツチング法で形成した段
差上に酸化シリコン膜４を形成し次いで酸化シリコン膜
４上に窒化シリコン膜５を積層する。次いでＣＦ４とＨ
ｌとの混合ガスを用いた反応性イオンエツチング法で窒
化シリコンｊＩ５および酸化シリコン膜４の表面を除去
した場合第１図（ｂ）に示すような凹凸が酸化シリコン
膜４表面に残存する。そして、この酸化シリコン膜４表
面に、例えば第２のアルミニレム配線ノ豐ターンを形成
した場合酸化シリコン膜４表面の凹部にアルミニウムが
残シ配線間のシｍ −ト不良をひきおこしたシ、またア
ルミニウムの被覆性が不充分なために完全に平坦な酸化
シリコン膜上にｉ成したアルミニウム配線の通電寿命ニ
比べて１０〜５０（ト）程度短かい等の問題があった。
膜２を介して厚さ１〔μｍ〕の第１のアル１＝ウム配線
ノ母ターン３を反応性イオンエツチング法で形成した段
差上に酸化シリコン膜４を形成し次いで酸化シリコン膜
４上に窒化シリコン膜５を積層する。次いでＣＦ４とＨ
ｌとの混合ガスを用いた反応性イオンエツチング法で窒
化シリコンｊＩ５および酸化シリコン膜４の表面を除去
した場合第１図（ｂ）に示すような凹凸が酸化シリコン
膜４表面に残存する。そして、この酸化シリコン膜４表
面に、例えば第２のアルミニレム配線ノ豐ターンを形成
した場合酸化シリコン膜４表面の凹部にアルミニウムが
残シ配線間のシｍ −ト不良をひきおこしたシ、またア
ルミニウムの被覆性が不充分なために完全に平坦な酸化
シリコン膜上にｉ成したアルミニウム配線の通電寿命ニ
比べて１０〜５０（ト）程度短かい等の問題があった。
この様な配線の信頼性の低下は下地段差が接近する程顕
著にな〕半導体集積回路の黴細化を阻害していた。
著にな〕半導体集積回路の黴細化を阻害していた。
発明の目的
本発明は上記事情を考慮して表されたもので、その目的
とするところは、凹凸を有する下地表面上に平坦な絶縁
層を形成することのできる絶縁層の平坦化方法を提供す
ることＫある。
とするところは、凹凸を有する下地表面上に平坦な絶縁
層を形成することのできる絶縁層の平坦化方法を提供す
ることＫある。
発明の概要
本発明は、凹凸を有する下地表面に窒化シリコン以外の
第１の絶縁層を形成したのち、反応性イオンエツチング
法を用いて上記第１の絶縁層の表面をエツチングし該絶
縁層の段差をなだらかにし、次いで、上記第１の絶縁層
上に窒化シリコンを主成分とする第２の絶縁層を形成し
、しかるのち、上記第２の絶縁層の凹領域のエツチング
速度が凸領域のエツチング速度よシ遅い反応性イオンエ
ツチング法を用いて上記ｆｓ２の絶縁層および前記第１
の絶縁層の表面をエツチングするようにした方法である
・ 発明の効果 本発明によれば、最初のエツチングによシ第１の絶縁層
の段差をなだらかＫしているので、第２の絶縁層の膜厚
が上記段差細面上で極端に厚くなることを防止すること
ができる。したがって、次のエツチングにより第１の絶
縁層の表面に凹凸を残すことなく第１の絶縁層表面を確
実に平坦化することができる。また、高温処理を必要と
せず、低温処理のみで夾現し得るので、半導体装置の高
密度化および高速化にも有効である。
第１の絶縁層を形成したのち、反応性イオンエツチング
法を用いて上記第１の絶縁層の表面をエツチングし該絶
縁層の段差をなだらかにし、次いで、上記第１の絶縁層
上に窒化シリコンを主成分とする第２の絶縁層を形成し
、しかるのち、上記第２の絶縁層の凹領域のエツチング
速度が凸領域のエツチング速度よシ遅い反応性イオンエ
ツチング法を用いて上記ｆｓ２の絶縁層および前記第１
の絶縁層の表面をエツチングするようにした方法である
・ 発明の効果 本発明によれば、最初のエツチングによシ第１の絶縁層
の段差をなだらかＫしているので、第２の絶縁層の膜厚
が上記段差細面上で極端に厚くなることを防止すること
ができる。したがって、次のエツチングにより第１の絶
縁層の表面に凹凸を残すことなく第１の絶縁層表面を確
実に平坦化することができる。また、高温処理を必要と
せず、低温処理のみで夾現し得るので、半導体装置の高
密度化および高速化にも有効である。
発明の実施例
以下、本発明の詳細を図示の実施例によって説明する。
第２図（、）〜（・）は本発明を２層構造の配線形成に
適用した一実施例を示す断面図である。まず、第２図（
ａ） Ｋ示す如く能動素子や受動素子が形成された、例
えばシリコン基板１１上に絶縁膜１２を被着し死後必゛
要な接続孔を開けて、この孔も含め前記絶縁ｊｌＪＪ上
にアルミニウム膜１３をスノ臂ツタ法あるいは電子ビー
ム蒸着法により被着し、その／臂ターニングヲｃ ｃｔ
４トｃｔ２との混合ガスを用いた反応性イオンエツチン
グ法等によ）行なった下地上に第１の絶縁層として、例
えば８１Ｈ４とＮ２０ガスを用いてグロー放電を応用し
たプラズマ気相成長法によシ酸化シリコン膜１４を形成
した。アルミニウム配線ツヤターンは実際にはその配線
巾および配線間隔が異なるものが画一的に多数形成され
能動素子や受動素子の相互を接続して集積回路を構成し
ている。第２図（、）にはアルミニウム膜厚を約１〔μ
ｍ〕アルミニウム配線層の巾を約２ （＃１１１）、隣
接するアルミニウム配線層の間隔を約２〔＾ｍ〕として
酸化シリコン膜１４を約１〔μｍ〕被着した場合の断面
形状を示した。酸化シリコン膜１４の厚さは最終的に平
坦な表面形状を得るために、下地段差の少くとも半分以
上にすることが望ましい。
適用した一実施例を示す断面図である。まず、第２図（
ａ） Ｋ示す如く能動素子や受動素子が形成された、例
えばシリコン基板１１上に絶縁膜１２を被着し死後必゛
要な接続孔を開けて、この孔も含め前記絶縁ｊｌＪＪ上
にアルミニウム膜１３をスノ臂ツタ法あるいは電子ビー
ム蒸着法により被着し、その／臂ターニングヲｃ ｃｔ
４トｃｔ２との混合ガスを用いた反応性イオンエツチン
グ法等によ）行なった下地上に第１の絶縁層として、例
えば８１Ｈ４とＮ２０ガスを用いてグロー放電を応用し
たプラズマ気相成長法によシ酸化シリコン膜１４を形成
した。アルミニウム配線ツヤターンは実際にはその配線
巾および配線間隔が異なるものが画一的に多数形成され
能動素子や受動素子の相互を接続して集積回路を構成し
ている。第２図（、）にはアルミニウム膜厚を約１〔μ
ｍ〕アルミニウム配線層の巾を約２ （＃１１１）、隣
接するアルミニウム配線層の間隔を約２〔＾ｍ〕として
酸化シリコン膜１４を約１〔μｍ〕被着した場合の断面
形状を示した。酸化シリコン膜１４の厚さは最終的に平
坦な表面形状を得るために、下地段差の少くとも半分以
上にすることが望ましい。
次に第２図（ｂ）に示す如く、前記酸化シリコン換１４
０表面をＣ，Ｆ、とＮ２との混合ガスを用いた反応性イ
オンエツチング法でエツチング除去する。エツチング除
去後、残存せしめた酸化シーリコン８１４の段差部側面
はチー／ｌ−状となる。
０表面をＣ，Ｆ、とＮ２との混合ガスを用いた反応性イ
オンエツチング法でエツチング除去する。エツチング除
去後、残存せしめた酸化シーリコン８１４の段差部側面
はチー／ｌ−状となる。
このターンや一角はＮ２が多い程小さくなる。このエツ
チング現象は新しい実験事実に基づくものであり、異方
性のドライエツチング法において陰極降下電圧によりグ
ロー放電中から引出されたイオン種が酸化シリコン族に
対して斜めに衡突する鵬エツチングの進行を阻害するＣ
−Ｆ／リマ−が付着しにくいためと考えられる。事実Ｃ
，Ｆ、 Ｋ対してＮ２添加量を５０（２）以上にした場
合酸化シリコン膜の段差縁部を除いて凹部底面および凸
部にＣ−Ｆ／９マーの付着が観察された。
チング現象は新しい実験事実に基づくものであり、異方
性のドライエツチング法において陰極降下電圧によりグ
ロー放電中から引出されたイオン種が酸化シリコン族に
対して斜めに衡突する鵬エツチングの進行を阻害するＣ
−Ｆ／リマ−が付着しにくいためと考えられる。事実Ｃ
，Ｆ、 Ｋ対してＮ２添加量を５０（２）以上にした場
合酸化シリコン膜の段差縁部を除いて凹部底面および凸
部にＣ−Ｆ／９マーの付着が観察された。
尚、本実施例でのエツチングは平行平板型の装置を用い
高周波電力印加側に試料をおき、高周波電力ｔ ｏ ｏ
（ｗ）、圧力１．３３ （Ｐａ）、Ｃ，Ｆ６流量２４
〔Ｃシー、〕でＨ２流量を２〜１２〔６シー、〕で行な
った。上記エツチング条件においてＣ，Ｆ、 、ｌ！／
スに対してＮ２ｆスを２０ Ｃ９６′）以上添加した場
合酸化シリコン膜１４の段差部側間のテーノ譬−角紘約
４５（”）になる。このテーノ中−エッチング効果はＮ
２添加量が１０（２）以上から顕著にみられる。また、
−添加量を５０Ｃ％３以上にした場合には酸化シリコン
膜１４表面の一部にＣ−Ｆ４！リマーが付着するが、こ
のＣ−Ｆポリマ一層は０２ガスのプラズマ雰囲気にさら
すことによって除去することができる。
高周波電力印加側に試料をおき、高周波電力ｔ ｏ ｏ
（ｗ）、圧力１．３３ （Ｐａ）、Ｃ，Ｆ６流量２４
〔Ｃシー、〕でＨ２流量を２〜１２〔６シー、〕で行な
った。上記エツチング条件においてＣ，Ｆ、 、ｌ！／
スに対してＮ２ｆスを２０ Ｃ９６′）以上添加した場
合酸化シリコン膜１４の段差部側間のテーノ譬−角紘約
４５（”）になる。このテーノ中−エッチング効果はＮ
２添加量が１０（２）以上から顕著にみられる。また、
−添加量を５０Ｃ％３以上にした場合には酸化シリコン
膜１４表面の一部にＣ−Ｆ４！リマーが付着するが、こ
のＣ−Ｆポリマ一層は０２ガスのプラズマ雰囲気にさら
すことによって除去することができる。
次に、第２図（ｃ）に示す如く前記酸化シリコン膜１４
上に窒化シリコン膜１５を例えばＳｉＨ４とＮＨ３ガス
とを用いてプラズマ気相成長法によシ０．３〔μｍ〕以
上の厚さ形成する。この窒化シリコン膜の厚さが薄い場
合、最終工程での酸化シリコン膜表面の平坦性が悪くな
る。続いてＣＦ４とＨ２／／スを用いた反応性イオンエ
ツチング法により窒化シリコン膜１５の凹部のエツチン
グ速度が凸部に比べて遅く、かつ凸部での窒化シリコン
膜１５と酸化シリコン膜１４のエツチング速度かはぼ等
しい条件、例えばＣＦ４にＨ２を２５Ｃ＠添加し高周波
電力ｉ ｓ ｏ （ｗ）、圧力１．３３ （Ｐａ） 腑
なうことによシ酸化シリコン、膜１４の表面は第２図（
ｄ）に示す如くなだらかな状態となる。酸化シリコン膜
１４のなだらかな表面は、前記第ψ図（ｂ）に示した工
程で述べた窒化シリコン膜１５を形成する前に酸化シリ
コン膜１４の段差部側面を約７０〔つ以下にすることに
よシ得られた。 。
上に窒化シリコン膜１５を例えばＳｉＨ４とＮＨ３ガス
とを用いてプラズマ気相成長法によシ０．３〔μｍ〕以
上の厚さ形成する。この窒化シリコン膜の厚さが薄い場
合、最終工程での酸化シリコン膜表面の平坦性が悪くな
る。続いてＣＦ４とＨ２／／スを用いた反応性イオンエ
ツチング法により窒化シリコン膜１５の凹部のエツチン
グ速度が凸部に比べて遅く、かつ凸部での窒化シリコン
膜１５と酸化シリコン膜１４のエツチング速度かはぼ等
しい条件、例えばＣＦ４にＨ２を２５Ｃ＠添加し高周波
電力ｉ ｓ ｏ （ｗ）、圧力１．３３ （Ｐａ） 腑
なうことによシ酸化シリコン、膜１４の表面は第２図（
ｄ）に示す如くなだらかな状態となる。酸化シリコン膜
１４のなだらかな表面は、前記第ψ図（ｂ）に示した工
程で述べた窒化シリコン膜１５を形成する前に酸化シリ
コン膜１４の段差部側面を約７０〔つ以下にすることに
よシ得られた。 。
このようにして表面を平坦にした酸化シリコン膜１４上
に第２図（・）に示す如く絶縁膜１＃を被着した後、写
真蝕刻法によシ所定領域に層間接続用の開孔部を形成し
、その後第２導体層として例えばアルミニウム配線／臂
ターフ１１を形成した。かくして得られた第２導体層１
１の配線特性を調べた結果、隣接する配線間のシ璽−ト
不良は皆無であシ、また配線の通電寿命も完全に平坦な
酸化シリコン膜上に形成した配線と同等の寿命が得られ
半導体装置の信頼性が大巾に改善されることが判った。
に第２図（・）に示す如く絶縁膜１＃を被着した後、写
真蝕刻法によシ所定領域に層間接続用の開孔部を形成し
、その後第２導体層として例えばアルミニウム配線／臂
ターフ１１を形成した。かくして得られた第２導体層１
１の配線特性を調べた結果、隣接する配線間のシ璽−ト
不良は皆無であシ、また配線の通電寿命も完全に平坦な
酸化シリコン膜上に形成した配線と同等の寿命が得られ
半導体装置の信頼性が大巾に改善されることが判った。
第３図（、）〜（ｄ）は本発明を素子間分離工程に適用
した他の実施例を示す断面図である。まず、第３図（、
）に示す如く誘電体分離用の溝がパターニングされた基
板２１１の上に酸化シリコン膜２２を形成する。なお−
これ以降の第３図（ｂ）〜（ｄ）に示す工程は先の実施
例で述べたと同様な方法で行なった。また、本実施例で
は基板２１に・９ターニングされた溝の深さを約１〔声
ｍ〕、巾を２〔μｍ〕とした。図中２３は窒化シリコン
膜である。
した他の実施例を示す断面図である。まず、第３図（、
）に示す如く誘電体分離用の溝がパターニングされた基
板２１１の上に酸化シリコン膜２２を形成する。なお−
これ以降の第３図（ｂ）〜（ｄ）に示す工程は先の実施
例で述べたと同様な方法で行なった。また、本実施例で
は基板２１に・９ターニングされた溝の深さを約１〔声
ｍ〕、巾を２〔μｍ〕とした。図中２３は窒化シリコン
膜である。
かくして本実施例方法によれば、誘電体を低温工程だけ
で分離用の溝に完全に埋め込みその表面を平坦にでき、
従来の選択酸化法の隣に化シルバードピーク、ノ々−ド
ヘッドによる素子領域の寸法誤差がなくな〕これを０．
１〔μｍ〕以下に抑えることができ、かつ高集積化が可
能となった。さらに、高温長時間熱処理工程が不要にな
りへためフィールド領域の不純物の再分布によるしみ出
しがなくな）、これによ多素子特性の低下はほとんどみ
られなくなり高集積化も可能になった。しかも、絶縁膜
を完全にフィールド領域に埋め込む事が可能になシ、フ
ィールド領域周辺での段差は、０．１ （＃１１１）以
下に抑えることができる。こ９丸め、段差部で金属配線
が薄くなったり切断されたシする現象がなくなシ、配線
の信頼性が著しく向上し製品の歩留シが向上した。また
、本発明による素子間分離はＭＯＳ型およびバイポーラ
型半導体装置に適用できることは勿論である。
で分離用の溝に完全に埋め込みその表面を平坦にでき、
従来の選択酸化法の隣に化シルバードピーク、ノ々−ド
ヘッドによる素子領域の寸法誤差がなくな〕これを０．
１〔μｍ〕以下に抑えることができ、かつ高集積化が可
能となった。さらに、高温長時間熱処理工程が不要にな
りへためフィールド領域の不純物の再分布によるしみ出
しがなくな）、これによ多素子特性の低下はほとんどみ
られなくなり高集積化も可能になった。しかも、絶縁膜
を完全にフィールド領域に埋め込む事が可能になシ、フ
ィールド領域周辺での段差は、０．１ （＃１１１）以
下に抑えることができる。こ９丸め、段差部で金属配線
が薄くなったり切断されたシする現象がなくなシ、配線
の信頼性が著しく向上し製品の歩留シが向上した。また
、本発明による素子間分離はＭＯＳ型およびバイポーラ
型半導体装置に適用できることは勿論である。
なお、本発明は上述した各実施例に限定されるものでは
ない。前記各実施例では本発明を第一導体層の上に被着
し九絶縁層に適用、或いは導体層を形成する以前の絶縁
層に適用した例について述べたが本発明は半導体装置の
製造工１で生ずる。すべての凹凸に適用することができ
る。
ない。前記各実施例では本発明を第一導体層の上に被着
し九絶縁層に適用、或いは導体層を形成する以前の絶縁
層に適用した例について述べたが本発明は半導体装置の
製造工１で生ずる。すべての凹凸に適用することができ
る。
また第１の絶縁層の段差部側面をなだらかにするエツチ
ング方法および第２の絶縁層の凹領域のエツチング速度
が凸領域のエツチング速度に比べて小さいエツチング方
法として、 Ｃ，Ｆ、 とＨ２およびＣＦ４とＨ２ガ
スを用いた場合について説明したが、この他０２Ｆ、
、 ＣＦ、Ｂｒ等のガスを用いることが出来、また水素
をＨ２の形で加える代わシにＣＨＦ、ガスを用いて４良
い、さらに、館１の絶縁層の段差部側面をなだらかにす
るエツチング処理方法として、第１の絶縁層上にレジス
ト、オルガノシリケートガラス等の有機膜を塗布し前記
第１の絶縁層と有機膜のエツチング速度がｉｆぼ等しく
なる反応性イオンエツチング条件下で有機膜および第１
の絶縁層表面をエツチング除去しても良い。また、第１
の絶縁層としてノラズマ気相成長法による酸化シリコン
膜を用いたが、常圧あるいは減圧下に保った反応室にお
いて熱分解法によシ生成した酸化シリコン換、スノや！
夕法で生成した酸化シリコン膜を用いて龜良く、また酸
化シリコ・ン膜に燐等を添加したいわゆるシリケートガ
ラス膜を用いても良い。その他、本発明の要旨を逸脱し
ない範囲で、種々変形して実施することができる。
ング方法および第２の絶縁層の凹領域のエツチング速度
が凸領域のエツチング速度に比べて小さいエツチング方
法として、 Ｃ，Ｆ、 とＨ２およびＣＦ４とＨ２ガ
スを用いた場合について説明したが、この他０２Ｆ、
、 ＣＦ、Ｂｒ等のガスを用いることが出来、また水素
をＨ２の形で加える代わシにＣＨＦ、ガスを用いて４良
い、さらに、館１の絶縁層の段差部側面をなだらかにす
るエツチング処理方法として、第１の絶縁層上にレジス
ト、オルガノシリケートガラス等の有機膜を塗布し前記
第１の絶縁層と有機膜のエツチング速度がｉｆぼ等しく
なる反応性イオンエツチング条件下で有機膜および第１
の絶縁層表面をエツチング除去しても良い。また、第１
の絶縁層としてノラズマ気相成長法による酸化シリコン
膜を用いたが、常圧あるいは減圧下に保った反応室にお
いて熱分解法によシ生成した酸化シリコン換、スノや！
夕法で生成した酸化シリコン膜を用いて龜良く、また酸
化シリコ・ン膜に燐等を添加したいわゆるシリケートガ
ラス膜を用いても良い。その他、本発明の要旨を逸脱し
ない範囲で、種々変形して実施することができる。
第１図（、）〜（ｂ）は従来の絶縁層平坦化工程を示す
断面図、第２図（、）〜（・）は本発明を２層構造の配
線形成工程に適用した一実施例を示す断面図、第３図（
、）〜（ｄ）は本発明を素子間分離工程に適用した他の
実施例を示す断面図である。 １．１１．２１・・・半導体基板、２，１２ ・絶縁層
、３．１３．７７・・・アルミニウ〜ム薄膜、４゜１４
．２２・・・酸化シリコン膜（第１の絶縁層）、層）。 出願人代理人 弁理士 鈴 江 武 彦：： 第１図 第２図 ４ 第２図
断面図、第２図（、）〜（・）は本発明を２層構造の配
線形成工程に適用した一実施例を示す断面図、第３図（
、）〜（ｄ）は本発明を素子間分離工程に適用した他の
実施例を示す断面図である。 １．１１．２１・・・半導体基板、２，１２ ・絶縁層
、３．１３．７７・・・アルミニウ〜ム薄膜、４゜１４
．２２・・・酸化シリコン膜（第１の絶縁層）、層）。 出願人代理人 弁理士 鈴 江 武 彦：： 第１図 第２図 ４ 第２図
Claims (3)
- （１）凹凸を有する下地表面に窒化シリコン以外の第１
の絶縁層を形成する工程と、反応性イオンエツチング法
を用いて上記第１の絶縁層の表面をエツチングし該絶縁
層の段差をなだらかにする工程と、上記エツチングされ
た第１の絶縁層上の窒化シリコンを主成分とする第２の
絶縁層を形成する工程と、上記第２の絶縁層の凹領域の
エツチング速度が凸領域のエツチング速度より遅い反応
性イオンエツチング法を用いて上６１第２の絶縁層およ
び前記第１の絶縁層の表面をエツチングする工程とを具
備したことを特徴とする絶縁層の平坦化方法。 - （２） 前記各反応性イオンエツチング法を用いるに
際し、水素を含む炭素のノ・ロダン化物を反応性ガスと
して用いたことを特徴とする特許請求の範囲第１項記載
の絶縁層の平坦化方法。 - （３）前記反応性ガスとして、Ｃ，Ｆ、とＨ２との混合
ガスを用いたことを特徴とする特許請求の範囲第２項記
載の絶縁層の平坦化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19223681A JPS5893328A (ja) | 1981-11-30 | 1981-11-30 | 絶縁層の平担化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19223681A JPS5893328A (ja) | 1981-11-30 | 1981-11-30 | 絶縁層の平担化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5893328A true JPS5893328A (ja) | 1983-06-03 |
Family
ID=16287911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19223681A Pending JPS5893328A (ja) | 1981-11-30 | 1981-11-30 | 絶縁層の平担化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893328A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60121795A (ja) * | 1983-12-06 | 1985-06-29 | 東京応化工業株式会社 | 多層配線板の製造方法 |
| JPS60217644A (ja) * | 1984-04-12 | 1985-10-31 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS61144849A (ja) * | 1984-12-19 | 1986-07-02 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS61501738A (ja) * | 1984-04-04 | 1986-08-14 | アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド | 集積回路構造の多層メタライゼ−ションのためのダブル平面化方法 |
| EP0441653A2 (en) * | 1990-02-09 | 1991-08-14 | Applied Materials, Inc. | Improvements in process for planarizing an integrated circuit structure using low melting inorganic material |
-
1981
- 1981-11-30 JP JP19223681A patent/JPS5893328A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60121795A (ja) * | 1983-12-06 | 1985-06-29 | 東京応化工業株式会社 | 多層配線板の製造方法 |
| JPH0534839B2 (ja) * | 1983-12-06 | 1993-05-25 | Tokyo Ohka Kogyo Co Ltd | |
| JPS61501738A (ja) * | 1984-04-04 | 1986-08-14 | アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド | 集積回路構造の多層メタライゼ−ションのためのダブル平面化方法 |
| JPS60217644A (ja) * | 1984-04-12 | 1985-10-31 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS61144849A (ja) * | 1984-12-19 | 1986-07-02 | Seiko Epson Corp | 半導体装置の製造方法 |
| EP0441653A2 (en) * | 1990-02-09 | 1991-08-14 | Applied Materials, Inc. | Improvements in process for planarizing an integrated circuit structure using low melting inorganic material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100424850C (zh) | 浅沟槽隔离结构的制造方法以及半导体结构 | |
| JP2838992B2 (ja) | 半導体装置の製造方法 | |
| JPH0563940B2 (ja) | ||
| JP2001015594A (ja) | 半導体装置の多層金属配線の形成方法 | |
| JPS5893328A (ja) | 絶縁層の平担化方法 | |
| US4749663A (en) | Process of fabricating a semiconductor IC involving simultaneous sputter etching and deposition | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| TWI593007B (zh) | 半導體元件及其製造方法 | |
| JP2787903B2 (ja) | 半導体装置の製造方法 | |
| US6599825B2 (en) | Method for forming wiring in semiconductor device | |
| KR100721190B1 (ko) | 반도체 메모리소자 제조방법 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| KR100637095B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JPS6249643A (ja) | 半導体装置およびその製造方法 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPH0214525A (ja) | 半導体集積回路の製造方法 | |
| CN115084139A (zh) | 半导体结构及其制作方法 | |
| JPH0220141B2 (ja) | ||
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JPH01115137A (ja) | 配線の形成方法 | |
| JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS60234344A (ja) | 半導体装置の製造方法 | |
| JPS5893330A (ja) | 半導体装置の製造方法 |