JPS587903A - スイッチト・キャパシタ変調装置 - Google Patents
スイッチト・キャパシタ変調装置Info
- Publication number
- JPS587903A JPS587903A JP10217681A JP10217681A JPS587903A JP S587903 A JPS587903 A JP S587903A JP 10217681 A JP10217681 A JP 10217681A JP 10217681 A JP10217681 A JP 10217681A JP S587903 A JPS587903 A JP S587903A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- signal
- switching
- switches
- during
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplitude Modulation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はある周波数帯の信号をほぼ正弦波ないしは方形
波の第2周波数帯の信号と掛は合わせることにより信号
を変調する技術に関する。
波の第2周波数帯の信号と掛は合わせることにより信号
を変調する技術に関する。
過去、変調器は種々の非線形デバイス、例えば真空管、
ダイオード、トランジスタやスイッチ等を、トランスま
たは増幅器と組合せることによって構成された。例えは
、米国特許第3,937,882(Bingllam
+ 1976年り月]0日付与)に示す変調器はその代
表例といえよう。設計−トの要求事項とl−て変調器の
全てのスプリアス出力に対17て、これらの値をごく低
く抑えろ必要かある場合には回路パラメータを個々に調
整することが一般に必要とされた。
ダイオード、トランジスタやスイッチ等を、トランスま
たは増幅器と組合せることによって構成された。例えは
、米国特許第3,937,882(Bingllam
+ 1976年り月]0日付与)に示す変調器はその代
表例といえよう。設計−トの要求事項とl−て変調器の
全てのスプリアス出力に対17て、これらの値をごく低
く抑えろ必要かある場合には回路パラメータを個々に調
整することが一般に必要とされた。
電子回路の伝達関数をLSI回路に実装できる部品のみ
で実現することがしばしばのぞまれる。
で実現することがしばしばのぞまれる。
このような部品によるひとつの構成例はスイッチ、キャ
パシタおよび演算増幅器からなるものである。
パシタおよび演算増幅器からなるものである。
これらの部品を使用する技術はスイッチト・キャパシタ
技術と呼ばれており、Ho5ticl<aらのIEEE
Journal of 5olid 5tate
C1rcuits (1977年12月P、600
)等に記述されている。
技術と呼ばれており、Ho5ticl<aらのIEEE
Journal of 5olid 5tate
C1rcuits (1977年12月P、600
)等に記述されている。
スイッチト・キャパシタ回路の伝達関数はキャパシタの
各電極と共通グランド(通常は基板)間の寄生容量に対
して感度を有することが示される。基板側の電極と基板
(グランド)間の寄生容量の方が大きい。しかしこの大
きい方の寄生容量についてはキャパシタの基板側電極を
基板に接地することで通常影響を除去することが可能で
ある。
各電極と共通グランド(通常は基板)間の寄生容量に対
して感度を有することが示される。基板側の電極と基板
(グランド)間の寄生容量の方が大きい。しかしこの大
きい方の寄生容量についてはキャパシタの基板側電極を
基板に接地することで通常影響を除去することが可能で
ある。
しかし、このようにしてもキャパシタの上方の電極と基
板間に寄生する小さい方の寄生容量に対する感度は依存
として残る。
板間に寄生する小さい方の寄生容量に対する感度は依存
として残る。
上記両寄生容量のいずれに対しても全く感度を持たない
スイッチト・キャパシタの2つの構成例がMartin
と5edraにより、Electronics Let
ters(1979年6月21日、P365)に記載さ
れている。これには種々のフィルタ・セクション用の回
路構成とともに反転積分器と非反転積分器の対が載せら
れている。
スイッチト・キャパシタの2つの構成例がMartin
と5edraにより、Electronics Let
ters(1979年6月21日、P365)に記載さ
れている。これには種々のフィルタ・セクション用の回
路構成とともに反転積分器と非反転積分器の対が載せら
れている。
したがって、本発明の主な目的は個別部品が不要な、完
全に集積化された変調装置を提供することである。
全に集積化された変調装置を提供することである。
その他の目的はそのような変調装置をスイッチ、キャパ
シタおよび演算増幅器を使用して実現することである。
シタおよび演算増幅器を使用して実現することである。
さらに他の目的はキャリヤ信号の制御の下で交互に反転
モードと非反転モードで虹・作するよう積分器に変調信
号を与える変調装置を提供することである。
モードと非反転モードで虹・作するよう積分器に変調信
号を与える変調装置を提供することである。
さらに他の目的はキャパシタの寄生容量に対する感度を
持たない変調装置を提供することである。
持たない変調装置を提供することである。
本発明によればギヤリヤ信号の制御の下で反転モードと
非反転モード間を切り換る積分器が朗 ′用さ
れる。入来信号、すなわち変調信号がスイノチト・キャ
パシタ回路を通し2てこの積分器に入力される。積分器
とスイッチト・キャパシタ回路で使用する回路部品は全
てLSIに実装可能である。
非反転モード間を切り換る積分器が朗 ′用さ
れる。入来信号、すなわち変調信号がスイノチト・キャ
パシタ回路を通し2てこの積分器に入力される。積分器
とスイッチト・キャパシタ回路で使用する回路部品は全
てLSIに実装可能である。
本発明の特徴は帰還キャパシタ付のひとつの演算増幅器
(積分器)および入来信号と積分器間においてスイッチ
ング動作するひとつあるいはそれ以上の入力キャパシタ
で、入力信号をそのままあるいは逆相で積分器に導入す
るキャパシタとから成る変調装置にある。積分器の出力
信号は入来信号で変調されたキャリヤ信号と等価である
。
(積分器)および入来信号と積分器間においてスイッチ
ング動作するひとつあるいはそれ以上の入力キャパシタ
で、入力信号をそのままあるいは逆相で積分器に導入す
るキャパシタとから成る変調装置にある。積分器の出力
信号は入来信号で変調されたキャリヤ信号と等価である
。
以下、本発明のいくつかの実施例を示し、上述した目的
その他の目的、特徴、利点等について図面を参照した以
下の詳細な説明を通して明らかにする。
その他の目的、特徴、利点等について図面を参照した以
下の詳細な説明を通して明らかにする。
第1図には論理回路8、スイソチト・キャパシタ回路1
0および積分器12から成る変調装置をブロック図で示
しである。論理回路8の入力14には変調信号のサンプ
リングの基本となるクロック信号が与えられる。変調信
号はスイッチト・キャパシタ回路10の入力16に与え
られる。キャリヤ信号は論理回路80入力18に与えら
れ、この信号の状態によってサンプルした変調信号がそ
のままの形で積分器12に加えられるか、あろ(・は反
転した形で加えられるかが決まる。積分器12は変調信
号により変調されたキャリヤ信号と等価な出力信号を発
生ずる。論理回路8は切挽信号をスイノチト・キャパシ
タ回路10に与えて変調信号が積分器12に上述した形
で印加されるようにする。本発明の実施例によれば第1
図の変調装置はLSIに容易に実装できる回路素子のみ
で構成される。スイッチは通常MO8FETのICでよ
く積分器は帰還用キャパシタを設けた普通の演算増幅器
でよく、これらの部品(素子)はすべて−個の基板上に
集積することができる。好ましいことに、個別部品を一
切使用することなく本発明を実現することができる。
0および積分器12から成る変調装置をブロック図で示
しである。論理回路8の入力14には変調信号のサンプ
リングの基本となるクロック信号が与えられる。変調信
号はスイッチト・キャパシタ回路10の入力16に与え
られる。キャリヤ信号は論理回路80入力18に与えら
れ、この信号の状態によってサンプルした変調信号がそ
のままの形で積分器12に加えられるか、あろ(・は反
転した形で加えられるかが決まる。積分器12は変調信
号により変調されたキャリヤ信号と等価な出力信号を発
生ずる。論理回路8は切挽信号をスイノチト・キャパシ
タ回路10に与えて変調信号が積分器12に上述した形
で印加されるようにする。本発明の実施例によれば第1
図の変調装置はLSIに容易に実装できる回路素子のみ
で構成される。スイッチは通常MO8FETのICでよ
く積分器は帰還用キャパシタを設けた普通の演算増幅器
でよく、これらの部品(素子)はすべて−個の基板上に
集積することができる。好ましいことに、個別部品を一
切使用することなく本発明を実現することができる。
第2a図には第1図のスイノチト・キャパシタ回路の基
本的構成例を示しである。キャリヤ信号の一方の半波期
間(半サイクル)では、スイッチ20ど22が同相で閉
じてキャパシタ24を充電する。ついでスイッチ20と
22は開になり、スイッチ26と28が閉じてキャパシ
タ24を放電して積分器12に送る。この動作モードで
はサンプルした変調信号は反転した形で積分器に送られ
る。したがって積分器12を帰還キャパシタHの反転壇
幅器で構成した場合には、変調装置全体としては非反転
モードで動作することになる。
本的構成例を示しである。キャリヤ信号の一方の半波期
間(半サイクル)では、スイッチ20ど22が同相で閉
じてキャパシタ24を充電する。ついでスイッチ20と
22は開になり、スイッチ26と28が閉じてキャパシ
タ24を放電して積分器12に送る。この動作モードで
はサンプルした変調信号は反転した形で積分器に送られ
る。したがって積分器12を帰還キャパシタHの反転壇
幅器で構成した場合には、変調装置全体としては非反転
モードで動作することになる。
キャリヤ信号の他方の半波期間においては、スイッチ2
0と28が同相で閉じキャパシタ24を充電し、サンプ
ルした変調信号をそのままの形で積分器12に印加させ
る。しかる後、スイッチ20と28は開となり、これに
代ってスイッチ22と26が閉シてキャパシタ24をグ
ランドに放電する。したがって、積分器が上述の構成の
場合、変調装置全体としての動作は反転モードとなる。
0と28が同相で閉じキャパシタ24を充電し、サンプ
ルした変調信号をそのままの形で積分器12に印加させ
る。しかる後、スイッチ20と28は開となり、これに
代ってスイッチ22と26が閉シてキャパシタ24をグ
ランドに放電する。したがって、積分器が上述の構成の
場合、変調装置全体としての動作は反転モードとなる。
キャリヤ信号のηi制御によるモード切換により変調が
実行される。
実行される。
論理回路8はスイノチト・キャパシタ回路10のスイ、
ノチを切換える切換信号を発生する。切換信号Sn(こ
こにnは第2a図の各スイッチの番号を表わ−ず)の好
ましい論理表示は次の通り。
ノチを切換える切換信号を発生する。切換信号Sn(こ
こにnは第2a図の各スイッチの番号を表わ−ず)の好
ましい論理表示は次の通り。
S、。二CL、OCK■C’XR
822= CLOCK
S、6二CLOCK■CXR
528= CLOCK
ここに、CL OCK と CXRはそれぞれ、クロッ
ク信号とキャリヤ信号の論理レベルを示1゜クロック信
号とキャリヤ信号との間の位相関係に制限はない。ただ
し、クロック信号の周波数がキャリヤ信号の周波数の8
倍より低い場合には該動作をもたらす重大な歪みが生じ
る。
ク信号とキャリヤ信号の論理レベルを示1゜クロック信
号とキャリヤ信号との間の位相関係に制限はない。ただ
し、クロック信号の周波数がキャリヤ信号の周波数の8
倍より低い場合には該動作をもたらす重大な歪みが生じ
る。
本発明の好適実施例ではブロック信号の周波数は2のX
乗で、Xの値は少なくとも4である。
乗で、Xの値は少なくとも4である。
第2b図にキャリヤ信号とクロック信号および−F述し
た切換信号間の好ましい関係の一例を示しである。
た切換信号間の好ましい関係の一例を示しである。
上記変調装置が非反転モードで動作している場合には、
クロック信号の最初の半周期においてキャパシタ24が
充電され、次の半周期において積分器12に放電される
。したがって積分器12に与えられる変調信号はクロッ
ク信号の半周期分たけ遅れる。これに対し、反転モード
では時間遅れなしで変調信号が積分器に与えられる。こ
のアンバランスは出力信号にスプリアス成分を発生させ
る。
クロック信号の最初の半周期においてキャパシタ24が
充電され、次の半周期において積分器12に放電される
。したがって積分器12に与えられる変調信号はクロッ
ク信号の半周期分たけ遅れる。これに対し、反転モード
では時間遅れなしで変調信号が積分器に与えられる。こ
のアンバランスは出力信号にスプリアス成分を発生させ
る。
このアンバランスは第;う8図に示すように基本例のス
イッチト・ギヤパンク回路にもうひとつスイッチを加え
ることで・除かれる。
イッチト・ギヤパンク回路にもうひとつスイッチを加え
ることで・除かれる。
キー1. IJギヤ号の第1の半周期ではスイッチ3゜
は開いたままどし、スイノチト・キャパシタ回路の残り
の部分は第2a図の回路の非反転動作と同様に動作させ
る。
は開いたままどし、スイノチト・キャパシタ回路の残り
の部分は第2a図の回路の非反転動作と同様に動作させ
る。
しかし、キャリヤ信号の第2の半周期ではスイッチ20
と22を開いたままにし、スイッチ26は閉じたままに
する。そして、クロック信号の第1の半周期においてス
イッチ30を閉じ、スイッチ20を通してキャパシタ2
4を充電する。クロック信号の第2の半周期ではスイッ
チ30を開、スイッチ28を閉として積分器14の方へ
キャパシタ24を放電する。こうして反転モード(キャ
リヤ信号の第2の半周期での動作モード)でも、上述し
た時間遅れが生じることになり、上記アンバランスがな
くなる。
と22を開いたままにし、スイッチ26は閉じたままに
する。そして、クロック信号の第1の半周期においてス
イッチ30を閉じ、スイッチ20を通してキャパシタ2
4を充電する。クロック信号の第2の半周期ではスイッ
チ30を開、スイッチ28を閉として積分器14の方へ
キャパシタ24を放電する。こうして反転モード(キャ
リヤ信号の第2の半周期での動作モード)でも、上述し
た時間遅れが生じることになり、上記アンバランスがな
くなる。
第2a図で説明したクロック信号とキャリヤ信号の関係
はこの場合も当てはまるが、個々の切換信号については
変ってくる。
はこの場合も当てはまるが、個々の切換信号については
変ってくる。
論理回路83はスイッチト・キャパシタ回路103のス
イッチの動作を制御する切換信号を発生する。切換信号
Sn(ここにnは第3a図の各スイッチ番号を示す)の
好ましい切換の論理式は次の通り。
イッチの動作を制御する切換信号を発生する。切換信号
Sn(ここにnは第3a図の各スイッチ番号を示す)の
好ましい切換の論理式は次の通り。
52o= S2.=CLOCK−CXR8,6−CLO
CK■CXR 828−CLOCK S3o−CLOCK−CXR ここに、CLOCKとCXRは上述した通りである。
CK■CXR 828−CLOCK S3o−CLOCK−CXR ここに、CLOCKとCXRは上述した通りである。
第3b図に第3a図におけるキャリヤ信号、クロック信
号および切換信号間の好ましい関係の一例を示す。
号および切換信号間の好ましい関係の一例を示す。
第4 a図は第;3図の変調装置の相補形であり1〜た
がって動作モードの詳しい説明は省略する。
がって動作モードの詳しい説明は省略する。
スイッチ32が第3a図0)スイッチ30と相補開光に
あるスイ、・チである。!l1gJa図の装置の動作が
充分理解できるように第−i b図にキャリヤ信号、ク
ロック信号および切換信号の間の所望の関係の一例を示
す。、 第;3a図(または第4a図)の回路を集積化した場合
には、キャパシタ24の電極(第3a図ではスイッチ2
2.28.30、第4a図では20.26.32につな
がって(・る方の電極)と基板間の寄生容量のため反転
モードでは積分器12の利得が増加するが、当該寄生容
置は非反転モードにおける積分器12の利得には影響を
与えない。
あるスイ、・チである。!l1gJa図の装置の動作が
充分理解できるように第−i b図にキャリヤ信号、ク
ロック信号および切換信号の間の所望の関係の一例を示
す。、 第;3a図(または第4a図)の回路を集積化した場合
には、キャパシタ24の電極(第3a図ではスイッチ2
2.28.30、第4a図では20.26.32につな
がって(・る方の電極)と基板間の寄生容量のため反転
モードでは積分器12の利得が増加するが、当該寄生容
置は非反転モードにおける積分器12の利得には影響を
与えない。
このアンバランスの/にめに+N分器12の出力に小さ
なスプリアス成分が生じる。
なスプリアス成分が生じる。
寄生容量の影響は寄生容量に対する感度を有し、ない第
2a図の回路を使用し、かつ反転モードにおいて変調信
号をクロック信号な℃・し切換信号の半周M分遅らせて
から積分器に導入する遅延方式を採用することにより除
くことができる。
2a図の回路を使用し、かつ反転モードにおいて変調信
号をクロック信号な℃・し切換信号の半周M分遅らせて
から積分器に導入する遅延方式を採用することにより除
くことができる。
第5a図に第2a図のスイノチト・ギャパンタ回路10
2に上記遅延を与える遅延回路38を伺加したものを示
す。本例では変調信号は人力40に与えられる。スイッ
チ42はスイッチ22ど同相で動作する。キI IJギ
ヤ号の第1の半周期ではスイッチ42はスイッチ20に
対しても同相で゛あり、したがって変調信号に遅れは与
えられない。
2に上記遅延を与える遅延回路38を伺加したものを示
す。本例では変調信号は人力40に与えられる。スイッ
チ42はスイッチ22ど同相で動作する。キI IJギ
ヤ号の第1の半周期ではスイッチ42はスイッチ20に
対しても同相で゛あり、したがって変調信号に遅れは与
えられない。
しかし、キャリヤ信号の第2の半周期ではスイッチ42
はスイッチ20と逆相で動作し7、スイッチ42、キャ
パシタ46および単位利得増幅器44によりつくられる
ザンプル・ホールド回路により変調信号はクロック信号
の半周期分遅延が与えられる。こうして第2a図に関し
て説明したアンバランスが取り除かれる。
はスイッチ20と逆相で動作し7、スイッチ42、キャ
パシタ46および単位利得増幅器44によりつくられる
ザンプル・ホールド回路により変調信号はクロック信号
の半周期分遅延が与えられる。こうして第2a図に関し
て説明したアンバランスが取り除かれる。
第5a図に示す積分器には増幅器48と積分キ〜・パシ
タ50から成る。積分器12と並列にスイッチ52、ス
イッチ54およびキャパシタ56から成る回路51が接
続される。このスイッチーコンテンザースイッチ組合せ
回路51はクロック信号の各周期においてキャパシタ5
0の電荷の一部を逃がすことにより増幅器のDC飽和を
防市する機能を持つ−Cいる1゜ 第2a図で説明1〜だ切換信号とキャリア信号との周波
数関係は第5a図にも同様に適用される。
タ50から成る。積分器12と並列にスイッチ52、ス
イッチ54およびキャパシタ56から成る回路51が接
続される。このスイッチーコンテンザースイッチ組合せ
回路51はクロック信号の各周期においてキャパシタ5
0の電荷の一部を逃がすことにより増幅器のDC飽和を
防市する機能を持つ−Cいる1゜ 第2a図で説明1〜だ切換信号とキャリア信号との周波
数関係は第5a図にも同様に適用される。
ただし、論理回路85は適当な修正をした切換信号を発
生する3、切換信号Sn(ここに11は第5a図の谷ス
イッチの番号を示す)の好ましい論理式は次の通り、。
生する3、切換信号Sn(ここに11は第5a図の谷ス
イッチの番号を示す)の好ましい論理式は次の通り、。
S2o” CI、0CK(θCXR
822” ”’42=854二CLOCKS26 =
CLOCK(1) CXR828= 852=CLOC
K ここにCL OCKとCXRは前述の定義通り。
CLOCK(1) CXR828= 852=CLOC
K ここにCL OCKとCXRは前述の定義通り。
第5b図に第5a図のキャリヤ信号、クロック信号およ
び切換信号の間の好ましい関係の一例を示す。
び切換信号の間の好ましい関係の一例を示す。
前述した切換関数は互に重なり合わないようにし−C実
現J−るのが望ましい。閉にすべきスイッチの動作をす
でに閉になっているスイッチが開くまでまたせる。重な
り合わない関係を得るのに適した方法は、」二連した切
換信号を発生させ、各切換信号を対応するANDゲート
に送ることで7ちる。
現J−るのが望ましい。閉にすべきスイッチの動作をす
でに閉になっているスイッチが開くまでまたせる。重な
り合わない関係を得るのに適した方法は、」二連した切
換信号を発生させ、各切換信号を対応するANDゲート
に送ることで7ちる。
そして各ANDゲートの第2人力に前述したクロック信
号の2倍の周波数のクロックパルスをちえる。ついでA
NDゲートの出力信号を切換信号として対応するスイッ
チに与える。このようにすればクロック信号の%周期分
しか各スイッチは閉じないので重なり合わない切換関係
が得られる。
号の2倍の周波数のクロックパルスをちえる。ついでA
NDゲートの出力信号を切換信号として対応するスイッ
チに与える。このようにすればクロック信号の%周期分
しか各スイッチは閉じないので重なり合わない切換関係
が得られる。
上述した実施例ではキャリヤ信号として方形波を使用し
たが、正弦波キャリヤへの近似が必要な場合には、整形
手段により積分器12の利得を段階的に増減して変調が
正弦波の階状近イリで行なわれるようにする。すなわち
積分器12の利得はキA・ハシタ24の容量に直接比例
するから、このキャパシタと並列になるようないくつか
のキャパシタを順次切り換て導入することにより利得を
制御する。整形手段で使用されるキャパ/りの数により
正弦波への近似の程度が決まる。
たが、正弦波キャリヤへの近似が必要な場合には、整形
手段により積分器12の利得を段階的に増減して変調が
正弦波の階状近イリで行なわれるようにする。すなわち
積分器12の利得はキA・ハシタ24の容量に直接比例
するから、このキャパシタと並列になるようないくつか
のキャパシタを順次切り換て導入することにより利得を
制御する。整形手段で使用されるキャパ/りの数により
正弦波への近似の程度が決まる。
第6a図にキャパシタ24と並列にキャパシタとスイッ
チを接続する場合の一例を示す。この並列回路は上述し
たスインチト・キャパシタ回路のいずれにもイ月加する
ことかで゛きる。スイッチ56.58.60が開の場合
、積分器12の利得はスイノチト・キャパシタ回路10
6のキャパシタ24のみで定められる。まずスイッチ5
6を入れてキャパシタ62を導入し、以下、スイッチ5
8と60を順次閉にしてキャパシタ64と66を回路に
加える。次に逆の順序でスイッチ横にしてキャパシタを
順次、回路から切り離す。キャパシタ24.62.64
.66を容量比を1.000 : 1.848 ;1.
414:0.765にすればキャリヤ信号の第3.5.
7.9.11および13高調波成分およびその側波帯を
低域することができる。
チを接続する場合の一例を示す。この並列回路は上述し
たスインチト・キャパシタ回路のいずれにもイ月加する
ことかで゛きる。スイッチ56.58.60が開の場合
、積分器12の利得はスイノチト・キャパシタ回路10
6のキャパシタ24のみで定められる。まずスイッチ5
6を入れてキャパシタ62を導入し、以下、スイッチ5
8と60を順次閉にしてキャパシタ64と66を回路に
加える。次に逆の順序でスイッチ横にしてキャパシタを
順次、回路から切り離す。キャパシタ24.62.64
.66を容量比を1.000 : 1.848 ;1.
414:0.765にすればキャリヤ信号の第3.5.
7.9.11および13高調波成分およびその側波帯を
低域することができる。
第6b図に第6a図のスイッチ56.58.60用の切
換信号S56、S58、S6oのタイミングチャートを
示す。論理回路86でつくられるこれらの切換信号の好
ましい論理関係を表1の真理値表で示す。この表におい
て、F□はキャリヤ信号の論理レベル、F3、F4、F
8はそれぞれキャリヤ信号の2倍、4倍、8倍周波の信
号の論理レベルを示す。
換信号S56、S58、S6oのタイミングチャートを
示す。論理回路86でつくられるこれらの切換信号の好
ましい論理関係を表1の真理値表で示す。この表におい
て、F□はキャリヤ信号の論理レベル、F3、F4、F
8はそれぞれキャリヤ信号の2倍、4倍、8倍周波の信
号の論理レベルを示す。
表 ■
0000000
0001100
0010110
0011.111
0100111
0101110
0110100
0111000
1000000
1001100
1010110
1011111
1100111
1101110
1110100
1111000
第1図は変調装置のブロック図、第2a図は第1図のス
イッチト・キャパシタ回路の基本構成例を示す回路図、
第2b図は第2a図のスイッチの制御論理のタイミング
チャート、第3a図は第2a図のスイソテト・キャパシ
タ回路のもうひとつの構成例を示す回路図、第3b図は
第3a図のスイッチの制御論理のタイミングチャート、
第4a図は第1図のスイノチト・キャパシタ回路のもう
ひとつの構成例を示す回路図、第4b図は第4a図のス
イッチの制御論理のタイミングチャート、第5a図は第
1図のスイッチト・キャパシタ回路のさらに別の構成例
を示す回路図、第5b図は第5a図のスイッチの制御論
理のタイミングチャート、第6a図は第1図のスイッチ
ト・キャパシタ回路のさらに別の構成例を示す回路図、
第6b図は第6a図のスイッチの制御論理のタイミング
・チャートで゛ある。 8.82.83.84.85.86:論理回路12:積
分器 10.10” 、10代10へ105.106: ス
イッチト・キャパシタ回路24: 主キャパシタ 20.22.26.28.30.32ニスインチ62.
64.66:補助キャパシタ 56.58.60:補助スイッチ 特許出願人 レイカル−パーティツク・インコーポ
レーテノド(外1名) Fig 3b FigAb 手 続 補 正 書 昭和7L年 フ月70日 1、事件の表示 昭和9L年特許願第 7021’−7b 号2、発明
の名称 7’+ r −j−1−N−1\ ’、、’9
E 115−p、、亘ろ、補正をする者 事件との関係 特許出願人 住所 ス 肯 レイ力iし一ハーニA5り、・りフコ−1−
,−−テ、ト4、代理人 重囲(の、由り 、−入 目61)内で1:1tも)ユ
し)14−−
イッチト・キャパシタ回路の基本構成例を示す回路図、
第2b図は第2a図のスイッチの制御論理のタイミング
チャート、第3a図は第2a図のスイソテト・キャパシ
タ回路のもうひとつの構成例を示す回路図、第3b図は
第3a図のスイッチの制御論理のタイミングチャート、
第4a図は第1図のスイノチト・キャパシタ回路のもう
ひとつの構成例を示す回路図、第4b図は第4a図のス
イッチの制御論理のタイミングチャート、第5a図は第
1図のスイッチト・キャパシタ回路のさらに別の構成例
を示す回路図、第5b図は第5a図のスイッチの制御論
理のタイミングチャート、第6a図は第1図のスイッチ
ト・キャパシタ回路のさらに別の構成例を示す回路図、
第6b図は第6a図のスイッチの制御論理のタイミング
・チャートで゛ある。 8.82.83.84.85.86:論理回路12:積
分器 10.10” 、10代10へ105.106: ス
イッチト・キャパシタ回路24: 主キャパシタ 20.22.26.28.30.32ニスインチ62.
64.66:補助キャパシタ 56.58.60:補助スイッチ 特許出願人 レイカル−パーティツク・インコーポ
レーテノド(外1名) Fig 3b FigAb 手 続 補 正 書 昭和7L年 フ月70日 1、事件の表示 昭和9L年特許願第 7021’−7b 号2、発明
の名称 7’+ r −j−1−N−1\ ’、、’9
E 115−p、、亘ろ、補正をする者 事件との関係 特許出願人 住所 ス 肯 レイ力iし一ハーニA5り、・りフコ−1−
,−−テ、ト4、代理人 重囲(の、由り 、−入 目61)内で1:1tも)ユ
し)14−−
Claims (1)
- 【特許請求の範囲】 (1)変調信号でキャリヤ信号を変調して変調された信
号な形成するスイッチト・キャパシタ変調装置にお(・
て、 変調1言号が印加される第1人力と、複数のり換信号が
印加される第2人力と、ザンプル(−た変調信号を力え
る出力と、第1と第2の電極を有する主キャパシティブ
手段と、切換信号に応答して前記第1と第2電極を前記
入力と出力に接続する複数の2進スイツチを含むスイッ
チング手段、 キャリヤ信号、16よびこのキャリヤ信号の少なくとも
4倍の周波数を有するクロック信号に応答して前記切換
信号を発生する論理手段、および 前記ザンゾルした変調信号に応答して変調された信号を
−匂える積分手段と、 から成ることを特徴どするスイノチト・ギャパシタ変調
装置。 (2、特許請求の範囲第1項の変調装置に1.9いて、
前記複数の2進スイツチは少なくとも第1、第2、第3
および第4のスイッチを乱み、前記第1電極は第1スイ
ツチを介して前記第1人力に接続され、第2スイツチを
斤して共通グランドに接続され、前記第2電極は第3ス
イツチを介して前記出力に接@され、第4スインチを斤
して共通グランドに接続されて(・ること。 (3)特許請求の範囲第2項の変調装置において、前記
論理手段はキャリヤ信号の第1の半サイクルにおいて、 クロック信号−ソつ一方の半周期では前記第1と第4ス
イツチを閉とし前記第2と第3スイツチを開とする切換
信号を発生ずることにより^1j記主キャパシティブ手
段が変、1.81商号で充電されるようにするとともに
、クロック信号の残りの半周期では前記第1と第4スイ
ツチを開どし前記第2と第3スイツチを閉とする切換伯
萼を発生することにより前記主キャパシティブ手段が放
電されるようにしたこと。 (4)特許請求の範囲第3項の変調装置において、前記
論理手段はキャリヤ信号の河2の半サイクルにおいて、
クロック信号の一方の半周期では前記第1と第3スイツ
チを閉とし前記第2と第4スイツチを開とする切換信号
を発生ずることにより前記主キャパシティブ手段が変調
信号で充電されるようにするとともに、クロック信号の
残りの半周間では前記第1と第3スイツチを開とし前記
第2と第4スイツチを閉とする切換信号を発生ずること
により前記主キャパシティブ手段が放電されるようにし
たこと。 (5)特許請求の範囲第4項の変調装置において、入力
と出力を有する演算増幅器第5スイツチ、および蓄積キ
ャパシティブ手段から成る遅延手段を設け、演算増幅器
の入力は第5スインチを介して前記第1人力に接就し、
演算増幅器の出力は前記第1スインチに接続し、蓄積キ
ャパシティブ手段は演算増幅器の入力と共通グランド間
)(挿入1.、第5スイツチを第4スイツチと同一の切
換信号により制御するようにしたとと。 (6)特許請求の範囲第3項の変調装置dにおいて、前
記スイッチング手段は前述した以外の切換信号Sに応答
して前記累1人力を前記第2電極に接続する第5スイ7
チを含み、前記論理手段はキャリヤ信号の前記第1の半
サイクルにおいてこの第5スイツチを開にする前記切換
信号Sを発生すること、さらに前記論理手段はキャリヤ
信号の前記第2の半サイクルにおいて、前記第2スイツ
チを閉とし前記第1と第4スインチを開としておきクロ
ック信号の第1の半周間では第5スイツチを閉とし第3
スイツチを開にして前記キャパシイテイブ手段を変調信
号で充電させるがクロック信号の第2の半周期では第5
スイツチを開とし第3スイツチを閉にして前記キャパシ
イティプ手段を放電させろ切換信号を発生ずること。 (7)特許請求の範囲第3項の変調装置において、前記
スイッチング手段は前述した以外の切換信号S′に応答
して前記出力を前記第1電極に接続する第5スイツチを
含み、前記論理手段はキャリヤ信号の前記第1の半サイ
クルにおいてこの第52インチを開にする前記切換信号
S′を発生すること、さらに前記論理手段はキャリヤ信
号の第2の半サイクルにおいて、前記第4スイツチを閉
とし前記第2と第3スイツチを開にしておきクロック信
号の第1の半周期では第1スイツチを閉とし第5スイツ
チを開にして前記キャハステイブ手段を変調信号で充電
させるがクロック信号の第2の半周期では第1スイツチ
を開とし第5スイツチを閉にして前記キャパシイテイブ
手段を放電させる切換信号を発生すること。 (8)特許請求の範囲第5項、第6項または第7項の変
調装置において、前記スイッチング手段はサラに複数の
補助キャパシイテイブ手段および補助切換信号に応答す
る複数の補助スイッチから成る整形手段を含み、各補助
キャパシイテイプ手段は対応する補助スイッチを介して
前記主キャパシティブ手段の両端に接続されており、前
記論理手段はキャリヤ信号の整数倍の周波数で前記補助
スイッチを動作する前記補助切換信号を発生すること。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10217681A JPS587903A (ja) | 1981-06-30 | 1981-06-30 | スイッチト・キャパシタ変調装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10217681A JPS587903A (ja) | 1981-06-30 | 1981-06-30 | スイッチト・キャパシタ変調装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS587903A true JPS587903A (ja) | 1983-01-17 |
JPS6118368B2 JPS6118368B2 (ja) | 1986-05-12 |
Family
ID=14320370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10217681A Granted JPS587903A (ja) | 1981-06-30 | 1981-06-30 | スイッチト・キャパシタ変調装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS587903A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59181708A (ja) * | 1983-03-22 | 1984-10-16 | ジ−メンス・アクチエンゲゼルシヤフト | スイツチ付コンデンサ−フイルタとして構成された変調回路 |
-
1981
- 1981-06-30 JP JP10217681A patent/JPS587903A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59181708A (ja) * | 1983-03-22 | 1984-10-16 | ジ−メンス・アクチエンゲゼルシヤフト | スイツチ付コンデンサ−フイルタとして構成された変調回路 |
JPH0462203B2 (ja) * | 1983-03-22 | 1992-10-05 | Siemens Ag |
Also Published As
Publication number | Publication date |
---|---|
JPS6118368B2 (ja) | 1986-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3819953A (en) | Differential bucket-brigade circuit | |
Choi et al. | High-frequency CMOS switched-capacitor filters for communications application | |
US4543534A (en) | Offset compensated switched capacitor circuits | |
EP0060026B1 (en) | Gain stage with operational amplifier and switched capacitor resistor equivalent circuit | |
US4504803A (en) | Switched capacitor AM modulator/demodulator | |
US5220286A (en) | Single ended to fully differential converters | |
US3810031A (en) | Integrated amplifying device having low drift and method of compensating for the drift of an amplifying device | |
US10686406B2 (en) | Method and apparatus for mixing signals | |
US4458216A (en) | Switched-capacitor modulator for quadrature modulation | |
JPS61500144A (ja) | スイツチト・キヤパシタ回路 | |
Fettweis et al. | MOS switched-capacitor filters using voltage inverter switches | |
US8736361B2 (en) | High-pass coupling circuit | |
RU2144213C1 (ru) | Схема интегратора с частотной модуляцией | |
US4123722A (en) | Operational amplifier decoupling circuit | |
KR940000944B1 (ko) | D/a변환기 | |
US4507625A (en) | Switched capacitor AM modulator/demodulator | |
JPH0336328B2 (ja) | ||
JPS587903A (ja) | スイッチト・キャパシタ変調装置 | |
US4698596A (en) | Switched capacitor switching | |
JP3483565B2 (ja) | 複数の入力信号を積分する方法および装置 | |
Tsividis | Externally linear integrators | |
US6211705B1 (en) | Timed bistable circuit for high frequency applications | |
US4743872A (en) | Switched capacitor circuit | |
CA1162996A (en) | Switched-capacitor floating-inductor simulation circuit | |
Himmelbauer et al. | Log-domain circuits in subthreshold MOS |