JPS586080A - トランジスタ・インバ−タのベ−スドライバ回路 - Google Patents
トランジスタ・インバ−タのベ−スドライバ回路Info
- Publication number
- JPS586080A JPS586080A JP56103620A JP10362081A JPS586080A JP S586080 A JPS586080 A JP S586080A JP 56103620 A JP56103620 A JP 56103620A JP 10362081 A JP10362081 A JP 10362081A JP S586080 A JPS586080 A JP S586080A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- inverter
- turned
- voltage source
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はトランジスタ・インバータのペースドライバ
回路に関し、トランジスタ９インバータのペースドライ
ブ動作を安定して行わせることのできるトランジスタ９
インバータのペースドライバ回路を提供することを目的
とするものである。
回路に関し、トランジスタ９インバータのペースドライ
ブ動作を安定して行わせることのできるトランジスタ９
インバータのペースドライバ回路を提供することを目的
とするものである。
この発明の一実施例ｔ−第１図ないし第３図に示す。す
なわち、このトランジスタ９インバータのペースドライ
バ回路は、第１．第２の直流電圧源ｖ 、ｖ を直列接
続するとともに２つのｄｆｉｌ［ＤＩ Ｄ２ 電源ｖ 、■ の接続中点ｎｔ−インバータ・トラＤｉ
Ｄ２ ンジスタＴｒ０のエミッタ側に接続した直列電源回路ｖ
Ｄと、この直列電源回路ＶＤの両端子間に直列接続さｎ
互いの接続中点ｎ’ｔインバータ・トランジスタＴｒ□
のペース９１１に接続した第１．第２のトランジスタＴ
ｒ１１ Ｔｒ２と、外部制御回路（図示せず）から前記
インバータ・トランジスタＴｒ□のスイッチング用制御
信号を受は所定゛のスイッチングサイタルでオン・オフ
動作するホトカプラＰＣと、前記第１の直流電圧源ｖＤ
工の両端子間に接続され前記ホトカプラＰＣに応動して
オン・オフ動作する第３のトランジスタＴｒ３と、前記
第３のトランジスタＴｒ３のオン動作に応動して＠紀＃
！】のトランジスタＴｒｌｔ−オン駆動する第４のトラ
ンジスタＴｒ ４と、前記＠３のトランジスタＴｒ ３
のオン動作に応動して前記第２のトランジスタＴｒ２Ｙ
ｒオフ駆ａする第５のトランジスタＴｒ ５とを備え、
前記１ｇ３のトランジスタＴｒ３のオン動作で第１のト
ランジスタＴｒ ｆオン、第２のトランジスタＴｒ２
ｔ−オフ駆動してインバータートランジスタＴｒ□の
ペースＯエミッタ間に第１の直流電圧源ｖＤｌ會印加し
、前記Ｉｓ３のトランジスタＴｒ３のオフ動作で第１の
トランジスタＴｒ をオフ、第２のトランジスタＴｒ
ｚをオン駆動してインバータ・トランジスタＴｒ ｏの
ペース・エミッタ間に前記ＩＩｆＪ１の直流電圧源ｖＤ
□と逆極性の第２の直流電圧源ＶＤ２を印加することに
よシ、インバータ・トランジスタＴｒｏ ｔ−オン・オ
フ駆動するようにしたものである。
なわち、このトランジスタ９インバータのペースドライ
バ回路は、第１．第２の直流電圧源ｖ 、ｖ を直列接
続するとともに２つのｄｆｉｌ［ＤＩ Ｄ２ 電源ｖ 、■ の接続中点ｎｔ−インバータ・トラＤｉ
Ｄ２ ンジスタＴｒ０のエミッタ側に接続した直列電源回路ｖ
Ｄと、この直列電源回路ＶＤの両端子間に直列接続さｎ
互いの接続中点ｎ’ｔインバータ・トランジスタＴｒ□
のペース９１１に接続した第１．第２のトランジスタＴ
ｒ１１ Ｔｒ２と、外部制御回路（図示せず）から前記
インバータ・トランジスタＴｒ□のスイッチング用制御
信号を受は所定゛のスイッチングサイタルでオン・オフ
動作するホトカプラＰＣと、前記第１の直流電圧源ｖＤ
工の両端子間に接続され前記ホトカプラＰＣに応動して
オン・オフ動作する第３のトランジスタＴｒ３と、前記
第３のトランジスタＴｒ３のオン動作に応動して＠紀＃
！】のトランジスタＴｒｌｔ−オン駆動する第４のトラ
ンジスタＴｒ ４と、前記＠３のトランジスタＴｒ ３
のオン動作に応動して前記第２のトランジスタＴｒ２Ｙ
ｒオフ駆ａする第５のトランジスタＴｒ ５とを備え、
前記１ｇ３のトランジスタＴｒ３のオン動作で第１のト
ランジスタＴｒ ｆオン、第２のトランジスタＴｒ２
ｔ−オフ駆動してインバータートランジスタＴｒ□の
ペースＯエミッタ間に第１の直流電圧源ｖＤｌ會印加し
、前記Ｉｓ３のトランジスタＴｒ３のオフ動作で第１の
トランジスタＴｒ をオフ、第２のトランジスタＴｒ
ｚをオン駆動してインバータ・トランジスタＴｒ ｏの
ペース・エミッタ間に前記ＩＩｆＪ１の直流電圧源ｖＤ
□と逆極性の第２の直流電圧源ＶＤ２を印加することに
よシ、インバータ・トランジスタＴｒｏ ｔ−オン・オ
フ駆動するようにしたものである。
第３のトランジスタＴｒｓのオン動作に応動して第２の
トランジス、りＴｒ ２をオフ駆動する前記第５のトラ
ンジスタＴｒ と前記第３のトランジスタＴｒ ３と
は、同じく第１の直ｆｔ１！を電源ｖＤ工の両端子間に
接続された第６のトランジスタＴｒ６に介して接続さｎ
、）ランジスタＴｒ、ｌＳがオン、トランジスタＴｒ
６がオフ、トランジスタＴｒ５がオフ、トランジスタＴ
ｒ ２がオフという信号伝達動作か行われるようにして
いる。
トランジス、りＴｒ ２をオフ駆動する前記第５のトラ
ンジスタＴｒ と前記第３のトランジスタＴｒ ３と
は、同じく第１の直ｆｔ１！を電源ｖＤ工の両端子間に
接続された第６のトランジスタＴｒ６に介して接続さｎ
、）ランジスタＴｒ、ｌＳがオン、トランジスタＴｒ
６がオフ、トランジスタＴｒ５がオフ、トランジスタＴ
ｒ ２がオフという信号伝達動作か行われるようにして
いる。
前記トランジスタ゛Ｔｒ工ｅ Ｔｒ２ ｅ Ｔｒ３ ｔ
Ｔｒ６はＮＰＮタイグ、トランジスタＴｒ ＊ Ｔ
ｒ、 ＋ Ｔｒ７はＰＮＰりイブである。
Ｔｒ６はＮＰＮタイグ、トランジスタＴｒ ＊ Ｔ
ｒ、 ＋ Ｔｒ７はＰＮＰりイブである。
ダイオードＤよｅＤ２は、＠３のトランジスタＴｒ ３
のオン動作に応動してオフ動作する＠６のトランジスタ
Ｔｒ （このトランジスタＴｒ６ ｅ：ｊ第５のトラ
ンジスタＴｒ５ｆ 介して＠２のトランジスタＴｒ２１
にオン・オフ制御する）と、１１Ｊ３のトランジスタＴ
ｒ３のオフ動作に応動して逆にオン動作する１ｇ４０ト
ランジスタＴｒ４との動作が相互に干渉し合わないよう
にこｎを分離するためのものである。
のオン動作に応動してオフ動作する＠６のトランジスタ
Ｔｒ （このトランジスタＴｒ６ ｅ：ｊ第５のトラ
ンジスタＴｒ５ｆ 介して＠２のトランジスタＴｒ２１
にオン・オフ制御する）と、１１Ｊ３のトランジスタＴ
ｒ３のオフ動作に応動して逆にオン動作する１ｇ４０ト
ランジスタＴｒ４との動作が相互に干渉し合わないよう
にこｎを分離するためのものである。
ホトカプラＰＣのホトトランジスタＴｒＰに直列接続し
た第７のトランジスタＴ ｒ ７およびこのトランジス
タＴ ｒ ７のバイアスを与えるツェナダイオードＺＤ
などからなる回路ハ、トランジスタ・インバータの動作
中に停電が発生したとき、ペースドライバ回路を流れる
電流がゆるやかに減少して回路内のトランジスタｔ−２
次破壊域で便用してしまつといった不都合を回避するた
めの保護回路であり、次のように動作する。
た第７のトランジスタＴ ｒ ７およびこのトランジス
タＴ ｒ ７のバイアスを与えるツェナダイオードＺＤ
などからなる回路ハ、トランジスタ・インバータの動作
中に停電が発生したとき、ペースドライバ回路を流れる
電流がゆるやかに減少して回路内のトランジスタｔ−２
次破壊域で便用してしまつといった不都合を回避するた
めの保護回路であり、次のように動作する。
第１の直流電圧源ＶＤ□が正常のとき、ツェナダイオー
ドＺＤにはツェナ電圧が印加されてトランジスタＴｒ７
ｔオン駆動し、ホトカプラＰＣへの外部制御回路からの
入力制御信号をこのトランジスタ・インバータのペース
ドライバ回路の＠３０トランジスタＴｒ３以下のトラン
ジスタＴｒ４ ｅ Ｔｒ５ｅＴｒ、Ｔｒ□＊ Ｔｒ２か
らなる増幅段に伝達するが、停電が発生して第１のｌＮ
、流電電源ｖＤｌの電圧レベルがゆるやかに減少しはじ
めると、ツェナダイオードＺＤに逆方向電流が流れなく
なり、ただちに＠７のトランジスタＴｒ７ ｆオフし、
ホトカプラＰＣへの外部制御１ｉ１回路からの入力信号
をこのトランジスタ・インバータのペースドライバ回路
の増幅段に伝達するのを阻止して、回路内のトランジス
タが２次破壊域で使用されるのを回避する。
ドＺＤにはツェナ電圧が印加されてトランジスタＴｒ７
ｔオン駆動し、ホトカプラＰＣへの外部制御回路からの
入力制御信号をこのトランジスタ・インバータのペース
ドライバ回路の＠３０トランジスタＴｒ３以下のトラン
ジスタＴｒ４ ｅ Ｔｒ５ｅＴｒ、Ｔｒ□＊ Ｔｒ２か
らなる増幅段に伝達するが、停電が発生して第１のｌＮ
、流電電源ｖＤｌの電圧レベルがゆるやかに減少しはじ
めると、ツェナダイオードＺＤに逆方向電流が流れなく
なり、ただちに＠７のトランジスタＴｒ７ ｆオフし、
ホトカプラＰＣへの外部制御１ｉ１回路からの入力信号
をこのトランジスタ・インバータのペースドライバ回路
の増幅段に伝達するのを阻止して、回路内のトランジス
タが２次破壊域で使用されるのを回避する。
このように構成し友次め、外部制御回路からの制御信号
を受けてオン・オフ動作するホトカプラＰＣに応動して
、第１のトランジスタＴｒ工がオンで第２のトランジス
タＴｒ２がオフ、第１のトランジスタＴｒ がオフで
第２のトランジスタＴｒ ２が第ンの２つの状態の繰り
返し動作が行われ、トランジスタＴｒ がオン、トラ
ンジスタＴｒ２がオフの状態でｄ、）ランジスタＴｒニ
ー Ｔｒ２ｆスイ・ｙテテ示、す第２図のようにインバ
ータ・トランジスタＴｒ 。
を受けてオン・オフ動作するホトカプラＰＣに応動して
、第１のトランジスタＴｒ工がオンで第２のトランジス
タＴｒ２がオフ、第１のトランジスタＴｒ がオフで
第２のトランジスタＴｒ ２が第ンの２つの状態の繰り
返し動作が行われ、トランジスタＴｒ がオン、トラ
ンジスタＴｒ２がオフの状態でｄ、）ランジスタＴｒニ
ー Ｔｒ２ｆスイ・ｙテテ示、す第２図のようにインバ
ータ・トランジスタＴｒ 。
のベース・エミッタ間に第１のｌ！ｉ［Ｉ５Ｉ電圧源Ｖ
Ｄ□が印加されてインバータ・トランジスタＴｒｏ ｔ
−オン駆動し、トランジスタＴｒｘがオフ、トランジス
タＴｒ ２がオンの逆の状態では、第３図のようにイン
バータ・トランジスタＴｒｏのベース・エミッタ間に第
２の直ｆｉ電圧源Ｖつ、による逆バイアスが印加されて
インバータートランジスタＴｒｏ ’に確実にオフ状態
にし、インバータ・トランジスタＴｒ のオシ・オフ
駆動を確実に行わせることができ１１周囲の温度その他
の条件、定数等に変化が生じた場合でも作動を不安定に
することがなく、回路の信頼性の同上をはかることがで
きる。
Ｄ□が印加されてインバータ・トランジスタＴｒｏ ｔ
−オン駆動し、トランジスタＴｒｘがオフ、トランジス
タＴｒ ２がオンの逆の状態では、第３図のようにイン
バータ・トランジスタＴｒｏのベース・エミッタ間に第
２の直ｆｉ電圧源Ｖつ、による逆バイアスが印加されて
インバータートランジスタＴｒｏ ’に確実にオフ状態
にし、インバータ・トランジスタＴｒ のオシ・オフ
駆動を確実に行わせることができ１１周囲の温度その他
の条件、定数等に変化が生じた場合でも作動を不安定に
することがなく、回路の信頼性の同上をはかることがで
きる。
この発明の他の実施例を第４図に示す。すなわち、この
トランジスタ・インバータのベースドライバ回路は、前
記実施例において＠３のトランジスタＴｒ３の出力を１
ｇ５のトランジスタＴｒ ５に伝達するのにダイオード
Ｄ１ ｅ Ｄ２と第６のトランジスタＴｒ ａとからな
る回路を介装したものに替えて、直列電源回路ＶＤの両
端子間に接続したトランジスタＴ’ｒａ 、 Ｔｒｓ
（Ｔ′ｒ６はＰＮＰタイプ、ＴｒｓはＮＰＮタイプ）の
直列回路で構成したものであり、トランジスタＴｒ３の
オン動作により、トランジスタＴ８−６がオン（トラン
ジスタＴｒ ｓは常時オン）して第５のトランジスタＴ
ｒ５ｔ−オフし、そｎによって＠２のトランジスタＴｒ
２をオフ駆動するもので６９、第３のトランジスタＴ
ｒ ３のオン動作に応動して、第４のトランジスタＴｒ
４ｆ介し第１のトランジスタＴｒ ｌをオン駆動する構
成は前記実施例と同様である。
トランジスタ・インバータのベースドライバ回路は、前
記実施例において＠３のトランジスタＴｒ３の出力を１
ｇ５のトランジスタＴｒ ５に伝達するのにダイオード
Ｄ１ ｅ Ｄ２と第６のトランジスタＴｒ ａとからな
る回路を介装したものに替えて、直列電源回路ＶＤの両
端子間に接続したトランジスタＴ’ｒａ 、 Ｔｒｓ
（Ｔ′ｒ６はＰＮＰタイプ、ＴｒｓはＮＰＮタイプ）の
直列回路で構成したものであり、トランジスタＴｒ３の
オン動作により、トランジスタＴ８−６がオン（トラン
ジスタＴｒ ｓは常時オン）して第５のトランジスタＴ
ｒ５ｔ−オフし、そｎによって＠２のトランジスタＴｒ
２をオフ駆動するもので６９、第３のトランジスタＴ
ｒ ３のオン動作に応動して、第４のトランジスタＴｒ
４ｆ介し第１のトランジスタＴｒ ｌをオン駆動する構
成は前記実施例と同様である。
そして、前記トラン外スタＴｒ８は、第２の直流電圧源
ｖＤ２によりインバータ・トランジスタＴｒ。
ｖＤ２によりインバータ・トランジスタＴｒ。
のベース・エミッタ間に逆バイアスが印加される＠３図
の状態、すなわち前記第５のトランジスタＴｒ ５がオ
ンとなる（このとき第１のトランジスタＴｒ工はオフで
１！２のトランジスタＴｒ２ｉｊオンン状態で、回路故
障などにより前記第２の直流電圧源ｖＤ２の供給が停止
したとき、１紀＠５のトランジスタＴｒ ５を経て流入
するｖ！ＬｔＩＩｔによって前記直流電圧源ｖＤ２の平
滑用コンデンサｃ２がこの直流電圧源ｖＤ２と逆の電位
に充電されることがないように、前記［流の流入経路１
ｒ：遮断する友めのものである。
の状態、すなわち前記第５のトランジスタＴｒ ５がオ
ンとなる（このとき第１のトランジスタＴｒ工はオフで
１！２のトランジスタＴｒ２ｉｊオンン状態で、回路故
障などにより前記第２の直流電圧源ｖＤ２の供給が停止
したとき、１紀＠５のトランジスタＴｒ ５を経て流入
するｖ！ＬｔＩＩｔによって前記直流電圧源ｖＤ２の平
滑用コンデンサｃ２がこの直流電圧源ｖＤ２と逆の電位
に充電されることがないように、前記［流の流入経路１
ｒ：遮断する友めのものである。
そのほかの構成ならびに動作は前記実施例と同様である
。
。
このように、第３のトランジスタＴｒ３のオン・オフ信
号を第２のトランジスタＴｒ ２へ伝達スるのに、直列
電源回路ＶＤの両端子間に直列接続し次２つのトランジ
スタ蒼。、ＴｒＢ ｆ介して行うようにした友め、第３
のトランジスタＴｒ ３のオン・オフ信号を第１のトラ
ンジスタＴｒ工に伝達する＠４のトランジスタＴｒ
と前記トランジスタＴｒ ａとの分離を確実なものとす
ることができ、トランジスタ・インバータのベースドラ
イブを安定した動作で行わせることができる。
号を第２のトランジスタＴｒ ２へ伝達スるのに、直列
電源回路ＶＤの両端子間に直列接続し次２つのトランジ
スタ蒼。、ＴｒＢ ｆ介して行うようにした友め、第３
のトランジスタＴｒ ３のオン・オフ信号を第１のトラ
ンジスタＴｒ工に伝達する＠４のトランジスタＴｒ
と前記トランジスタＴｒ ａとの分離を確実なものとす
ることができ、トランジスタ・インバータのベースドラ
イブを安定した動作で行わせることができる。
さらに、トランジスタＴｒ ｓの存在により、第２のＩ
ｊｉ流電圧源電源２の供給が停止した場合でも、直流電
圧源ｖＤ２の平滑用コンデンサＣ３にトランジスタＴｒ
５ｆ介して流入する電流によって逆電位が充電されるの
を確実に阻止することができ、一層信頼性の高い動作を
行わせることができる。
ｊｉ流電圧源電源２の供給が停止した場合でも、直流電
圧源ｖＤ２の平滑用コンデンサＣ３にトランジスタＴｒ
５ｆ介して流入する電流によって逆電位が充電されるの
を確実に阻止することができ、一層信頼性の高い動作を
行わせることができる。
以上のように、この発明のトランジスタ・インバータの
ペースドライバ回路は、第１ｅ 第２ ｖ＞ 直流電圧
源ｊ！ｉ−直列接続するとともにこの２つの直流電圧源
の接続中点をインバータ・トランジスタのエミッタ側に
接続した直列電源回路と、この直列電源回路の両端子間
に直列接続され互いの接続中点をインバータ・トランジ
スタのベース側に接続した第１．第２のトランジスタと
、前記第１の直流璽、電源の両端子間に接続さｎ外部制
＃回路から入力される制御信号に応動してオン・オフ動
作する第３のトランジスタと、前記第３のトランジスタ
のオン動作に応動して前記第１のトランジスタをオン駆
動する１４のトランジスタと、前１Ｂ第３のトランジス
タのオン動作に応動して前記第２のトランジスタをオフ
駆動する第５のトランジスタとを備え、前記ＩＪｌ、３
のトランジスタのオン動作で＠１のトランジスタをオン
、第２のトランジスタをオフ駆動してインバータ・トラ
ンジスタのベース・エミッタ間に第１の直流電圧源を印
加し、前記第３のトランジスタのオフ動作で第１のトラ
ンジスタをオフ、第２のトランジスタをオン駆動してイ
ンバータ・トランジスタのペース０エミ、り間に前記第
１の直流電圧源と逆極性の＠２の直流電圧源を印加する
ことにより、インバータ・トランジスタをオン・オフ駆
動するようにしたものである友め、周囲の温度その他の
条件に変動がある場合でもトランジスタ・インバータの
ペースドライブ動作を安定して行わせることができると
いう効果を有する。
ペースドライバ回路は、第１ｅ 第２ ｖ＞ 直流電圧
源ｊ！ｉ−直列接続するとともにこの２つの直流電圧源
の接続中点をインバータ・トランジスタのエミッタ側に
接続した直列電源回路と、この直列電源回路の両端子間
に直列接続され互いの接続中点をインバータ・トランジ
スタのベース側に接続した第１．第２のトランジスタと
、前記第１の直流璽、電源の両端子間に接続さｎ外部制
＃回路から入力される制御信号に応動してオン・オフ動
作する第３のトランジスタと、前記第３のトランジスタ
のオン動作に応動して前記第１のトランジスタをオン駆
動する１４のトランジスタと、前１Ｂ第３のトランジス
タのオン動作に応動して前記第２のトランジスタをオフ
駆動する第５のトランジスタとを備え、前記ＩＪｌ、３
のトランジスタのオン動作で＠１のトランジスタをオン
、第２のトランジスタをオフ駆動してインバータ・トラ
ンジスタのベース・エミッタ間に第１の直流電圧源を印
加し、前記第３のトランジスタのオフ動作で第１のトラ
ンジスタをオフ、第２のトランジスタをオン駆動してイ
ンバータ・トランジスタのペース０エミ、り間に前記第
１の直流電圧源と逆極性の＠２の直流電圧源を印加する
ことにより、インバータ・トランジスタをオン・オフ駆
動するようにしたものである友め、周囲の温度その他の
条件に変動がある場合でもトランジスタ・インバータの
ペースドライブ動作を安定して行わせることができると
いう効果を有する。
＠１図はこの発明の一寮施例を示す回路図、第２図およ
び第３図はそれぞれその動作を示す概略回路図、第４図
はこの発明の他の実施例を示す回路図である。 ＶＤ・・・直列電源回路、ｖＤよ・・・直流電圧源（第
１）、ＶＤ２・・・直流電圧源（第２ ） 、Ｔｒｏ・
・・インバータ・トランジスタ、Ｔｒ工・・・トランジ
スタ（第１ ） 、Ｔｒ２・・・トランジスタ（第２
） ｓ Ｔｒ３・・・トランジスタ（＠３）、Ｔｒ４・
・・トランジスタ（第４）、Ｔｒ５・・・トランジスタ
（第５ ＞ 、Ｔｒａ・・・トランジスタ（第６）、Ｄ
ｌｌＤ、・・・ダイオード、ＰＣ・・・ホトカプラ、竹
。。 Ｔｒｓ・・・トランジスタ 第１図 〕 第２図 第３図 第４図
び第３図はそれぞれその動作を示す概略回路図、第４図
はこの発明の他の実施例を示す回路図である。 ＶＤ・・・直列電源回路、ｖＤよ・・・直流電圧源（第
１）、ＶＤ２・・・直流電圧源（第２ ） 、Ｔｒｏ・
・・インバータ・トランジスタ、Ｔｒ工・・・トランジ
スタ（第１ ） 、Ｔｒ２・・・トランジスタ（第２
） ｓ Ｔｒ３・・・トランジスタ（＠３）、Ｔｒ４・
・・トランジスタ（第４）、Ｔｒ５・・・トランジスタ
（第５ ＞ 、Ｔｒａ・・・トランジスタ（第６）、Ｄ
ｌｌＤ、・・・ダイオード、ＰＣ・・・ホトカプラ、竹
。。 Ｔｒｓ・・・トランジスタ 第１図 〕 第２図 第３図 第４図
Claims (1)
- 第１．＠２の直流電圧源を直列接続するとともにこの２
つの直流電圧源の接続中点をインバータ・トランジスタ
のエミッタ偶に接続した直列電源回路と、この直列電源
回路の両端子間に直列！＆験され互いの接続中点をイン
バータ・トランジスタのベース倶１に接続した第１．第
２のトランジスタと、前記第１の直流電圧源の両端子間
に接続され外部制御回路から入力される制御信号に応動
してオン・オフ動作する第３のトランジスタト、前記第
３のトランジスタのオン動作に応動して前記第１のトラ
ンジスタをオン駆動する！！４のトランジスタと、前記
第３のトランジスタのオン動作に応動して前記第２のト
ランジスタをオフ駆動する第５のトランジスタとを備え
、前記第３のトランジスタのオン動作で第１のトランジ
スタをオン、Ｉ！２のトランジスタをオフ駆動してイン
バータ・トランジスタのペース・エミッタ間に第１の直
流電圧＃を印加し、前記第３のトランジスタのオフ動作
で第１のトランジスタをオフ、第２のトランジスタをオ
ン駆動してインバータ・トランジスタのペース・エミッ
タ間に前記Ｍｌの直流電圧源と逆極性の第２の直流電圧
源を印加することにより、インバータＯトランジスタを
オン・オフ駆動するようにしたことを特徴とするトラン
ジスタ・インバータのペースドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56103620A JPS586080A (ja) | 1981-06-30 | 1981-06-30 | トランジスタ・インバ−タのベ−スドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56103620A JPS586080A (ja) | 1981-06-30 | 1981-06-30 | トランジスタ・インバ−タのベ−スドライバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS586080A true JPS586080A (ja) | 1983-01-13 |
| JPH0159838B2 JPH0159838B2 (ja) | 1989-12-19 |
Family
ID=14358806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56103620A Granted JPS586080A (ja) | 1981-06-30 | 1981-06-30 | トランジスタ・インバ−タのベ−スドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS586080A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020773A (ja) * | 1983-07-12 | 1985-02-02 | Matsushita Electric Ind Co Ltd | パワ−トランジスタのベ−スドライバ−回路 |
| US4992924A (en) * | 1988-11-22 | 1991-02-12 | Telemecanique | Drive circuit for a power transistor |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148435U (ja) * | 1989-05-18 | 1990-12-17 | ||
| JP2532669Y2 (ja) * | 1990-10-31 | 1997-04-16 | シャープ株式会社 | 加熱調理器用重量検出装置 |
-
1981
- 1981-06-30 JP JP56103620A patent/JPS586080A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020773A (ja) * | 1983-07-12 | 1985-02-02 | Matsushita Electric Ind Co Ltd | パワ−トランジスタのベ−スドライバ−回路 |
| US4992924A (en) * | 1988-11-22 | 1991-02-12 | Telemecanique | Drive circuit for a power transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0159838B2 (ja) | 1989-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0250947A3 (en) | Bimos logic gate | |
| US4560921A (en) | Comparator circuit with built in reference | |
| JPS586080A (ja) | トランジスタ・インバ−タのベ−スドライバ回路 | |
| US5534769A (en) | Synchronous rectifying circuit | |
| JPS6181229U (ja) | ||
| JPS63272222A (ja) | プリドライブ回路 | |
| JPH0457241B2 (ja) | ||
| CN220692995U (zh) | 一种h桥互斥驱动电路 | |
| JPS6024020Y2 (ja) | 直流２線式近接スイッチ | |
| CN200997573Y (zh) | 半桥式驱动装置 | |
| JPS6365122U (ja) | ||
| JPH0530181Y2 (ja) | ||
| JPH0510553Y2 (ja) | ||
| JPH0747745Y2 (ja) | ウィンド・コンパレータ | |
| JPS5813024A (ja) | 電子機器の出力回路 | |
| JPS6029008A (ja) | パルス増幅回路 | |
| CN101212189A (zh) | 半桥式驱动装置 | |
| JPS635435Y2 (ja) | ||
| JPS59133732A (ja) | 光電変換素子を用いたトランジスタドライブ回路 | |
| JPS61103916U (ja) | ||
| JPS61136615U (ja) | ||
| JPS6027224A (ja) | Ｆｅｔのドライブ回路 | |
| JPS62104311A (ja) | スイツチ回路 | |
| JPH0175875U (ja) | ||
| JPS6051785U (ja) | スイッチングレギュレ−タのドライブ回路 |