[go: up one dir, main page]

JPS5860352A - Display output system - Google Patents

Display output system

Info

Publication number
JPS5860352A
JPS5860352A JP56158487A JP15848781A JPS5860352A JP S5860352 A JPS5860352 A JP S5860352A JP 56158487 A JP56158487 A JP 56158487A JP 15848781 A JP15848781 A JP 15848781A JP S5860352 A JPS5860352 A JP S5860352A
Authority
JP
Japan
Prior art keywords
display
data
output
input
output device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56158487A
Other languages
Japanese (ja)
Inventor
Takeo Toda
武男 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56158487A priority Critical patent/JPS5860352A/en
Publication of JPS5860352A publication Critical patent/JPS5860352A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To reduce the load of a master electronic computer by outputting a prearranged address from a display output side to a display information storage part in a master memory and reading out display data in accordance with a direct memory access system. CONSTITUTION:When a data address in a master memory 13 is inputted together with a ready signal to an I/O part 15 in a master electronic computer 1A, one set of data in the main memory 13 which are specified by said data address through a direct memory access controller 14 and the I/O part 15 are outputted to the I/O part 15. Since necessary display data on the memory 13 are inputted to a display output device 2A by a controller 22A, addresses in which data are stored are successively outputted from an output device 24 together with ready signals. Consequently the device 2A can input necessary data successively from an input device 21A at the timing generated from itself without processing by a CPU 12. The input data are displayed on display units 31-3n in a supervisory board 3 through display unit driving output devices (23-1)-(23-n).

Description

【発明の詳細な説明】 本発明は主電子計算機よル表示情報を出力表示させるた
めの表示出力方式に係シ、特に主電子計算機の負荷の軽
減を図った表示出力方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display output method for outputting and displaying display information from a main computer, and more particularly to a display output method designed to reduce the load on the main computer.

ムではマンマシンインタフェイス装置に関する処理も全
て前記中心となる電子計算機が行っている。このマンマ
シンインタフェイス装置の1つである監視盤等への表示
出力は従来第1図に示すように主電子計算機1のプログ
ラム処理によって動作するディジタル出力器1ノからプ
ロセス入出力パスPBを介して表示情報を表示出力装置
2へ出力して監視盤3の表示器(表示灯等)31〜3n
を駆動させる。この方式で行うと主電子計算機1の中央
演算処理装置(以下[CPUJと称する)12が主メモ
リ13内にある多くのデータの中よシ表示情報をプログ
ラムによって、選び出し必要な出力処理をしてディジタ
ル出力器1.1よシ出力させる。このため、CPU 1
2はこの表示出力処理のために所定時間占有され、この
間他の処理を行うことができない。そこで通常このよう
な単純な処理業務は他の処理業務よシ低い優先順位で処
理するようにプログラムが作られる。このように低い優
先順理でCPU 12が忙しい状態にあるときは表示用
のデータがなかなか処理されず、データが変化しても表
示出力が遅れる場合が生ずる。なお、DBは主メモリ1
3に対するダイレクトメモリアクセス(以下[DMAJ
と略称する)パスであり、CPU J 2もこのQMA
パスDBを介して結合されている。また、21は主電子
計−算機−1のディジタ、ル出力器11からの出力を受
けるディジタル入力器、2zhデイジタル入カ器21で
受けた表示情報に基づいて表示出力のコントロールを行
う表示出力コントローラ、23−1〜23−nは監視盤
3の表示器31〜3nを駆動する表示出力ディジタル出
力器である。
In the system, all processing related to the man-machine interface device is also performed by the central electronic computer. Conventionally, display output to a monitoring panel or the like, which is one of the man-machine interface devices, is performed from a digital output device 1 operated by program processing of the main computer 1 via a process input/output path PB, as shown in FIG. outputs the display information to the display output device 2 and outputs the display information to the display output device 2 and displays the indicators (indicator lights, etc.) 31 to 3n on the monitoring panel 3.
drive. In this method, the central processing unit (hereinafter referred to as CPUJ) 12 of the main computer 1 selects display information from among the many data in the main memory 13 and performs the necessary output processing. Output from digital output device 1.1. Therefore, CPU 1
2 is occupied for a predetermined time for this display output processing, and cannot perform any other processing during this time. Therefore, programs are usually created to process such simple processing tasks at a lower priority than other processing tasks. When the CPU 12 is in a busy state due to such a low priority order, display data may not be processed easily, and even if the data changes, display output may be delayed. Note that DB is main memory 1
Direct memory access to 3 (hereinafter referred to as [DMAJ
(abbreviated as ) path, and CPU J 2 also uses this QMA path.
They are connected via a path DB. Further, 21 is a digital input device that receives the output from the digital output device 11 of the main computer 1, and a display output device that controls the display output based on the display information received by the 2zh digital input device 21. The controllers 23-1 to 23-n are display output digital output devices that drive the displays 31 to 3n of the monitoring panel 3.

このように従来の方式では、表示出力処理が主電子計算
!p1の負荷となシ、可能な限シ主電子計算機1の負担
つt)他の処理への影響を軽減するようにすると、表示
の状態変化が著しく遅れることになシ、問題となってい
た。
In this way, in the conventional method, display output processing is the main electronic calculation! If the load on the main computer 1 is reduced as much as possible, and the impact on other processes is reduced, the display state change will be significantly delayed, which has become a problem. .

本発明はこのような問題を解決するためになされたもの
で、主電子計算機における他の処理を阻害せず、しかも
状態変化の出力も余シ遅れすなわち、このような目的を
達成するための本発明の特徴とするところは1主電子計
算機よシ表示情報を出力表示させるための表示出力方式
において、表示出力装置側から前記主電子計算機内の主
メモリの表示情報記憶部に対応する予定のアドレスを出
力させ、前記主電子計算機内に設けた、ダイレクトメモ
リアクセス方式で前記主メモリに対する入出力を行なう
入出力器を介して、前記主メモリ内の前記アドレスに該
当す恩データをダイレクトメモリアクセス方式で読み出
し出力表示処理すΦ侍することにある。
The present invention has been made to solve these problems, and it does not interfere with other processing in the main computer, and the output of state changes is also delayed. The features of the invention are as follows: 1. In a display output method for outputting and displaying display information from the main computer, an address scheduled to correspond to the display information storage section of the main memory in the main computer from the display output device side; The data corresponding to the address in the main memory is output via an input/output device provided in the main computer that performs input/output to the main memory using a direct memory access method. The purpose is to perform readout, output display processing.

以下同頁を参照して不発明の詳細な説明する。The non-invention will be described in detail below with reference to the same page.

不発IJl〇−実施例の構成を第2図に示す。第2図に
おいて第1図と同様の部分には同様の符号を使用してい
る。主電子計算機IAは主メモリIJK対してDMAパ
スDIBを介してCPU1.?と、DMAモードで主メ
モリ13とデータの転送を行うことの可能なりMAコン
トローラ14とが接続されている。DMAコントローラ
14は表示出力装置2人との間のインタフェイス手段と
しての入出力器15を制御する。表示出力装置2人は全
音1ントロールする例えばマイクロプロセッサなどを用
いて構成した表示量、カコ、ントローラ?ff1Aと、
このコントローラ22ムによって制御され主電子計算機
7Aとの間のインタフェイス手段としてのディジタル入
力器21ムおよびディジタル出力器24と、監視盤3の
表示器31〜3nを駆動するディジタル出力器23−1
〜23−nとで構成される。
The configuration of the unexploded IJl〇-embodiment is shown in FIG. In FIG. 2, the same reference numerals are used for the same parts as in FIG. 1. The main computer IA connects the main memory IJK to the CPU1. ? and an MA controller 14 which is capable of transferring data to the main memory 13 in DMA mode. The DMA controller 14 controls an input/output device 15 as an interface means between the two display output devices. Display output device Two people control the whole tone, for example, the display amount configured using a microprocessor, etc., the controller? ff1A and
A digital input device 21 and a digital output device 24 are controlled by this controller 22 and serve as interface means with the main computer 7A, and a digital output device 23-1 drives the displays 31 to 3n of the monitoring panel 3.
~23-n.

主電子計算機IA内のDMAモードで動作するDMAコ
ントローラ14と、入出力器15は、次のよう表動作機
能を持っている。
The DMA controller 14 operating in the DMA mode and the input/output device 15 in the main computer IA have the following operational functions.

入出力器15の入力部に主メモリ13のデータアドレス
をレディ信号を付加して入力すると、DMA :0:1
’y トローラ1イと入出力器15によシ前記データア
ドレスで指定され主メそり13内の1組のデータが入出
力器15の出力部に出力される。すなわち、主メモリ1
3内のデータをCPU 12のプログラム処理を介する
ことなくどのデータでも自由にいつでも読み出すことが
できる。
When the data address of the main memory 13 is input with a ready signal added to the input section of the input/output device 15, DMA:0:1
'y The set of data in the main memory 13 specified by the data address is outputted to the output section of the input/output device 15 by the troller 1 and the input/output device 15. That is, main memory 1
Any data can be freely read out at any time without going through the program processing of the CPU 12.

すなわち、本実施例では上述の機能を使い、表示出力装
置2人はコントロー、722kによシ主電子計算機1人
の主メモリ13上の必要外表示情報データを主1子計算
機IAから出力させ、表示出力装置2人に入力するため
、前記データが記憶されているアドレスに対応する予め
限定されたアドレスデータを出力器24よシレディ信号
をつけて逐次出力する。
That is, in this embodiment, using the above-mentioned functions, the two display output devices output unnecessary display information data in the main memory 13 of one main computer to the controller and 722k from the main one slave computer IA, In order to input the data to the two display output devices, predetermined address data corresponding to the address where the data is stored is sequentially output from the output device 24 with a ready signal attached.

この方式によシ、表示出力装置2人は主電子計算機10
CPU x、 xの処理を経ることなく、必要なデータ
をそれ自身で発生するタイミングで次々と入力器21に
より入力することができる。
According to this method, the display output device for two people is the main computer 10.
Necessary data can be inputted one after another through the input device 21 at the timing that it generates itself, without going through the processing of the CPUs x, x.

入力されたデータはコントローラ22Aで前回入力され
たデータと比較さ、、4L、状態変化が検出された信号
があれば、例えばフリッカ処理などを施して、表示器駆
動用出力器23−1〜23−nよシ出力され、監視盤3
の表示器31〜3nの表示内容を変化させ逐次はぼ最新
の状態が表示 4される。
The input data is compared with the previously input data in the controller 22A, and if there is a signal in which a state change is detected, it is subjected to flicker processing, for example, and output to the display drive output devices 23-1 to 23. -n is output, monitoring board 3
The display contents of the displays 31 to 3n are changed and the latest status is sequentially displayed.

なお、上記実施例では、マンマシンインタフェイス装置
が表示器31〜3nとして多数の表示灯を備えた監視盤
3である場合につ、いて説明したが、・監視盤でな(C
RT (陰極線管)表示装置についても同様に実施する
ことができる。
In the above embodiment, the case where the man-machine interface device is the monitoring panel 3 equipped with a large number of indicator lights as the indicators 31 to 3n has been explained.
Similar implementations can be made for RT (cathode ray tube) display devices.

その他本発明は上述し且つ図面に示す実施例に限定され
ることなく、その要旨を変更しない範囲内で種々変形し
て実施することができる。
In addition, the present invention is not limited to the embodiments described above and shown in the drawings, but can be implemented with various modifications without changing the gist thereof.

以上詳述したように本発明によれば、従来マンマシンイ
ンタフェイス装置としての表示出力装置が主電子計算機
の周辺装量として構成された場合、該周辺装置への出力
処理を従来の方式で行うと主電子計算機の負荷となシ、
マた多重の状態変化をしたζき表示速度が遅くなる傾向
にあったのに対し、主電子計算機における他の処理を阻
害せず、しかも表示速度も自由に設定し状態変化の出力
の遅れも効果的に防止し得る表示出力方式を提供するこ
とができる。
As detailed above, according to the present invention, when a display output device, which is a conventional man-machine interface device, is configured as a peripheral device of a main computer, output processing to the peripheral device is performed using a conventional method. and the load on the main computer,
However, the display speed of multiple state changes tended to be slow, but the display speed can be set freely without interfering with other processing in the main computer, and there is no delay in the output of state changes. A display output method that can effectively prevent this can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来方式のシステム構成図、第2図は本発明方
式の一実施例のシステム構成図である。 IA・・・電子計算機、2人・・・表示出力装置、3・
・・監視盤、12・・・中央演算処理装置(CPU )
、13−・・主メモリ、14・・・ダイレクトメモリア
クセス(DMA )コントローラ、16・・・入出力器
、21人・・・ディジタル入力器、22A・・・表示出
力コントローラ、2B−1〜2B−n、24・・・ディ
ジタル出力器、31〜3n・・・表示器。
FIG. 1 is a system configuration diagram of a conventional system, and FIG. 2 is a system configuration diagram of an embodiment of the present invention system. IA...Electronic computer, 2 people...Display output device, 3.
...Monitoring panel, 12...Central processing unit (CPU)
, 13-... Main memory, 14... Direct memory access (DMA) controller, 16... Input/output device, 21... Digital input device, 22A... Display output controller, 2B-1 to 2B -n, 24...Digital output device, 31 to 3n...Display device.

Claims (1)

【特許請求の範囲】[Claims] 主電子計算機よシ表示情報を出力表示させるための表示
出力方式において、表示出力装置側から前記主電子計算
機内の主メモリの閑示情、報記憶部に対応する予定のア
ドレスを出力させ、前記主電子計算機内にiけた、ダイ
レクトメモリアクセス方式で前記主メモIJ K対する
入出力を行なう入出力器を介して、前記主メモリ内の前
記アドレスに該当するデータをダイレクトメモリアクセ
ス方式で読み出し出力表示処理する構成としたことを特
徴とする表示出力方式。
In a display output method for outputting and displaying display information from the main computer, an address scheduled to correspond to the idle information and information storage section of the main memory in the main computer is output from the display output device side, and The data corresponding to the address in the main memory is read and outputted using the direct memory access method through an input/output device installed in the main computer that performs input/output to the main memory IJK using the direct memory access method. A display output method characterized by having a configuration for processing.
JP56158487A 1981-10-05 1981-10-05 Display output system Pending JPS5860352A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56158487A JPS5860352A (en) 1981-10-05 1981-10-05 Display output system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56158487A JPS5860352A (en) 1981-10-05 1981-10-05 Display output system

Publications (1)

Publication Number Publication Date
JPS5860352A true JPS5860352A (en) 1983-04-09

Family

ID=15672808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56158487A Pending JPS5860352A (en) 1981-10-05 1981-10-05 Display output system

Country Status (1)

Country Link
JP (1) JPS5860352A (en)

Similar Documents

Publication Publication Date Title
JP2634130B2 (en) Method and computer system for controlling use of a bus
JPS60117327A (en) Display device
JPS5860352A (en) Display output system
US5333259A (en) Graphic information processing system having a RISC CPU for displaying information in a window
JPH05282244A (en) Information processor
JP3469753B2 (en) Return address read control method of processor and processor
JPH0736806A (en) Dma system
JPH0962633A (en) Network control unit
JP3496942B2 (en) Memory access method
JP2752834B2 (en) Data transfer device
JP3270149B2 (en) Data transfer device
JPH05334099A (en) Write circuit for state setting register
JPH06110828A (en) Memory controller
JPS6031646A (en) Data processor
JPS62145345A (en) Direct memory access interval control method
JP2003186666A (en) Microcomputer and dma control circuit
JPH01140272A (en) Picture processor
JPS58213371A (en) Data processing system
JPH05120031A (en) Micro computer
JPS6026984A (en) Display system
JP2003228546A (en) Control device for direct memory access
JPH02310729A (en) Processing mode change control system for information processor
JPS61296459A (en) Data processor
JPH0784933A (en) Input/output control board
JPS5854462A (en) shared memory device