JPS5857927B2 - 自動同調ラジオ - Google Patents

Description

【発明の詳細な説明】 この発明は自動同調ラジオに関し、特にチューナの周波
数変換部にＰＬＬ周波数シンセサイザ方式を用いた自動
同調ラジオに関する。

第１図は従来のＰＬＬシンセサイザ方式の自動同調ラジ
オの概略ブロック図である。

構成において、アンテナ１からの電波信号はチューナ２
に導入される。

チューナ２の出力は中間周波増幅および検波回路３に導
ひかれ、この出力は音声回路４に与えられる。

音声回路４からはスピーカ（図示せず）等を経由して音
声信号が再生される。

前記チューナ２の局部発振周波数はＰ Ｌ Ｌ （Ｐｈ
ａｓｅＬｏｃｋｅｄ Ｌｏｏｐ）周波数シンセサイザ５
からの発振周波数（後述の電圧側の発振器５１の周波数
出力）が与えられる。

Ｐ Ｌ Ｌ周波数シンセサイザ５の構成はバラクタダイ
オード５１ａを含む電圧制御発振器５１（以下、■ＣＯ
５１と略称する。

）プログラマブルカウンタ５２、基準発振器５３、位相
検波器５４およびループフィルタ５５からなる。

前記ＶＣＯ５１はその内部に設けられるバラクタダイオ
ード５１ａに印加される直流電圧、すなわちループフィ
ルタ５５の出力電圧によってその発振周波数が変化させ
られる。

この発振周波数は、プログラマブルカウンタ５２にあら
かじめ設定される分周比によって当該プログラマブルカ
ウンタ５２によって分周され、位相検波器５４に与えら
れる。

位相検波器５４では、基準発振器５３からの基準周波数
と、前記ＶＣＯ５１からの発振周波数をプログラマブル
カウンタ５２によって分周された周波数とを比較し、そ
の位相差を検出し、位相差に基づく信号（電圧信号）を
発生する。

この位相差に基づく電圧信号はループフィルタ（ないし
低域通過フィルタ）５５によって直流電圧に変換され、
前記ＶＣＯ５１にフィードバックされる。

このようにして、ＰＬＬ周波数シンセサイザ５はＶＣＯ
５１の発振周波数を基準発振器５３の基準周波数と一定
関係の周波数に固定（ロック）する。

ＶＣＯ５１の周波数出力は、前記チューナ２のミキサ部
に導入され、アンテナ１からの高周波入力を中間周波数
に変換する。

また、ループフィルタ５５からの直流電圧出力はチュー
ナ２の高周波増幅段の同調部のバラクタダイオード２ａ
に与えられ高周波の選択増幅を実現する。

信号検出回路６は中間周波増幅および検波回路３からの
信号の一部（主として、アナログ電圧）を検出するもの
であり、放送電波の（あらかじめ定めた基準レベルを越
える）入力信号があると、信号を検出する。

この信号検出回路６からの出力は遅延回路９を経由する
ことによって制御回路７に与えられる。

この制御回路７には、分周比ｎを逐次変更してゆく、す
なわち分周比をｎ＋１．ｎ＋２．・・・（またはｎ−１
，ｎ−２，・・・）と変更してゆく回路を含んでいる。

そして、この分周比ｎは前記信号検出回路６の出力信号
（出力信号が「ない」ことに対応する）に基づいて増分
（または減分）される。

すなわち、出力信号が「ない」と、制御回路７は現在の
分周比ｎに＋１（または−１）した新しい分周比ｎ＋１
（またはｎ−１）をつくる。

この制御回路７に形成される分周比はプログラマブルカ
ウンタ５２に与えられる。

この分周比に基づいて、プログラマブルカウンタ５２は
ＶＣＯ５１の発振周波数を分周する。

前記遅延回路９は、設定された１つの分周比に対して、
ＰＬＬ周波数シンセサイザ５のロックが達成されかつ信
号検出回路６から信号が導出されるまでの時間的遅延を
十分確保するために設けられている。

キースイッチ８は放送電波のサーチを開始する（または
再び開始する）ために操作される。

すなわち、制御回路７が分周比を更新し、自動選局を遂
行してゆくと、ある放送電波に同調する。

このとき、信号検出回路６は「信号あり」の検出信号を
制御回路７に与え、分周比の増分（または減分）を停止
させる。

この停止させた状態での放送電波が所望の放送局でない
場合は、キースイッチ８を操作して別の放送局の電波に
同調させるため、制御回路７に起動信号を与えるように
する。

起動信号に基づき、制御回路７の分周比は増分（または
減分）されて、さらにサーチが続行される。

ところで、上述のような自動同調ラジオでは３連または
それ以上のバラクタダイオードに加える直流電圧を変え
ることによりチューナ部の同調容量を変化させてチュー
ニングをとっている。

このチューナ部に一般的に使用されるバラクタダイオー
ドの電圧Ｖ対容量の平方根Ｖで”の特性は第２図に示す
ようなものである。

この第２図から明らかなように、電圧■の変化範囲の中
域部Ｍではほぼ線型な特性であるが、電圧■の低域部り
および高域部Ｈでは曲線の傾きがなまり非線型性をおび
る。

この非線型性は、電圧から容量への変換ゲインが低下す
ることを意味する。

また、第２図のバラクタダイオードの特性を横軸を周波
数軸とみること １ ができるから、（なぜなら、／ Ｃｏｃ 了であるから
）周波数の帯域幅（バンド）の低域、中域、高域でその
特性が変化していることも考えられる。

さて、第２図に示したような特性のバラクタダイオード
を用いて、サービスバンド帯域幅の広いラジオの局部発
振回路部に前記したようなＰＬＬ周波数シンセサイザを
適用する場合には、ＰＬＬループにおける電圧−周波数
変換のゲインがバンドの低、中、高域部で変化すること
になり、ループの特性が変化してしまうことになる。

一般に知られているように、ループの特性によってＰＬ
Ｌループにロックがかかるまでの時間は、ループの総合
ゲインおよび比較周波数までの分周比に大きく左右され
る。

すなわち、ループの総合ゲインが小さくなるほど、また
分周比が大きくなるほど長くなる。

したがって、第２図に示した特性を有するバラクタダイ
オードの線型な部分ＭでＰＬＬループカ忙ツクックまで
の応答速度を決めても、低域部りおよび高域部Ｈでの応
答速度は変わってくる。

特に高域部Ｈでは遅くなり、低域部りにおいても分周比
の変化率よりも電圧−周波数の変換ゲインの変化率の方
が大きい場合が多く、やはりロックの応答速度は遅くな
る。

したがって、このようなバラクタダイオードによるＰＬ
Ｌ周波周波数シンセサイザ方自動動詞ラジオの自動選局
における１分周比に対するサーチ速度を決めるとき、そ
のロックの安全性を確保するため（ロックが完全にかか
ることを保証するため）に最も遅いロックの応答速度に
合わせなければならない。

すなわち、第１図に示したＰＬ、Ｌ周波数シンセサイザ
方式の自動同調ラシャにおいて遅延回路９の遅延時間Ｔ
１を設定する場合、ＰＬＬ周波数シンセサイザ５のプロ
グラマブルカウンタ５２に与えられる１つの分周比に対
してＰ Ｌ Ｌループがロックするまでの時間ｔＬがバ
ンド内で最大となる時間ｔＬｍａｘに信号検出回路６に
検出信号が得られるまでの動作時間ｔＤを加えた時間以
上（Ｔｌ≧ｔＬｍａｘ＋ｔＤ）とすることが必要である
。

この遅延時間Ｔをこれよりも短かくすることは信号検出
が不完全となる。

また、バラクタダイオードの性能を考慮すると、印加電
圧■の中域部における線型な部分Ｍでの素子としてのば
らつきは少ないが、低域部Ｌ１高域部Ｈでのばらつきは
相当あるものである。

すなわち、パ゛ラクタダイオード素子のばらつきを考え
る（ばらつきに基づくマージン時間；１ａ）と遅延時間
Ｔは、Ｔ１≧ｔＬｍａｘ＋ｔＤ＋ｔａとしなけれはなら
ず、サーチ速度はますます遅くせざるを得なくなる。

それゆえに、この発明の主たる目的は上述の欠点を改良
し、サーチ速度を短縮し得る自動同調ラジオを提供する
ことである。

この発明では、自動選局時にサーチ速度をバンドの中域
よりも低、高域において遅くする。

そのために、１つの好ましい実施例では、局部発振回路
にＰＬＬ周波数シンセサイザを用いた自動同調ラジオに
おいて、自動選局時にＰＬＬループがロックしたことを
検出しつつサーチを行なうことを特徴としている。

他の好ましい実施例では、あらかじめバンドの低域、中
域、高域における安全な遅延時間を遅延回路に設定して
おき、制御回路から与えられる分周比に応じて前記３区
分における遅延時間を選択するようにしてサーチを行な
うことを特徴としている。

この発明の上述の目的およびその他の目的と特徴は以下
に図面を参照して述べる詳細な説明から一層明らかとな
ろう。

第３図はこの発明の一実施例を示すブロック図である。

第３図に示す自動同調ラジオが第１図に示した自動同調
ラジオと異なるのは、以下の点である。

すなわち、遅延回路１０は第１図の遅延回路９とは異な
る遅延時間Ｔ２が設定されている遅延回路である。

この遅延時間Ｔ２はＰＬＬ周波数シンセサイザ５がロッ
クして信号検出回路６に検出信号が得られるまでの動作
時間ｔＤ（第１図で述べたのと同様）である。

すなわち、Ｔ２−ｔＤのように選ばれる。

さらに、ロック検出回路１１が新たに設けられる。

このロック検出回路１１は位相検波器５４の出力のアナ
ログ電圧を受ける。

そして、このアナログ電圧に基づく電圧信号、たとえば
このＰＬＬ周波数シンセサイザ５がロック状態になった
ときに導出される電圧信号を制御回路７に与える。

前記電圧信号はアナログ電圧であってもよいが、好まし
くはある設定基準レベルに基づき、「Ｈ」（バイ）、「
Ｌ」（ロー）の２値レヘルの電圧信号であってもよい。

さて、このような構成において、第１図に示した構成要
素ないし構成グループと同じ部分の動作態様は同様であ
るのでその詳細な説明は省略する。

この発明の要部の動作を説明する。

今、制御回路７からプログラマブルカウンタ５２に対し
て分周比ｎが与えられたものとする。

プログラマブルカウンタ５２はこれを受けて、ＶＣＯ５
１からの発振周波数を１ ／ ｎに分周する動作を遂行
する。

ＰＬＬ周波数シンセサイザ５にロックがかかるまではあ
る経過時間を要するが、この時間の経過後、この分周比
ｎに対してロックがかかる。

ロック検出回路１１は位相検波器５４を監視しているか
ら、プログラマブルカウンタ５２と基準発振器５３から
の周波数出力の位相差がなくなったとき、該ロック検出
回路１１はロックがかかったと判断し、たとえは「Ｈ」
信号を制御回路７に導出する。

局部発振回路としてのＰＬＬ周波数シンセサイザ５から
、このロックした状態での局部発振周波数がチューナ２
のミキサ部に与えられる。

また、ループフィルタ５５からの直流電圧はチューナ２
の高周波増幅段の同調部のバラクタダイオード２ａに与
えられ、高周波の選択増幅が実現される。

もし、放送電波に同調しない場合、すなわち信号検出回
路６から検出信号が導出されないとき、遅延回路１０に
あらかじめ設定しである前記遅延時間Ｔ２（−ｔＤ）経
過後、制御回路７が「なし」の検出信号を受ける。

このとき、開側］回路７は現在の分周比ｎを増分（また
は減分）してｎ ＋ １（またはｎ−１）とし、新しい
分周比をプログラマブルカウンタ５２に与える。

この新しい分周比に対して、同様のプロセスを続行する
。

何回かサーチした結果、信号検出回路６が「あり」の検
出信号を検出すると、制御回路７はその分周比で固定さ
れる。

このとき、音声回路４を経由して放送局の音声信号が再
生される。

しかし、もしこの再生音声信号が所望の放送局でないと
きはキースイッチ８を操作して、再び放送電波のサーチ
が行なわれる。

このようにすると、１つの分周比に対するサーチ速度は
、上述したようにバンドの低域、中域、高域でそのＰＬ
Ｌループのロック応答特性により変化するが、この実施
例ではバンドの中域におけるＰＬＬループのロック応答
特性に適合するように最適なロック時間があらかじめ設
定されている。

そうすれば、バンドの中域ではほぼ設計通りのサーチ速
度となり、低域、高域では使用されるバラクタダイオー
ド５１ａの特性に沿ったサーチ速度となる。

したがって、バンドの全域に４つたって、サーチ速度を
平均化してみれば、ＴＩ＞Ｔ２＋ｔＬであるからサーチ
速度は従来に比べて速くなっている。

まして、バンドの全域にわたってロック時間ｔＬおよび
信号検出回路６の動作時間ｔＤ（−Ｔ２）が確保されて
いるので、信号検出が非常に確実であり、誤って信号検
出が看過されることはない。

以上のように、この発明によれば、サーチ速度をバンド
の中域において最適な速度とし、かつそのサーチ速度を
バラクタダイオードの特性に相関させてバンドの低域お
よび高域において遅くなるようにしたので、信号の検出
を誤まることなく、しかも従来に比べてサーチ速度を大
幅に短縮することができる。

【図面の簡単な説明】

第１図は従来のＰＬＬ周波数シンセサイザ方式の自動同
調ラジオのブロック図である。 第２図は自動同調ラジオに使用される一般的なバラクタ
ダイオードの電圧ｖ対容量の平方根Ｊσの特性図である
。 第３図はこの発明の一実施例のブロック図である。 図において、同一参照符号は同一ないし相当部分を示し
、２はチューナ、３は中間周波増幅および検波回路、５
はＰＬＬ周波数シンセサイザ、５１は電圧制御発振器（
ＶＣＯ）、５１ ａはバラクタダイオード、５２はプロ
グラマブルカウンタ、５３は基準発振器、５４は位相検
波器、５５はループフイルダ、６は信号検出回路、７は
制御回路、１０は遅延回路、１１はロック検出回路、を
それぞれ示す。

Claims (1)

1. 【特許請求の範囲】 １ 基準発振器と電圧制御発振器と分周器と位相検波器
   とループフィルタとを備える周波数シンセサイザをその
   局部発振回路に含むチューナと、前記分周器の分周比を
   変えて前記チューナで受信される周波数を変えるように
   制御する制御回路と、 前記チューナによって放送信号を受信したかどうかを検
   出して放送信号を受信しないとき所定の遅延時間をもっ
   て前記制御回路に分周比を変えるべき指令信号を与える
   手段とを備える自動同調ラジオにおいて、 前記遅延時間は前記チューナで受信され得る周波数バン
   ドの中域において適する時間に設定し、さらに 前記周波数バンドの低域および高域のうち少なくとも１
   つにおいて、前記遅延時間を前記設定された遅延時間よ
   りも遅く制御する手段を備えることを特徴とする、自動
   同調ラジオ。 ２ 前記周波数シンセサイザの前記電圧制御発振器は、
   バラクタダイオードを含むことを特徴とする特許請求の
   範囲第１項記載の自動同調ラジオ。 ３ 前記遅延時間を制御する手段は、前記周波数シンセ
   サイザの位相同期ループのロック状態を検出するロック
   検出回路を含み、 前記ロック検出回路の出力を前記側［１回路に４乙、 前記制御回路は前記指令信号と前記ロック検出回路の出
   力とに基づいて前記分周器の分周比を変えるように制御
   することを特徴とする特許請求の範囲第１項または第２
   項記載の自動同調ラジオ。