JPS5851369A - Microcomputer with test circuit - Google Patents
Microcomputer with test circuitInfo
- Publication number
- JPS5851369A JPS5851369A JP56150965A JP15096581A JPS5851369A JP S5851369 A JPS5851369 A JP S5851369A JP 56150965 A JP56150965 A JP 56150965A JP 15096581 A JP15096581 A JP 15096581A JP S5851369 A JPS5851369 A JP S5851369A
- Authority
- JP
- Japan
- Prior art keywords
- data
- program
- program memory
- address
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
Description
【発明の詳細な説明】
本発明はプログラムメモリのテスト回路を備えたマイク
ロコンピュータに関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a microcomputer equipped with a program memory test circuit.
最近、プログラムメモリを中央制御装置(c、p。Recently, program memory has been transferred to a central control unit (c,p).
U、)と同一チップ上に搭載したいわゆるシングルチッ
プマイクpコンビーータが広い産業分野で応用、使用さ
れている。これらのシングルチップマイクロコンピュー
タはプログラムメモリの内容(以下データという)を変
更するのみで異なった機能を有するプロセッサとして働
く為に、半導体製造通程で機能試験をする場合、データ
に変更のあるプログラムメモリ部分と、変更の無い部分
に分けて実施する方法が最も一般的である。So-called single-chip microphone p-con beaters mounted on the same chip as U, ) are applied and used in a wide range of industrial fields. These single-chip microcomputers work as processors with different functions by simply changing the contents of the program memory (hereinafter referred to as data). The most common method is to divide the process into two parts and a part that will not change.
従来、このプログラムメモリを試験をするに当たって、
外部から与えられる試験信号によシ、プログラムメモリ
のアドレスをインクリメント又はデクリメントし、プロ
グラムメモリのデータを特定の出力端子に出力させ、こ
のデータとあらかじめ外部のメモリー等に蓄わ見られて
順序良く出力される正しいデータとを比較する事によシ
その製品の良否を判断する方法があった。しかし、この
方法によれば、プログラムメモリのデータの導出方法を
一度知り得ると、誰でもがプログラムデータを知る事が
出来るので、例えば製造したプログラムを第3者によ〕
全く複写し製造される等の欠点があった。Conventionally, when testing this program memory,
The address of the program memory is incremented or decremented according to the test signal given from the outside, the data of the program memory is output to a specific output terminal, and this data is stored in an external memory etc. in advance and output in an orderly manner. There was a way to judge the quality of a product by comparing it with the correct data. However, according to this method, once anyone knows how to derive the data in the program memory, anyone can know the program data.
There were drawbacks such as complete copying and manufacturing.
本発明の目的は、内蔵されたプログラムメモリのデータ
を一度も外部に導出する事なくプログラムメモリのデー
タが所望通シである事を確認出来、第三者にプログラム
メモリのデータを複写されないようにしたマイクロコン
ピュータを提供するととKある。The purpose of the present invention is to make it possible to confirm that the data in the built-in program memory is the desired one without ever having to extract the data to the outside, and to prevent the data in the program memory from being copied by a third party. K is offering a microcomputer that has
本発明は、プログラムカウンタの指令によって記憶内容
を読出すプログラムメモリを同一のチップ上に備えたマ
イクロコンビ、−夕において、前記プログラムメモリよ
シ出力されたデータとこのプログラムメモリのアドレス
順に並べられ入力ポートから供給され九データとを比較
し一致したとき一致信号を出力する比較手段と、この比
較手段の一致出力によシ前記プログラムカウンタをイン
クレメントあるいはデクレメントする制御手段とを備え
、前記プログラムメモリのデータを外へ出力することな
く点検するようにしたことを特徴とするテスト回路つき
マイクロコンピユーfiK、#ル。The present invention provides a microcombiner equipped with a program memory on the same chip whose stored contents are read out in response to commands from a program counter. 9 data supplied from the port and outputs a match signal when they match, and a control means for incrementing or decrementing the program counter according to the match output of the comparing means, the program memory A microcomputer with a test circuit is characterized in that it inspects data without outputting it to the outside.
以下図面によ)本発明の詳細な説明する。The present invention will be described in detail below (with reference to the drawings).
第1図は本発明の実施例の部分プロ、り図である。図中
、1はプログラムメモリ、2はパスライン、3はプログ
ラムメモリ1のデータと入力ポート4からのデータとを
比較する比較器、5にはアンドゲート、6はプログラム
メモリ1のアドレスを指定するアドレスカウンタ、7は
比較器の出力の一致信号、8は試験時に供給される試験
信号、9は出力ポート、10は出力バッファ%11はオ
アゲート%13はインバータ、14は試験信号のないと
きに出力されるデータを示す。このプログラムカウンタ
6にあらかじめ初期設定されたアドレスに従ってプログ
ラムメモリ1のデータはパスライン2に出力される。一
方、半導体製造業者又はプログラム設計者のみが知って
いるプログラムメモリ1のアドレス順に用意さられたデ
ータの初期値を入力ポート兼用端子4から入力する。こ
こで比較器3はデータバス2上のデータと、入力ポート
兼用端子4から入力された初期アドレスのデータとを比
較して一致していれば、す表わちメモリ半導体が正しく
製造されていれば一致信号7を出力する。この一致信号
7と試験信号8とによシ開放されているアンドゲート5
を駆動し、すなわち一致信号があるときプログラムカウ
ンタ6をインクリメントする。以下同様に1インクリメ
ントされたプログラムカウンタ6はそのプログラムメモ
リlのデータをメモリの順に従ってパスライン2に出力
し入力ポート兼用端子4から入力されたプログラムメモ
リアドレス順に出力されたデータと共に比較器3に入力
され、比較結果が一致していればプログラムカウンタ6
をインクリメントする。以降、これを繰シ返し実行する
ことKよシ、全てのプログラムメモリのデータを比較す
る事が出来る。ここでプログラムメモリの各アドレス毎
の比較結果を試験状態の時のみオアゲート11を通し出
力バッファ10を介して特定の出力ポート9に出力させ
れば、半導体製品としての良否は容易に判別出来る。一
方、一致信号のない場合にはプログラムカウンタ6の動
作を停止するように制御し、同時に出力ポート9からの
信号のモニタによシ異常を判別できる。FIG. 1 is a partial schematic diagram of an embodiment of the present invention. In the figure, 1 is a program memory, 2 is a pass line, 3 is a comparator that compares the data in program memory 1 and the data from input port 4, 5 is an AND gate, and 6 specifies the address of program memory 1. Address counter, 7 is the match signal of the output of the comparator, 8 is the test signal supplied during testing, 9 is the output port, 10 is the output buffer%11 is the OR gate%13 is the inverter, 14 is output when there is no test signal shows the data to be used. Data in the program memory 1 is output to the pass line 2 according to the address initialized in advance in the program counter 6. On the other hand, initial values of data prepared in the address order of the program memory 1 known only to the semiconductor manufacturer or the program designer are inputted from the input port terminal 4. Here, the comparator 3 compares the data on the data bus 2 and the data at the initial address input from the input port terminal 4, and if they match, it means that the memory semiconductor has been manufactured correctly. If so, a match signal 7 is output. AND gate 5 which is opened by this coincidence signal 7 and test signal 8
That is, when there is a match signal, the program counter 6 is incremented. Thereafter, the program counter 6, which has been incremented by 1 in the same way, outputs the data in the program memory 1 to the pass line 2 in the order of the memory, and sends it to the comparator 3 together with the data output in the order of the program memory addresses input from the input port terminal 4. If the input and the comparison result match, the program counter 6
Increment. Thereafter, by repeatedly executing this process, data in all program memories can be compared. Here, if the comparison result for each address of the program memory is outputted to a specific output port 9 through the OR gate 11 through the output buffer 10 only in the test state, it is possible to easily determine whether the semiconductor product is good or bad. On the other hand, if there is no matching signal, the operation of the program counter 6 is controlled to be stopped, and at the same time, an abnormality can be determined by monitoring the signal from the output port 9.
なお、試験信号8のないときには、この試験信号をイン
バータ13によシ反転して他の信号14と共にアンドグ
ー) 12に通しオアゲート11に接続することによ如
、その信号14を出力ポート9から出力することもでき
る。Note that when there is no test signal 8, this test signal is inverted by an inverter 13, and is passed through the inverter 12 and connected to the OR gate 11, so that the signal 14 is output from the output port 9. You can also.
第21は本発明の他の実施例のプロ、り図である。前記
実施例では、比較結果を直接特定の出力ポート9に出力
させたが、本実施例では、プログラムカウンタ6の各ア
ドレス毎の比較によシインクリメントされたアドレスを
直接外部に読み出す事によシ所望の一致が得られている
かを判別するものである。The twenty-first is a professional drawing of another embodiment of the present invention. In the embodiment described above, the comparison result is directly output to a specific output port 9, but in this embodiment, the comparison result is directly outputted to the specific output port 9, but in this embodiment, the comparison result is directly outputted to the outside by reading out the incremented address by the comparison for each address of the program counter 6. This is to determine whether a desired match has been obtained.
以上のとおシ、本発明を用いれは、内蔵プログラムメモ
リのデータを外部に導出する事なく内蔵プログラムメモ
リと同様のデータを入力ポートから供給するだけでメモ
リ半導体を試験する事が可能で#)シ、たとえ一致信号
を読み取シデータを解読を試みたとしても、1000バ
イトのプログラムメモリの場合1000X2 =512
000の組み合わせがあり、解読は不可能である。As described above, by using the present invention, it is possible to test memory semiconductors by simply supplying the same data as the built-in program memory from the input port without leading the data in the built-in program memory to the outside. , even if you try to read the match signal and decode the data, for 1000 bytes of program memory, 1000X2 = 512
There are 000 combinations and it is impossible to decipher.
第1図は本発明の実施例のブロック図、第2図は本発明
の第2の実施例のブロック図である。
図において、1・・・・・・プログラムメモリ、2・・
・・・・パスライン%3・・・・・・比較器、4・・・
・・・入力ポート、5・・・・・・アンドゲート、6・
・・・・・プログラムカウンタ、7・・・・・・一致信
号、8・・・・・・試験信号、9・・・・・・出カポ−
)、1G・・・・・・出カバ、ファ、11・・・・・・
オアゲート、12・・・・・・アンドゲート、13・・
・・・・インバータである。
n f 図
デ
鵠 2 団FIG. 1 is a block diagram of an embodiment of the invention, and FIG. 2 is a block diagram of a second embodiment of the invention. In the figure, 1...program memory, 2...
...Pass line %3... Comparator, 4...
...Input port, 5...And gate, 6.
....Program counter, 7..Concordance signal, 8..Test signal, 9..Output capo.
), 1G... Output cover, Fa, 11...
Or gate, 12...and gate, 13...
...It is an inverter. n f 2 groups
Claims (1)
読出すプログラムメモリを同一のチップ上に備、tたマ
イクロコンピュータにおいて、前記プログラムメモリよ
多出力されたデータとこのプログラムメモリのアドレス
順に並べられ入力ボートから供給されたデータとを比較
し一致したとき一致信号を出力する比較手段と、この比
較手段の一致出力によシ前記プログラムカウンタをイン
クレメントあるいはデクリメントする制御手段とを備え
、前記プログラムメモリのデータを外へ出力することな
く点検するようにしたことを特徴とするテスト回路つき
マイクロコンピュータ。In a microcomputer equipped with a program memory on the same chip whose contents are read out according to an address command of the program memristor, the data output from the program memory and the data arranged in the address order of this program memory are supplied from the input port. and a control means for incrementing or decrementing the program counter according to the coincidence output of the comparison means, and a control means for incrementing or decrementing the program counter according to the coincidence output of the comparison means. A microcomputer with a test circuit characterized in that it performs inspection without outputting to the computer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56150965A JPS5851369A (en) | 1981-09-24 | 1981-09-24 | Microcomputer with test circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56150965A JPS5851369A (en) | 1981-09-24 | 1981-09-24 | Microcomputer with test circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5851369A true JPS5851369A (en) | 1983-03-26 |
JPS6319901B2 JPS6319901B2 (en) | 1988-04-25 |
Family
ID=15508304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56150965A Granted JPS5851369A (en) | 1981-09-24 | 1981-09-24 | Microcomputer with test circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5851369A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59231654A (en) * | 1983-06-15 | 1984-12-26 | Hitachi Ltd | Semiconductor integrated circuit device and its inspecting method |
JPS62293371A (en) * | 1986-06-11 | 1987-12-19 | Nec Corp | Program check circuit |
JPS6415835A (en) * | 1987-07-10 | 1989-01-19 | Nec Corp | Microcomputer |
-
1981
- 1981-09-24 JP JP56150965A patent/JPS5851369A/en active Granted
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59231654A (en) * | 1983-06-15 | 1984-12-26 | Hitachi Ltd | Semiconductor integrated circuit device and its inspecting method |
JPH0554139B2 (en) * | 1983-06-15 | 1993-08-11 | Hitachi Ltd | |
JPS62293371A (en) * | 1986-06-11 | 1987-12-19 | Nec Corp | Program check circuit |
JPS6415835A (en) * | 1987-07-10 | 1989-01-19 | Nec Corp | Microcomputer |
Also Published As
Publication number | Publication date |
---|---|
JPS6319901B2 (en) | 1988-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5051897A (en) | Single-chip microcomputer with memory patching capability | |
JPH0317139B2 (en) | ||
JP2000122931A (en) | Digital integrated circuit | |
EP0188902A3 (en) | Single-chip programmable controllers | |
JPS5851369A (en) | Microcomputer with test circuit | |
JPS5916057A (en) | Microcomputer | |
JPS59132376A (en) | Test pattern reading control system | |
JPH04155278A (en) | Lsi tester | |
JPS6014356A (en) | Debug device | |
JPH0997248A (en) | Microcomputer | |
JPH0716189Y2 (en) | Break circuit | |
JPS638937A (en) | Single chip microcomputer | |
JPS59211123A (en) | Semiconductor integrated circuit | |
JPS6167168A (en) | Microcomputer | |
JPS6041135A (en) | Microprogram system processor | |
JPS6239450B2 (en) | ||
JPS62125441A (en) | One-chip microcomputer | |
JPH04168700A (en) | Integrated circuit device | |
JPH02163840A (en) | Single chip microcomputer | |
JPH04246734A (en) | Integrated circuit device | |
JPH02103643A (en) | Interruption generation circuit for debug | |
JPH04148354A (en) | Semiconductor integrated circuit | |
JPH0330040A (en) | Memory circuit with self-diagnostic function | |
JPH0370055A (en) | Semiconductor integrated circuit device | |
JPH0554139B2 (en) |