JPS5839418B2 - Ｄ／ａ変換装置 - Google Patents

Description

【発明の詳細な説明】 本発明はＤ／Ａ変換装置に関し、さらに具体的には外部
に部品の必要ない単一モジュール上に集積され得る完全
にモノリシックなり／Ａ変換装置に関する。

同様に、本発明はＡ／Ｄ変換装置の実施例においてこの
様なり／Ａ変換装置を使用する事に関連する。

本発明のＤ／Ａ変換装置は重み付けられた複数の電流源
を含み、その数が該変換装置によって処理され得る語の
ビット数に等しい型のものである。

各電流源は制御信号として変換されるべき語の１ビツト
を受取るスイッチ装置と関連する。

このビットの値に従い、対応する電流源によって供給さ
れる電流は合計抵抗器もしくはダンプ抵抗器のいずれか
に指向される。

この型のＤ／Ａ変換装置はこの分野で周知である。

公知文献としては次の如きものが掲げられる。

”Ａ Ｃｏｍｐｌｅｔｅ Ｍｏｎｏｌ ｉ ｔｂｉｃｌ
０− ｂ Ｄ ／ Ａ Ｃｏｎｖｅｒｔｅｒ″ｏｆ
Ｄ−Ｊ−ＤｏｏｌｅｙＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ
５ｏｌｉｄ ５ｔａｔｅ Ｃ１ｒｅｕｉｔｓ 。

Ｖｏｌ、 Ｓｃ、 ８、屑６、Ｄｅｃｅｍｂｅｒ １９
７３゜特開昭５１−５３４４６号公報。

上記文献に説明された両変換装置は変換さるべき語のビ
ットの制御の下に、重み付けられた電流を合計線もしく
は大地にスイッチする型のものである。

完全に集積され得るＤｏｏ ｌｅｙの変換装置は１０ビ
ット＋符号の語だけを処理する事が出来、±１２ボルト
から±１８ボルトの範囲の高電圧源を要求する。

上記公開公報で説明された変換装置は１２ビツトの語を
処理し得るが、やや複雑である。

さらにこれは電流のみを供給し、この結果、電圧出力が
必要とされる場合には出力増幅器を付加する事を必要と
し、これはユニットの全体的寸法を増大し、応答速度を
減少する。

この増幅器は同様にＤｏｏｌｅｙの変換器にも与えられ
ているが、集積されている。

両者の型の装置は種々の応用に対して満足すべき応答時
間及び正確さを示すが、これ等の特性は他の応用、特に
１マイクロ秒以下の応答時間が必要とされる時には不満
足である事が示される。

本発明の目的は全体の寸法が極めて小さい完全にモノリ
シックなディジタル／アナログ変換装置を与える事にあ
る。

本発明の他の目的は短かい応答時間を示す上記の型の極
めて精度のよいＤ／Ａ変換装置を与える事にある。

本発明の他の目的は上記の型の安価なり／Ａ変換装置を
与える事にある。

本発明の他の目的は特に逐次漸近型のＡ／Ｄ変換装置に
応用するに適したＤ／Ａ変換装置を与える事にある。

本発明の変換装置は１マイクロ秒以下の応答時間で１２
ビツト語を変換する。

その特定設計により、本発明の変換装置は極めて小さな
線型誤差を示し、これは最悪の場合でも、８個の相継ぐ
ビットの任意の群における最下位ビットの半分に等しい
。

さらに本発明の変換装置は電圧出力を供給するけれども
、その全体的寸法は減少され、−辺が１．２５ｃｒＩＬ
長のモジュール上に集積され得る。

この利点は電流出力を電圧出力に変換するためのこの技
術分野で周知の変換装置において一般的使用される出力
増幅器の代りにモジュール上に集積される小寸法の出力
抵抗器で置換する事によって得られる。

本発明の変換装置は１２個のスイッチング回路に関連す
る１２個の加重電流源を含む。

各スイッチ回路は変換さるべき語の１ビツトによって制
御され、最高位のビットによって制御されるスイッチ回
路が最大の電流を与える電流源に関連する。

本発明の好ましい実施例では、スイッチ回路を制御する
ビットがＯに等しい時は、上記のスイッチ回路に関連す
る源による電流は出力合計線へ送られる。

これが１に等しい時は、電流はダンプ線へ送られる。

電流源及びスイッチ回路より成る対の組は別個の構造の
２つの群へ分割される。

要するに高位群のビットに対応する電流の精度は極めて
高くある必要がある。

なんとなれば出力アナログ値を形成する際、これが大部
分関与するからである。

この結果、電流源／スイッチ回路対の第１の群は５個の
極めて正確な電流源及び第１の型の５個の関連スイッチ
ング回路を含み、第２の群は少なく共７個のより精度の
低い、従ってより複雑でない電流源及び同様に第２の型
のより精度の低い、しかしながら極めて高速で、小さな
全体的寸法を有する関連スイッチング回路を有する。

２つの群への分割は各群に対して反対の要件、即ち高精
度及び高度しかしながら小さな全体的寸法という最良の
折衷を保証する。

高位ビット用の正確な電流源には、特性が理想（直線）
に近いダーリントン接続の複合トランジスタが基本電流
源素子として使用され、低位ビット用の電流源には、よ
り簡単な単一トランジスタが基本電流源素子として使用
される。

２つの群の源によって与えられる電流間の連続性及びそ
のスケーリングは３つの補助源、即ち高位の電流をモニ
タするマスク源、高位のイメージ源及び低位の電流をモ
ニタするマスク源並びに２つのスケーリング回路即ち高
位電流スケーリング回路と呼ばれる第１の回路及び高位
のイメージ源によって与えられる電流から低位の電流モ
ニタ源によって与えられる電流の値を制御する低位電流
スケール回路と呼ばれる第２の回路によって保証される
。

さらに、変換装置は１端子が出力合計線に接続された出
力抵抗器、１端子がダンプ合計線に接続されたダンプ抵
抗器が与えられたスケーリング兼出力回路を含む。

これ等の抵抗器の他端子はモジュール内で発生される基
準電圧ＶＲＥＦに接続される。

高位の電流をスケールする回路に接続された出力及びダ
ンプ抵抗器及びスケーリング抵抗器は完全に整合される
ために互に接近して位置付けられている。

これ等の出力、ダンプ及びスケーリング抵抗器の比は＋
ＶＲＥＦ及び−ＶＲＥＦ内に出力信号の動特性を有する
様に計算されている。

この様にして、ＶＲＥＦ’ｉ修正する事によって２セク
タ乗算器が与えられ得る。

この目的のために、ＶＲＥＦは遂行されるべき積の正の
被乗数に等しく選択され得変換器に印加されるディジタ
ル語が乗数に等しく選択される。

本発明に従い、変換装置は０強制”及び゛禁止”と呼ば
れる２つの連加の制御を含む。

強制制御の目的はすべての電流源によって与えられる電
流を変換装置人力ビット・パターンの如何にかかわらず
出力合計線へ強制する事にある。

゛°禁止”制御の目的はすべての源によって与えられる
すべての電流をタンプ線へ送る事にある。

これ等の２つの制御は本発明の変換装置が逐次近似型の
Ａ／Ｄ変換装置中に使用される時に特に有用である。

この型の変換装置は一般に変換さるべきアナログ信号を
相継いで発生される基準レベルと比較する比較装置を含
む。

これ等の基準レベルはＤ／Ａ変換装置によって発生され
得る。

比較の結果に従って、論理回路は相継いで基準レベルに
対応するビット・パターンを変換装置入力に印加する。

これ等の装置は技術分野で周知であり、例えばＪ ｏｈ
ｎ Ｗｉ ｌ ｅｙ ａｎｄ Ｓ ｏｎｓ 、 Ｉｎｃ
、刊のＤａｖｉｄ Ｆ。

Ｈｏｅｓｃｈｅｌｅ Ｊｒ、著” Ａｎａｌｏｇ Ｔｏ
Ｄｉｇｉ ｔａｌ ／Ｄｉｇｉｔａｌ ｔｏＡｎａｌ
ｏｇ Ｃｏｎｖｅｒｓｉｏｎ Ｔｅｃｈｎｉｑｕｅ”な
る単行本の第３６０頁を参照されたい。

良好な精度を特にＯの近傍で得るためには、２つのＤ／
Ａ変換装置、即ち正の基準レベルを発生するための第１
の変換装置及び負の基準レベルを発生する第２の変換装
置を使用する事はこの技術分野で周知である。

本発明のＤ／Ａ変換装置がこの様な応用で使用される時
には、変換さるべきビット・パターンの符号ビットが強
制制御及び禁止制御に作用する。

符号ビットが正の数を示す時は禁止制御が第２の変換装
置に作用し、第１の変換装置は通常に動作する。

符号ビットが負数を示す時には、強制制御が第１の変換
装置に作用し、他方策２の変換装置は通常の如く動作す
る。

本発明の一般的原理が第１図を参照して説明される。

変換装置は力ロ重電流源を含み、その数は変換される語
のビットの数に等しく、本発明の好ましい実施例では１
２＋１である。

この第１３番目の源は強制的でなく、その機能は以下説
明される。

これ等の源の２つだけ、即ち最高位ビットに対応する源
１−１及び最下位ビットに対応する源１１２だけが図示
されている。

電流源によって与えられる電流の比は２に等しく、即ち
源１−１２が電流の単位■を供給するならば、源１−１
はＩｘ２１１に等しい電流を供給する。

スイッチ回路２が各電流源に関連する。

回路２１が源１−１に、回路２−１２が源１−１２に関
連する。

電流源及びスイッチ回路を含む組立体４は２つの群４−
１及び４−２へ分割される。

第１の群４−１は最初の５個の高位ビットに対応する５
個の電流源及びスイッチ回路を含み、第２の群４−２は
次の７つの低位ビットに対する７個の電流源及びスイッ
チ回路並びに第１３の電流源＋関連スイッチ回路を含む
。

各群は追加の電流源、即ち高位電流を制御するためのマ
スク源５、高位のイメージ源６及び低位の電流を制御す
るマスク源７を含む。

これ等の源によって与えられる電流の値及び機能は以下
に説明される。

同様に変換装置は２つのスケーリング回路を含む。

第１のものは回路８及び１２を、第２のものは回路９を
含む。

回路８の機能は加重源によって与えられる電流の和を端
子１０からの電圧出力へ変換する事にある。

回路９は低位の電流スケーリング回路である。

回路８は一方では線１１により、所謂スケーリング回路
１２を介してマスク源５へ接続されている。

回路１２の機能は点１３にまたがって仮想大地を形成し
、回路５ヘスケーリング電流を与える事にある。

回路８は線１４及び１５を経て同様にスイッチ回路２−
１乃至２−１２に接続されている。

回路８は４つの抵抗器Ｒ１゜Ｒ２、Ｒ３及びＲ４を含む
。

抵抗器Ｒ３及びＲ４の端子の１つは夫々導線１４及び１
５へ接続されており、他の端子は共通節点１６へ接続さ
れている。

節点１６にはモジュール内に存在する基準電圧発生器１
７によって与えられる基準電圧ＶＲＥＦが印カロされる
。

抵抗器Ｒ１及びＲ２は節点１３及び１６間に並列に接続
されている。

低位電流スケール回路９は第１図では２つのトランジス
タＴ１及びＴ２を含み、それ等のエミッタが夫々２つの
抵抗器Ｒ５及びＲ６へ接続された電流ミラーより成るも
のとして示されている。

この回路は第７図に詳細に示されている。

抵抗器の第２の端子は節点１６に接続されている。

トランジスタＴ１はダイオード構造であり、そのベース
及びコレクタが接続されており、トランジスタＴ１のベ
ースはトランジスタＴ２のベースに接続され、Ｔ１のコ
レクタは線１８を経てイメージ源６に接続されている。

トランジスタＴ２のコレクタは導線１９を経て低位ビッ
トを制御するマスク源７に接続されている。

結局、導線１９によって運ばれる電流は導線１８によっ
て運ばれる電流に比Ｒ５／Ｒ６を掛けたものに等しい。

回路１２は第１図は２つのトランジスタＴ３及びＴ４を
含むものとして示されている。

トランジスタＴ３はそのベース及びコレクタが接続され
ているのでダイオード構造である。

そのエミッタは大地に接続され、そのコレクタはＴ４の
ものに等しい電流によってバイアスされている。

トランジスタＴ３のベースはトランジスタＴ４のベース
に接続されている。

Ｔ４のコレクタは源５に接続され、そのエミッタは点１
３に接続されている。

この結果、点１３に゛またがる電圧は −■ＢＥＴ３＋ＶＢＥＴ４ である。

ここでＶＢＥＴｓ及びＶＢＥＴ４は夫々トランジスタＴ
３及びＴ４のベース／エミッタ電圧である。

もしトランジスタＴ３及びＴ４が完全に同じであるなら
ば、節点１３にまたがる電圧は０に等しい。

ブロック１２はさらに第６図に関して説明されるスケー
リング要素を含む。

次に第１図に示された回路の動作について説明する。

各スイッチ回路２−１乃至２−１２には３つの制御端子
が与えられている。

これ等の端子の１つは変換さるべき語の１ビツトを受取
り、２つの他の端子は゛強制”、及び゛禁止”制御を受
取る。

これ等のスイッチ回路の目的は関連源によって与えられ
る電流を、これに加えられる制御に従って出力合計線１
４もしくはダンプ線１５のいずれかに指向する事にある
。

スイッチ回路２−１は最高位ビットＭＳＢによって制御
され、回路２−１２は最低位のビットＬＳＢによって制
御される。

もし゛強制”及び”禁止”制”御の条件がなくなると、
スイッチング回路はビットのみに応答し、この結果、値
Ｏのビットによって制御されるスイッチング回路に関連
する源によって与えられた電流が出力線１４に指向され
、値１のビットによって制御されるスイッチ回路に関連
する源による電流はダンプ線１５に指向される。

しかしながら、もし“強制”制御が条件付けられ、”禁
止”制御が条件付けられないと、ビット制御端子にまた
がって与えられるビットの値が何であろうと、すべての
源によって与えられる電流は線１４へ指向される。

これに対し、゛強制”制御が条件付けられず゛禁止”制
御が条件付けられると、ビット制御端子に与えられるビ
ットの値が何であろうとも、すべての源によって与えら
れる電流はダンプ線１５に指向される。

本発明の特定の実施例においては、高位の源をモニタす
るために与えられた源５は源１−２の電流に等しい電流
、即ち■×２１°を供給する電流源である。

源１−１乃至１−５並びに源６は源５のスレーブ源であ
り、高位の電流を与える。

源６は源１−４のものに等しい電流、即ち■８−■×２
８を与える。

低位のスレーブ源１−７乃至１−１２のためのマスク源
である源７は源１−６の電流に等しい電流を与える様に
選択される。

この目的のために、抵抗のＲ５／Ｒ６比は１／４に等し
く、これにより導線１９上の電流はＩ Ｘ ２８Ｘ ２
−２＝Ｉ Ｘ ２６に等しくされる。

補助源５，６及び７によって与えられるこれ等の電流の
値は本発明の特定の実施例に対して選択されたものであ
り、これ等の値はＲ１／Ｒ２の比が修正される事によっ
て修正され得る事に注意されたい。

抵抗Ｒ３は電流を合計するために使用される。

なんとなれば、これは電圧＋■ＲＥＦ及び出力１０間に
接続されているからである。

最大値の出力電圧は出力線１４にビット電流が存在しな
い時にＶＲＥＦに等しい。

抵抗Ｒ１／Ｒ４比は出力信号の動特性が２ＶＲＥＦに等
しくなる様に選択され、この事はすべての電流が抵抗器
Ｒ３で合計される時最小の出力電圧−ＶＲＥＦを与える
。

次にこの抵抗器の比が上述の出力信号動特性を与える事
が示される。

回路１２は高位の電流、次のスケーリング電流をマスク
源５に印力口する。

ＩＣＡＬ＝ ［（Ｒ１＋Ｒ２）／ＲＩ Ｒ２）ＶＲＥＦ
Ｒｌ−Ｒ２−ＲｏＡＬに選ぶ事によって ＩＣＡＬ ：２ＶＲＥＦ／ＲＣＡＬ が得られる。

出力信号の動特性２ＶＲＥＦはＩＳＭＡＸを最大出力電
流としてＲ３Ｘ Ｉ ＳＭＡＸに等しい。

この結果電流ＩＣＡＬは源１−２によって与えられる電
流に等しく選択されているので、これはＩＳＭＡＸの１
／４に等しい。

従って出力信号の動特性を２ＶＲＥＦに等しくするため
にはＲ３＝ＲｏＡＬ／４である必要がある。

抵抗器Ｒ４は抵抗器Ｒ３に等しく選択され、これは抵抗
器Ｒ３で合計さるべき電流の補電流を抵抗器Ｒ４で合計
せしめる事を可能ならしめる。

従ってＲ３及びＲ４の端子にまたがる電圧は常に反対位
相にあり、これは高位の電流スイッチングを加速するの
に使用される。

次に第２図を参照して、高位の電流源５，１−１乃至１
−５及び６の源がどの様にして具体化されるかが説明さ
れる。

これ等の源は第１図と同一の参照番号を帯びている。

源１−５を除くすべての源は同一セルより戒る、加重は
これ等のセルのいくつかを並列に配列する事によって遂
行される。

例えば、源１−１は８個のセルを含み、源１−２は４個
のセル、源１−３は２個のセル、源１−４は１個のセル
を含む。

源１−２及び１−４の電流に等しい電流を与える補助源
５及び６は夫々これ等の源と同一の構造を示している。

第１図を参照して説明された如く、源５はこれに接続さ
れた加重電流源を制御するマスク源である。

電流ＩＣＡＬは第１図の回路８及び１２によってマスク
源５へ与えられる。

各セルを形成する部品は同一参照番号が与えられ、これ
に続いて電流源に対応するサフィックスが与えられてい
る。

１つのセルの一般的説明ではサフィックスなしの参照番
号のみが示される。

源１−１乃至１−４のセルは４個のトランジスタ２２乃
至２５及び２個の抵抗器２６及び２７を含む。

トランジスタは２個並列の２組で配列されている。

即ちトランジスタ２２及び２３が一組を与える。

これ等のエミッタ、ベース及びコレクタは相互接続され
ている。

トランジスタ２４及び２５の場合も同じである。

トランジスタ２２及び２３並びにトランジスタ２４及び
２５はダーリントン・モードで配列されている。

この目的のために、トランジスタ２４及び２５のコレク
タはＭ点でトランジスタ２２及び２３のコレクタへ接続
されている。

トランジスタ２４及び２５のエミッタは一方ではトラン
ジスタ２２及び２３のベースへ接続され、他方抵抗器２
７を経てトランジスタ２２及び２３のエミッタに接続さ
れている。

トランジスタ２２及び２３のエミッタ並びに抵抗器２７
の接続点は抵抗器２６を経て電力源−■。

に接続されている。

セルの各々は電流発生器として働く。電流源５，１−１
乃至１−４及び６を形成するセルのすべてのトランジス
タ２４，２５のベースは適切な電圧によってバイアスさ
れた導線３０によって相互接続されている。

各源は上記の如くいくつかのセルより成るが、１つの源
の複数のセルは点Ｍ及び電圧−Ｖ。

間で並列に接続される。

源５において、第１図の回路１２は電流■。

ＡＬを点Ｍ−５に印加する。

この結果、電流ＩＣＡＬ／４が源５を形成するセルの各
々に流れる。

なんとなれば源５中には４つのセルが存在するからであ
る。

トランジスタ２４−５及び２５−５のベースは加重源１
−１乃至１−４及び６中の対応するトランジスタのベー
スに接続されているので、上記種種の加重源を形成する
セル中のトランジスタ２４２５とトランジスタ２２−２
３のエミッタ間のベース−エミッタ電圧は源５のセル中
の対応するベース−エミッタ電圧に等しく、この結果セ
ルのすべての部品が完全に同一だとすると、各セルは各
セルが接続された点Ｍに■ｃＡＬ／４に等しい電流を与
える様に寄与する。

源１−５は上記のセルの各々と同−構造及び同一部品を
使用するがトランジスタは２重に配列されていない。

源１−５は唯２つのダーリントン配列トランジスタ２８
及び２９のみを含む。

トランジスタ２９のベースはすべてのセルのトランジス
タ２４・及び２５のベースに接続されている。

トランジスタ２８及び２９のコレクタは点Ｍ１−５に接
続されている。

トランジスタ２９のエミッタは一方ではトランジスタ２
８のベースに接続され、他方では抵抗器２７ １−５を
介して同一トラ、ンジスタのエミッタに接続されている
。

抵抗器２７１−５の値は他のセルの抵抗器２７の値の２
倍である。

抵抗器２７及びトランジスタ２８の共通点は抵抗器２６
１−５を経て電圧−ｖｏに接続されている。

抵抗器２６１−５の値は同様に他のセルの抵抗器２６の
値の２倍である。

この様にして、トランジスタは２重の配列されていず抵
抗器の値はこのセル中では２倍にされているので発生さ
れる電流は源１−１乃至１−４゜５及び６を構成する１
つのセルによって発生される電流の半分に等しい。

対応する源の点Ｍに接続された端子２０１５．２０ １
−１，２０ １−２，２０ １−３゜２０ １−４は電
流スイッチ回路へ接続されなければならない端子である
。

端子２０−３は第１図の導線１８によって回路９に接続
されなければならない。

最後に、種々の電流源を形成するために並列に接続され
る同一セルの配列は対称の中心を考慮しつつ物理的回路
上に具体化される。

従って、横並びに配列されたセルを同一方向に進む様に
眺めると、これ等は源１−１の１セル、次いで基準源５
の１セル、次いで源１−２の１セル、源１−１の第２の
セル等々が見出される。

源１−５の１つのセルが対称の中心上に存在する。

従って、電流源によって与えられる電流の値はセルの物
理的特性の線形変化に依存しなくなる。

セルの並列配列の最後の利点は次の如きものである。

電流の値開の比の統計的分散は他の手段としてセルの幾
可学形状がプロセスの最適パホーマンスで選択された時
に減少される。

換言すれば変換器の正確さは理論的にはセルの数の平方
根に比例して増大する。

次に第３図を参照して、低位の電流源組立体４−２につ
いて説明する。

これ等の源は第１図と同一の参照番号を帯びている。

低位電流を発生するのに使用される原理は高位の源の組
立体のために使用された原理と同じである。

即ちマスク源７が与えられ、その中の電流は第１図の回
路９によってセットされ、この源がスレーブ源を制御す
る。

源Ｔ及び１−６は４つのトランジスタを含む４つの基本
的電流発生器より成る。

これ等のトランジスタのコレクタは出力端子２０−７及
び２０１−６に夫々接続されている。

これ等のトランジスタのベースはすべてリンクされてお
り、エミッタは同一抵抗器を経て電力供給源−■ｏに接
続されている。

源γのトランジスタは３０１，３０２゜３０３及び３０
４と番号が付されており、抵抗器は３０５，３０６，３
０７，３０８と番号が付されている。

源７のトランジスタのコレクタは端子２０−７へ接続さ
れており、この端子は第１図の導線１９に接続されなけ
ればならない。

源１−７は源γ及び源１−６と同一の２つの基本的電流
源を含む。

従って、これは２つのトランジスタ３１８及び３１９よ
り成り、それ等のエミッタは２つの抵抗器３２０及び３
２１を経て電圧■ｏに接続されている。

トランジスタ３１８及び３１９のコレクタは端子２０１
−７へ接続されており、この端子２０１−γはスイッチ
ング回路２−γへリンクされなければならない。

源１−８はトランジスタ３２２より成る唯一の基本電流
発生器を含み、そのエミッタは抵抗器３２３を経て電圧
−■。

へ接続されている。そのコレクタは端子２０ １−８へ
接続されており、この端子はスイッチ回路２−８へリン
クされなければならない。

電流源１−９乃至１−１２ははしご状抵抗器回路網Ｒ−
２Ｒ並びにセル１−８の発生器と同一である電流発生器
により加重される。

源１−９はトランジスタ３２４を含み、そのコレクタは
端子２０１−９へ接続されており、エミッタは抵抗器３
２５を経て電圧−■ｏへ接続されている。

抵抗器３２５は源γ及び１−６乃至１−８のトランジス
タのエミッタ抵抗器と同一の値を有する。

上述の事は源１−１０乃至１−１２並びに抵抗器３２７
，３２９及び３３１を含む源１−１０乃至１−１２につ
いても成立つ。

抵抗器３３２，３３３．３３４．３３５の値はエミッタ
抵抗器の値の半分に略等しく、抵抗器３２３及び３２５
，３２５及び３２γ、３２７及び３２９．３２９及び３
３１のエミッタに接続されていない側の端子間に取付け
られており、１つの源と他の源のエミッターベース電圧
の変動を考慮に入れて、この技術分野で周知の如く同一
の電流源によって与えられる電流に重み付けを与えてい
る。

源１−１２によって供給されている電流に等しい電流を
供給する源１−１７が与えられる。

この迫力目の源はトランジスタ３３６を含み、そのコレ
クタは端子２０ １−１２’へ接続されており、そのベ
ースはトランジスタ３３０のベースへ接続されておりエ
ミッタは上記のトランジスタ３３０のエミッタへ接続さ
れている。

この源はＤ／Ａ変換装置モードの動作では使用されず、
この変換装置のＡ／Ｄ変換装置への適用の際に使用され
る。

従って、その機能は第９図を参照する事によって説明さ
れる。

低位電流源のすべてのトランジスタのベースは導線３３
７を介して適切なバイアス電源に接続されている。

次いで、第４図を参照して、高位の電流を指向するため
に与えられるスイッチ回路、即ち第１図のスイッチング
回路２−１乃至２−５について説明する。

これ等のスイッチング回路のすべては同一構造であるの
で、源１−１及び１−２をスイッチングするための回路
２−１及び２−２のみが第４図に示されている。

回路２−３乃至２−５は同一であるので、図面上では回
路２−１及び２−２の如く接続されなければならない。

同様にスイッチング回路２−１及び２−２は、回路２−
１中ｌこあっては速度及び信頼性を減少する接合中の高
過ぎる電流密度を避けるために成るトランジスタが２重
にされている点を除き、同一構造である。

従って図面の説明を簡単にするために１つの回路が一般
的に説明され、スイッチング回路２−１の部品だけが参
照される。

スイッチング回路２−２の部品は示されているが、参照
されない。

与えられたスイッチング回路中の特定の部品が説明Ｏこ
含まれる時は、一般的参照番号とこれに続く関連スイッ
チング回路に対応するサフィックスが与えられる。

第４図Ｏこ示された如く、各スイッチング回路は回路４
００を含み、これは端子２０に接続された加重電流源に
よって供給される電源を第１図に示された出力合計線１
４もしくはダンプ線１５へ向けて指向する。

″強制″制御のみならずビット制御を受取る回路４０１
は制御を回路４００へ移し、レベル調節を遂行する。

この回路は与えられた高レベル及び低レベルで入力制御
を回路４００に移す。

考慮中の２つのレベルはスイッチ番号に従ってわずかに
変化する。

それ等の概略値は４２２の如きトランジスタのベース及
び共通電位ＶＲＥＦ２間で測って１．９ボルト及びＯ，
ボルトである。

これ等のレベルはこれ等がＴＴＬ論理装置等で通常使用
されているレベルと両立し得る限りＯこおいて、変換装
置の入力論理レベルとは独立したものである。

レベル・シフト回路４０２はすべてのスイッチ回路に共
通である。

この回路は″禁止”制御に使用され、これを能動化する
。

変換装置の入力ビツトは最初の５個のビットの場合端子
４０３−１，４０３−２．・・・・・・４０３−５へ印
加される。

回路４０１は電流源トランジスタ４０４を含み、そのエ
ミッタは抵抗器４０６を介して電圧＋Ｖｃを与える線４
０５に接続されている。

本発明の好ましい実施例においては、＋Ｖｃは５ボルト
に等しく選択されている。

以下与えられるすべての他の電圧値はこの特定の値を基
準とするものである。

電流源トランジスタ４０４のベースはＤＣ電圧ＶＰＯＬ
に接続されている。

その値はＶｃより１．３ボルト低く、現在の例では３．
７ボルトである。

トランジスタ４０４のコレクタはスイッチング・トラン
ジスタ４０７のエミッタに接続されている。

トランジスタ４０７のコレクタは抵抗器４０８を経て略
−４，６ボルトのＤＣ電圧ＶＲＥＦ２へ接続されている
。

電ＩＥＶ は導線４０９を介してすＥＦ２ べての回路４０１ ２−１乃至４０１ ２−５の抵抗器
４０８へ印加されている。

トランジスタ４０７ ２−１乃至４０７ ２−５のベー
スのすべては導線４０１によって接続されており、トラ
ンジスタ４０４ ２−１乃至４０４２−５のベースのす
べては導線４１１を介して接続されている。

端子４０３のビット制御はダイオード構造トランジスタ
４１２の陰極に印加される。

即ちこの陰極はトランジスタ４１２のエミッタより成り
、そのベース及びコレクタが接続されている。

導線４１３へ印加される“強制″制御はトランジスタ４
１２と同様なダイオード構造トランジスタ４１４の陰極
へ印加される。

ダイオード構造トランジスタ４１２及び４１４の陽極は
トランジスタ４０７のエミッタに接続されている。

トランジスタ４０７のコレクタは導線４１５を介して回
路４００に接続されている。

“禁止”制御のための回路４０２は回路４０１の構造と
類似の構造を示す。

これは電流源トランジスタ４１６を含み、そのエミッタ
は抵抗器４１７を経て電圧＋Ｖｃを供給する線４０５に
接続されている。

ベースは導線４１１に接続されている。そのコレクタは
スイッチング・トランジスタ４１８のエミッタへ接続さ
れている。

トランジスタ４１８のベースは導線４１０に接続されて
おり、そのコレクタは抵抗器４１９を経て、電圧ＶＲＥ
Ｆ２を供給する導線４０９に接続されている。

同様にこのコレクタは導線４２０を経て回路４００に接
続されている。

″禁止″′制御はダイオード構造トランジスタ４２１の
陰極へ印加されており、そのベース及びコレクタはトラ
ンジスタ４１６のコレクタ及びトランジスタ４１８のエ
ミッタが接続されている共通点へ接続されている。

このスイッチング回路はスイッチ２−１中では２重にさ
れたトランジスタ４２２を含む。

即ちトランジスタ４２２がトランジスタ４２２′と関連
する。

トランジスタ４２２及び４２２′のベース、コレクタ及
びエミッタに相互接続されている。

トランジスタ４２２のベースはトランジスタ４０７のコ
レクタに接続されている。

そのエミッタは端子２０に関連する電流源に接続されて
いる。

トランジスタ４２２のコレクタは第１図のダンプ線１５
へ接続される。

２つのトランジスタ４２３及び４２４を含むダーリント
ン組立体は端子２０及び出力合計線１４間Ｏこ接続され
ている。

トランジスタ４２４はスイッチ２−１では２重にされて
おり、前の場合の如く、トランジスタ４２４′と関連し
ている。

トランジスタ４２３及び４２４のコレクタは線１４へ接
続されている。

トランジスタ４２３のエミッタはトランジスタ４２４の
ベースへ接続されており、抵抗器４２５を経て同一トラ
ンジスタのエミッタへ接続されている。

トランジスタ４２３のベースは導線４２６へ接続されて
おり、導線４２６はトランジスタ４２３ ２−１乃至４
２３ ２−５のベースのすべてを接続している。

導線４２６はバイアス電圧ＶＰＯＬへ接続されている。

回路４００ ２−１中のトランジスタ４２７′と２重に
されているトランジスタ４２７のベースはトランジスタ
４１８のコレクタに接続されている。

従って、トランジスタ４２７，４２７’は禁止信号へ応
答する。

そのコレクタは線１５へ接続されており、そのエミッタ
は端子２０に関連する電流源へ接続されている。

回路４００ ２−１中ではトランジスタ４２８′と２重
にされているトランジスタ４２８のエミッタは接続され
ていない。

そのベース／コレクタ接合によるコンデンサが夫々トラ
ンジスタ４２４及び４２３のベース−エミッタ接続点と
夫々トランジスタ４２２及び４２７のコレクタ間に存在
する。

次に高レベル・スイッチング回路の動作が説明される。

先ず、第１の場合として、禁止及び強制制御が脱勢され
ており、即ちダイオード構造のトランジスタ４２１及び
４１４のエミッタにおける制御が夫々低レベル及び高レ
ベルにあるものと仮定する。

これ等の条件においては、ダイオード構造トランジスタ
４２１は導通し、ダイオード構造トランジスタ４１４は
非導通である。

この結果、トランジスタ４１６によって与えられる電流
はダイオード構造トランジスタ４２１へ流れる。

トランジスタ４１８はトランジスタ４２７と同様オフで
ある。

禁止制御は効力を有さない。ダイオード構造トランジス
タ４１４は非導通であるので、トランジスタ４０４によ
って与えられる電流は強制制御の影響を受けず、端子４
０３上のヒツトの影響のみを受ける。

端子４０３にまたがるビットが低レベル（１，５ボルト
以下）にあるものと仮定する。

ダイオード構造トランジスタ４１２は導通ずる。

トランジスタ４０４によって与えられる電流は、トラン
ジスタ４１２へ流れ、トランジスタ４０７はオフである
。

従って、トランジスタ４２２も同様に禁止される。

トランジスタ４２３のベース（こかかるバイアス電圧に
よって、ダーリントン組立体４２３−４２４は導通し、
端子２０へ接続された電源によって供給される電流が出
力合計線１４へ向って指向される。

逆に、もし端子４０３にまたがるビットが高レベル（１
，５ボルト以上）（こあるとすると、トランジスタ４１
２が禁止され、トランジスタ４０４の電流はトランジス
タ４０７へ向って進み、トランジスタ４０７が導通ずる
事になる。

この結果、トランジスタ４２２のベースにまたがる電圧
は増大し、該トランジスタ４２２が導通し、その動作は
トランジスタ４２３及び４２４の動作をオーバーライド
し、端子２０に接続された電源によって与えられる電流
はダンプ合計線１５へ指向される。

″禁止″制御が付勢され、即ち高レベルにあり、″強制
″制御が脱勢されると、ダイオード構造トランジスタ４
２１は非導通状態になる。

この結果トランジスタ４１６の電流はトランジスタ４１
８へ進み、トランジスタ４１８が導通するに至る。

これはトランジスタ４２７を導通させ、その動作はトラ
ンジスタ４２２及び４２３−４２４の動作をオーバーラ
イドし、端子２０へ接続された電流源によって供給され
る電流はダンプ合計線１５へ向けられる様になる。

もし強制制御が付勢され、即ち低レベルにあり及び禁止
制御が脱勢されると、ダイオード構造トランジスタ４１
４が導通し、従ってトランジスタ４０４の電流はこのト
ランジスタによって導かれる。

トランジスタ４０７はトランジスタ４２２と同様オフと
なり、端子２０に接続された電源によって供給される電
流は端子４０３にまたがる制御が何であろうともダーリ
ントン組立体４２３−４２４を通して出力合計線１４へ
転送される。

コンデンサとして使用されるトランジスタ４２８は線１
５からの交流電流をトランジスタ４２４のベースへ転送
し、これにより任意の電圧変化が出力合計線上に現われ
る時、トランジスタ４２４のベースによって受取られる
交流電流を補償する。

これはミラー効果を補償する事によってスイッチ速度を
増大する。

高位の電流スイッチ回路中で、ダーリントン組立体４２
３−４２４は電流損失を避け、精度を増加するために利
得を増大する裸出力線へ電流を指向する経路中に使用さ
れる。

これは電流をダンプ線に指向する経路中には必要とされ
ない。

なんとなれば、この場合精度はより重要でないからであ
る。

レベル・シフト回路の電流源トランジスタ４１６．４０
４ ２−１乃至４０４ ２−５のベースのみならず同一
回路のスイッチング・トランジスタ、即ち４１８，４０
７ ２−１乃至４０７２−５のベースをバイアスするの
に必要とされる適切な連続的電圧レベル■ＰｏＬ（４１
０）、ＶＰＯＬ（４１１）、ＶｐｏＬ（４２６）を発生
するのには変換装置中において追加の回路を与える事が
必要とされる事を理解されたい。

これ等の回路のその具体例はこの分野の専門家にとって
明らかであろうから図示されない。

次に低位電流をスイッチするために与えられる回路が説
明される。

これ等の回路においては、精度は高位の電流をスイッチ
するために与えられる回路におけるよりもよりクリティ
カルでない。

なんとなれば上述の如く、上記電流は出力信号を形成す
る際により小さな部分だけ関与するからである。

この結果、スイッチング回路２−６乃至２−１２及び２
−１２’はスイッチされるべき電流の値が小さいにも拘
らず高スィッチング速度を得るためにダーリントン組立
体が単一のトランジスタが与えられた組立体で置換され
た事を除き、スイッチング回路２−１乃至２−５と同一
基本構造が与えられる。

さらに、精度は極めて満足すべきものでありしかもこれ
等の回路の全体的寸法が減少される。

第５図においては、スイッチング回路２−６及び２−１
０、これ等に対して成る変更を示す回路２−１１，２−
１２及び２−１２’のみが完全に示されている。

第４図の場合と同様に、これ等の回路の唯一つが示され
ており、第５図及び第４図では１００位の数字を除き同
一素子には同一参照番号が使用されている。

第５図に示されたる如く各回路２−６乃至２−１２′は
電流指向回路５００、レベル制御兼シフト回路５０１及
び低レベル・スイッチング回路のすべての群に共通で禁
止制御を印加し、付勢するための回路５０２を含む。

低位のビットは入力５０３−６乃至５０３−１２へ印加
される。

回路５０１は第４図の回路４０１と同一構造であり、従
ってここでは説明されない。

回路５０２は同様に回路４０２と同一構造が与えられ、
同じ様に動作する。

唯一の差異は抵抗器４１９と類似の抵抗器５１９に３つ
のタップＡ。

Ｂ、Ｏが与えられ、これ等から回路５００のトランジス
タ５２７のベースに働く禁止端子から発生された制御が
取出される点にある。

トランジスタ５２７ ２−６乃至５２７ ２−１０のベ
ースはタップＡに接続されており、トランジスタ５２７
２−１１のベースはタップＢへ接続されており、トラ
ンジスタ５２７ ２−１２及び５２７ ２−１２’のベ
ースはタップＣへ接続されている。

スイッチング回路５００自体中においては、第４図のダ
ーリントン組立体は１つもしくはいくつかのトランジス
タによって置換されている。

例えば、回路５００ ２−６中において、一般的参照番
号５３０を帯びる４つのトランジスタのベース、コレク
タ及びエミッタは回路２−７及び２−８と同一構造で同
一利得を有する構造体を形成するために相互接続されて
いる。

コレクタは出力合計線１４へ接続され、エミッタは端子
２０ １−６へ接続され、ベースは線５３２を介して追
加の回路５３１から発生されるバイアス電圧を受取る。

回路５３１については後に説明される。

回路５００ ２−７においては、素子５３０２−７は２
つの結合されたトランジスタより戊り、他の２つの構造
体５００ ２−８乃至５００２−１０においては単一の
トランジスタより成り、そのベースは同様に線５３２に
接続されている。

回路ｓｏｏ ２−１１においては、トランジスタ５３
０ ２−１１のベースは線５３３を介して他のバイアス
電圧ζこ接続され、回路５００２１２及び５００ ２−
１２’においてはトランジスタ５３０ ２−１２及び５
３０ ２−１２’のベースは線５３４に接続されている
。

追加のバイアス回路５３１には構造体５０２と類似の構
造が与えられている。

即ち２つのトランジスタ５３５及び５３６を含む。

トランジスタ５３５のエミッタは抵抗器５３７を経て線
４０５へ接続されており、そのベースは線４１１へ接続
されており、そのコレクタは抵抗器５３８を経てトラン
ジスタ５３６のエミッタへ接続されている。

トランジスタ５３６のベースは線４１０へ接続され、そ
のコレクタは抵抗器５３９を経て電圧ＶやＦ２へ接続さ
れている。

抵抗器５３９には３つのクツプＤ、Ｅ、Ｆが与えられ、
これ等Ｏこは夫夫線５３２．５３３及び５３４が接続さ
れている。

高位のビットに対応する電流をスイッチするための回路
中での如く、回路５００を制御するのに使用される信号
は各ビット電流に対しオン及びオフ状態Ｏこある電流の
比が出力線中で正確である事を保証するために限定性の
良い振幅を有する事が必要である。

第５図の回路において、トランジスタ５３０ ２−６乃
至５３０ ２−１０のベースにかかるバイアス電圧はト
ランジスタ５２７ ２−６乃至５２７ ２−１０に作用
する制御の場合と同様同一である。

これ等のトランジスタ中において、５２２ ２−６乃至
５２２２−１０のベース上のビット制御は略３８０ ｍ
Ｖ（７）振幅を示し、トランジスタ５３０ ２−６乃至
５３０２−１０のベースにまたがるバイアス電圧はＶ
より１９０ｍＶ上にある。

ＥＦ２ 回路５００２−１１において、トランジスタ５２２２−
１１のベースに印加される制御の振幅は３３０ｍＶであ
り、トランジスタ５３０２−１１のベースにまたがるバ
イアス電圧はＶＲＥＦ２の１６０ｍＶ上（こある。

回路５００ ２−１２及び５００ ２−１２’中では、
トランジスタ５２２ ２−１２及び５２２２−１２’の
ベース上の制御信号は２６０ｍＶであり、トランジスタ
５３０ ２−１２及び５３０２−１２’のベース上のバ
イアス電圧ばＶＲＥＦ２の上１３０ｍＶにある。

これ等の値は一例としてのみ与えられ、適正な電圧を発
生するためのレベル・シフト回路を可能とするために図
示されていない追加の制御回路が与えられる事は明らか
であろう。

これは線４１０及び４１１上の電圧をモニタする事によ
って保証され得る。

次に高位電流を較正するために与えられる回路８．１２
及び９が詳細に説明される。

その−機能が高位の電流を較正する事にある回路８及び
１２は高位の電流を制御するマスク源Ｏこ１つの決まっ
た電流値を与えるのに使用される。

事実、この回路の出力電流は入力電流に正確に等しい事
が必要である。

第１図に示された回路８において、出力抵抗器Ｒ３及び
Ｒ４は１にオームに等しく選択され、較正抵抗器Ｒ１及
びＲ２は夫々４にオームの値を有する。

上述の如く、この抵抗比が出力電圧の動的範囲（＋ＶＲ
ＥＦ 、ＶＲＥＦ ）を決定する。

出力抵抗器Ｒ３は出力合計線へ接続され、Ｒ１及びＲ２
の接続点は高位源の較正ブロック１２に線１１を介して
接続されている（第１図）。

第６図に示された第１図の回路１２は主に２つのトラン
ジスタ６０１及び６０２より成る電流ミラーである。

トランジスタ６０２のエミッタは端子６０３を経て大地
に接続され、トランジスタ６０１のエミッタは第１図の
線１１に接続されている。

トランジスタ６０１及び６０２のベースは相互接続され
ている。

トランジスタ６０４のベースがトランジスタ６０１及び
６０２のベースＯこ接続されている。

トランジスタ６０４のエミッタは大地に接続され、コレ
クタはトランジスタ６０５のエミッタに接続され、６０
５のコレクタは電圧−Ｖｃに接続されている。

線１１を流れる電流は較正電流である。

これは一方テはＶＲＥＦ（Ｒ１＋Ｒ１’ＲＩＲ２ＩＣ等
しくある必要があり、これはトランジスタ６０１のエミ
ッタが仮想的に接地される事を必要とし、又この電流は
他方線６２２を介して高位の較正電源へ向って完全に転
流される必要がある。

これ等の条件の第１のものはトランジスタ６０１及び６
０２に同一動作条件を与える事によって満足されるが、
この事はこれ等のトランジスタのコレクタに接続されて
いる抵抗器６１３及び６２１を等しく、第２図の回路５
である高位の較正源の電流を抵抗器６１４及び６１５に
関連するトランジスタ６１１及び６１２より戒る補助電
源の電流と略等しくする事によってなされる。

トランジスタ６１１及び６１２のコレクタは抵抗器６１
３に接続され、トランジスタ６１１のベースはトランジ
スタ６１２のエミッタに接続され、抵抗器６１４はトラ
ンジスタ６１２のエミッタ及びトランジスタ６１１のエ
ミッタに接続されている。

トランジスタ６１１のエミッタは抵抗器６１５を経て電
圧Ｖｃに接続されている。

較正電源の電流と補助電源６１Ｌ６１２の電流を等しく
するためには、第２図の抵控器２７−５及び２６−５の
値の１／４である様に抵抗器６１４及び６１５の値を選
択するだけで十分である。

第２の条件はそのベースが抵抗器６２１に接続され、そ
のベース電流がトランジスタ６０１のベース電流に等し
いトランジスタ６０５によって保証される。

なんとなればトランジスタ６０４はトランジスタ６０１
と同一電流で動作するからである。

従って線１１から失われるトランジスタ６０１のベース
電流は線６２２に印加されるトランジスタ６０５のベー
ス電流によって正確に平衡される。

そのコレクタが接地されており、ベースがトランジスタ
６０５のベースＩこ接続されており、そのエミッタが線
３０（第２図）に接続されたトランジスタ６０６はすべ
ての高位源に共通な導体３０に作用して線１１に印加さ
れる電流に等しい電流を源５に強制する誤差増幅器であ
る。

２つのトランジスタ６０７及び６０８並びに抵抗器６１
０を含む回路はビット２に対応する電流指向回路中の電
流の損失を再コピーするの番こ使用される。

これ等のトランジスタは次の如く配列されている。

これ等のコレクタは線１１ζこ接続され、トランジスタ
６０７のベースは接地され、そのエミッタはトランジス
タ６０８のベースに接続されている。

トランジスタ６０７のエミッタは同様に抵抗器６１０を
介してトランジスタ６０８のエミッタに接続されている
。

トランジスタ６０８のエミッタはトランジスタ６２３の
コレクタに接続されており、６２３のベースはトランジ
スタ６０１のコレクタに、エミッタはトランジスタ６０
６のベース及び抵抗器６２１に接続されている。

トランジスタ６１６のベースはトランジスタ６０２のコ
レクタに、コレクタは大地に、エミッタはトランジスタ
６１１及び６１２のコレクタＯこ接続されている。

トランジスタ６０２及び６０４のベースは同様に抵抗器
６１７を経て大地に接続され、トランジスタ６１８及び
トランジスタ６１９を経て電圧−Ｖｃへ接続されている
。

トランジスタ６１８のコレクタはトランジスタ６０２の
ベースに接続されている。

エミッタはトランジスタ６１９のエミッタに接続されて
おり、トランジスタ６１９のコレクタは電圧−Ｖｃに接
続されている。

トランジスタ６１９のベースはトランジスタ６１１及び
６１２のコレクタ並びにトランジスタ６１６のエミッタ
の共通点に接続されている。

トランジスタ６１８は抵抗器６２０及びゼナー・ダイオ
ード構造トランジスタ６２４（即ちそのベース及びコレ
クタが相互接続されているトランジスタ）を含む回路に
よってバイアスされている。

トランジスタ６１８のベースは抵抗器６２０を経て接地
され、トランジスタ６２４のエミッタに接続され、トラ
ンジスタ６２４のコレクタは電圧Ｖｃへ接続されている
。

次いで低位の電流を較正する回路が第７図を参照して説
明される。

この回路はトランジスタ７０１及び７０２より戒る電流
ミラーを含む、これ等のトランジスタのエミッタは夫々
並列に接続された４つの抵抗器７０３乃至７０６、及び
抵抗器７０７を経て電圧＋ＶＲＥＦに接続されているＱ
これ等の抵抗器は同一の値が与えられているので、トラ
ンジスタ７０１のエミッタ抵抗器はトランジスタ７０２
のエミッタ抵抗器の１／４となる。

トランジスタ７０１及び７０２のベースは点７０８へ相
互接続されている。

点７０８は抵抗器７００を経て電圧＋ＶＲＥＦに、トラ
ンジスタ７０９を経て電圧−Ｖｃへ接続されている。

ここでトランジスタ７０９のコレクタが点７０８へ接続
され、エミッタがトランジスタ７１０のエミッタへ接続
され、トランジスタ７１０のコレクタが電圧−Ｖｃへ接
続されている。

トランジスタ７１０のベースは端子２０−６へ接続され
ている。

トランジスタ７０９はトランジスタ７０９のベース及び
電圧＋ＶＲＥＦ間の抵抗器７１３並びにゼナー・ダイオ
ード構造トランジスタ７１４を含む回路によってバイア
スされている。

トランジスタ７１４のエミッタはトランジスタ７０９の
ベースに接続され、ベース及びコレクタは電圧−Ｖｃへ
接続されている。

トランジスタ７０１のコレクタは抵抗器７１１を経て第
３図の端子２０−６へ接続されている。

コレクタはトランジスタ７１２のベースへ接続されてい
る。

トランジスタ７１２のコレクタはトランジスタ７０１の
エミッタへ接続されており、エミッタは端子２０−６へ
接続されている。

この回路の第２の分枝において、トランジスタ７０２の
コレクタは抵抗器７１８を介して端子２０−７へ接続さ
れている。

このコレクタはトランジスタ７１４′のベースへ同様に
接続されている。

トランジスタ７１４′のコレクタはトランジスタ７０２
のエミッタに接続されている。

エミッタは端子２０−７へ接続されている。

トランジスタ７１９のコレクタは電圧＋ｖＲＥＦへ接続
されている。

そのベースは端子２０−７へ接続されている。

エミッタは２つのトランジスタ７２０及び７２１を含む
回路に接続されている。

トランジスタ７２０のコレクタは一方ではそのベースに
接続されており、他方トランジスタ７２１のコレクタへ
接続されている。

トランジスタ７２０のエミッタはトランジスタ７２１の
ベースへ接続されており、トランジスタ７２１のエミッ
タは端子７２２へ接続されており、端子７２２には第３
図の導線３３７が接続されている。

トランジスタ７０１及び７０２は同一ベース・エミッタ
電圧で動作する。

抵抗器７０３乃至７０６と等価の１抵抗器は抵抗器７０
７の１／４であるから、端子２０−７へ向って流れる電
流は端子２０−６へ向って流れる電流の１７４である。

トランジスタ７１９及びダイオード接続トランジスタ７
２０及び７２１はマスク源７に与えられる電流をビット
４に対応する源によって与えられる電流の１／４に等し
くする増幅器を形成する。

変換装置の主要素の説明が行われたので、第８図を参照
してレベルＶＲＥＦを発生する回路の説明を行う。

このブロックはこの例では２．５ボルトに等しい温度安
定出力電圧を与える。

これは＋５ボルトの電圧子Ｖｃから供給される。

従って電力供給電圧＋Ｖｃ及び−Ｖｃは従来の装置中に
おける電圧よりも相対的に低い。

この事は本発明の変換装置に特定の利点を与える。

この回路は基準電圧を与えるセル８０１．起動回路８０
２、出力増幅器８０３及び電流ミラー８０４を含む。

回路８０１はトランジスタ８０６乃至８１２並びに抵抗
器８１３乃至８１７を含む。

この回路はトランジスタ８１１及び８１２を流れる電流
に依存する電圧を節点８１８に与える。

この電流の成る特定の値に対しては、この電圧は温度安
定である。

トランジスタ８０７及び８０８は整合しており、それ等
のベースはエミッタ及びコレクタと同様に接続されてい
る。

トランジスタ８０９及び８１０についても同様である。

トランジスタ８０７及び８０８のコレクタはトランジス
タ８０９及び８１０のコレクタと同様、夫々抵抗器８１
４及び８１５を経て点８１８に接続されている。

トランジスタ８０１及び８０８のエミッタは直接接地さ
れ、トランジスタ８０９及び８１０のエミッタは抵抗器
８１６を介して接地されている。

トランジスタ８０６のコレクタは点８１８に接続され、
そのベースはトランジスタ８０７及び８０８のコレクタ
に、エミッタはトランジスタ８０７及び８０８のベース
並びに抵抗器８１９を介して大地に接続されている。

トランジスタ８１１及び８１２のコレクタは８１９で共
通に接続されている。

トランジスタ８１１のベースはトランジスタ８０９及び
８１０のコレクタへ接続されている。

トランジスタ８１１のコレクタはトランジスタ８１２の
コレクタへ接続されており、そのエミッタは抵抗器８１
７を経て大地に接続されている。

トランジスタ８１２のエミッタは同様に接地されている
。

この回路は次の如く動作する。

点８１８における基準電圧ＶＲＥＦは次の如く発生され
る２つの電圧の和である。

第１の電圧Ｖ１はトランジスタ８１１及び８１２のベー
ス−エミッタ電圧の和である。

これ等のトランジスタを流れる電流は一定に保持され、
温度に従って略０．５ｍＡに等しい。

第２の電圧■２は抵抗器８１５中の電圧降下である。

この抵抗器を流れる電流は抵抗器８１６を流れる電流に
等しい。

抵抗器８１５は抵抗器８１６の値の１８倍に等しく選択
されており、抵抗器８１５の端子間にまたがる電圧ＶＲ
ｓ□５は抵抗器８１６の端子間にまたがる電圧ｖＲ８□
６よりも１８倍大きくなる。

即ち ■Ｒ８□５＝１８ＶＲ８１６ ■Ｒ８１６はトランジスタ８０７，８０８及び８０９．
８１０の整合対間の差分ベース−エミッタ電圧である。

トランジスタ８０７，８０８及び８０９，８１０の電流
比は同様に温度に対して一定に保持される。

これ等の電流は抵抗器８１４及び８１５によって決定さ
れる。

同一電圧がトランジスタ８０７，８０８及び８０９．８
１０に接続された抵抗器８１４及び８１５の端子にまた
がって現われる。

即ちＶＲＥＦ ２ＶＤＩＯＤＥが現ワレル０抵抗器８
１４及び８１５は１３の比で相互関連付けられた値を有
するので、トランジスタ８０７゜８０８及び８０９，８
１０を流れる電流も同−比を有する。

従って、次の関係が得られる。ここで に−ポルツマン定数 Ｔ＝湿温 度＝電子の電荷 ■ｅｌ−トランジスタ８０７，８０８のエミッタ電流Ｉ
ｏ２＝１−ランジスタ８０９，８１０のエミッタ電流で
ある。

このダイオードの公式に従いＶ Ｒ８１６は２５℃で略
６６ｍＶであり、１℃毎に０．２２ｍＶ上昇する。

ＶＲ８１５１は■８□６１の１８倍であルカら２５℃で
１．１９ボルトに等しく各１℃毎に３．９ｍＶプラスさ
れる。

トランジスタ８１１及び８１２を流れる定電流のために
電圧Ｕ１及びｖ２は点８１８における基準電圧が一定と
さる様に温度補償される。

トランジスタ８１１及び８１２を流れる定電流は電流発
生器及び電流ミラーを含む回路８０４によって与えられ
る。

電流発生器は抵抗器８２２と直列に接続された２個のト
ランジスタ８２０及び８２１を含む。

トランジスタ８２０のベースは点８１８に接続され、そ
のエミッタはトランジスタ８２１のコレクタに接続され
ている。

トランジスタ８２１のコレクタはそのベースに接続され
、そのエミッタは抵抗器８２２を経て接地されている。

トランジスタ８２０のコレクタ電流はトランジスタ８１
１及び８１２のコレクタ経路にある電流ミラーによって
反映される。

電流ミラーは４個のトランジスタ８２３乃至８２６並び
に４個の抵抗器８２７乃至８３０を含む。

トランジスタ８２３及び８２４はトランジスタ８２０の
コレクタ経路に接続されている。

トランジスタ８２３のエミッタはトランジスタ８２０の
コレクタへ接続され、コレクタは抵抗器８２７を経て電
圧＋Ｖｃに接続されている。

トランジスタ８２４のエミッタはトランジスタ８２３の
コレクタへ接続されている。

トランジスタ８２４のコレクタは一方ではトランジスタ
８２３のベースに接続され、他方では抵抗器８２８を介
してトランジスタ８２３のエミッタへ接続されている。

トランジスタ８２５及び８２６は同様にしてトランジス
タ８１１及び８１２のコレクタ経路に接続されている。

トランジスタ８２４及び８２５のベースは導線８３１を
経て相互接続されている。

この電流ミラーのバイアス回路は１端子が電圧子Ｖｃに
接続され第２の端子が導線８３１に接続された抵抗器８
３２及びトランジスタ８３３より威る。

トランジスタ８３３のエミッタは導線８３１に接続され
ている。

そのコレクタは接地され、ベースはトランジスタ８２３
のエミッタに接続されている。

出力増幅器８０３は電圧を調節するのに必要とされるフ
ィードバックを与える。

これは３つのトランジスタ８３４，８３５，８３６及び
抵抗器８３７を含む。

トランジスタ８３４のコレクタは電圧＋Ｖｃに接続され
、エミッタは点８１８に、ベースはトランジスタ８３５
のコレクタとトランジスタ８３６のエミッタの共通点に
接続されている。

トランジスタ８３５のエミッタは抵抗器３７を経て電圧
＋Ｖｃに接続されている。

そのベースはトランジスタ８２５及び８２４のベースに
接続されている。

トランジスタ８３６のベースは電流ミラー中のトランジ
スタ８２６のエミッタに、コレクタは大地に接続されて
いる。

トランジスタ８３５及び８３６は電流ミラー電荷を減少
する。

さらに、トランジスタ８３４及び８３６は電流ミラー出
力電圧を２．５ボルトにセットする様に配列されている
。

起動回路８０２は起動時の調整を与える。

これは４個のトランジスタ８３８乃至８４１並びに抵抗
器８４２乃至８４５を含む。

トランジスタ８３８のコレクタは電圧＋Ｖｃに接続され
、そのエミッタはトランジスタ８３４のベースに接続さ
れており、そのベースは抵抗器８４２及び８４３の共通
点（こ接続されている。

トランジスタ８３９及び８４０はそれ等のコレクタ及び
ベースが接続されていてダイオード構造になっている。

さらに、トランジスタ８３９のコレクタはトランジスタ
８４０のコレクタに接続されており、この共通点は点８
１８に接続されている。

トランジスタ８３９のエミッタは直列の抵抗器８４３及
び８４２を経て電圧十Ｖｃに接続されている。

トランジスタ８４０のエミッタは一方ではトランジスタ
８４１のベースに接続され、他方では抵抗器８４４を経
てトランジスタ８４１のエミッタに接続されている。

トランジスタ８４１のコレクタはトランジスタ８３９の
エミッタに接続されている。

トランジスタ８４１のエミッタは抵抗器８４５を介して
接地されている。

起動時で、ＶＲＥＦ＝０及びＶｃ”：２３．８ボルトに
ある時に電流はトランジスタ８３８及び８３４を通して
流れ、点８１８に接続された負荷に流れる。

トランジスタ８４０及び８４１へは電流は与えられない
。

点８１８の電位は２５℃で１．６ボルトに迄増大する。

この時トランジスタ８４１は依然オフである。

点８１８の電圧が２ボルト以上の動作点に到達する時、
トランジスタ８４１は導通するに至り、これはトランジ
スタ８３８のベースにまたかる電圧をトランジスタ８４
１のベースにまたがる電圧に近い値にもたらす。

トランジスタ８３８は禁止され、起動回路は脱勢される
。

ダイオード構造トランジスタ８３９及び８４０がトラン
ジスタ８４１を不飽和状態に保持する。

第９図は上述の“Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ
ａｎｄｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｓｉｏｎ
Ｔｅｃｈｎｉｑｕｅｓ”と題する単行本中に説明された
型のＡ／Ｄ変換装置のための基本レベルを発生するため
に使用され得る２つのＤ／Ａ変換装置モジュールを概略
的に示す。

この図では第１図乃至第８図に示された回路を１つのＡ
／Ｄ変換装置として使用され得る様にする接続だけが示
されている。

この応用では２つのモジュール、即ち正数を変換するた
めのモジュール９０１及び負数を変換するためのモジュ
ールが与えられる。

これ等のモジュールにおいて、各部分９０３及び９０４
は第１図の回路４−１及び４−２ 、１２゜９．１７を
含む。

変換さるべき語のビットはビット制御９０５及び９０６
を経てモジュールへ印加され、符号ビットは以下説明さ
れる方法で強制もしくは禁止制御に作用する。

第１図の回路８中に含まれる素子、即ち較正抵抗器Ｒ１
及びＲ２並びに出力抵抗器Ｒ３が各モジュール中に示さ
れている。

なんとなればこれ等はＯのまわりの連結性を保証するた
めに相互接続されているからである。

要するに、較正電流は基準電圧ＶＲＥＦ及び較正抵抗器
の値に依存する事がすでに示されている。

この結果モジュール９０１及び９０２中の較正電流は０
のまわりの変換の不連続性を避けるために厳密に等しい
。

これはモジュール９０１及び９０２を第９図に示された
如く接続する事によって保証される。

この図では、第１図の素子Ｒ１，Ｒ２，Ｒ３゜１０．１
１及び１４はモジュール９０１中ではサフィックス１を
帯び、モジュール９０２中ではサフィックス２を帯びて
いる。

基準電圧ＶＲＥＦはモジュール９０１中では■１と呼ば
れ、モジュール９０２中ではｖ２と参照される。

第９図に示された如く、抵抗器Ｒ１−１は一方では線１
１−１に、他方では抵抗器Ｒ２−２に接続されている。

同様に、抵抗器Ｒ１−２は一方では線１１−２に他方で
は抵抗器Ｒ２−１へ接続されている。

出力端子１０−１及び１０−２は出力９０７に相互接続
されており、出力９０７から２つのモジュールより成る
組立体の出力信号が取り出される。

この様にして、モジュール９０１の較正電流はＶｌ／Ｒ
１−１＋Ｖ２／Ｒ２＝２に等しく、モジュール９０２の
較正電流はＶ２／Ｒ１−２＋Ｖ１／Ｒ２−１に等しい。

同一モジュールでは抵抗器Ｒ１及びＲ２は整合されてお
り、従って完全に同等であるから、導線１１−１及び１
１−２中の較正電流が等しい事は明らかである。

正数を変換するためには、符号ビットを除くそのビット
は制御９０５及び９０６に印加され、モジュール９０１
が付勢される。

禁止及び強制制御は脱勢されているので、モジュール９
０１は通常に動作する。

モジュール９０２は禁止されている。即ちモジュール９
０２では制御は効果を有さない。

この事はこのモジュールから出力９０７へは電流が流れ
ない事を意味する。

負の数を変換するためには、モジュール９０２が付勢さ
れる。

その禁止及び強制制御は脱勢されており、モジュール９
０１の強制制御が付勢されている。

この事はこのモジュールのすべての電流が出力９０７に
流れる事を意味する。

この目的のために、変換さるべき２進数が２の補数コー
ドで表現されていると仮定すると、入力９０５及び９０
６へ印加されるビット・パターンの符号ビットが強制及
び禁止制御に作用する様に使用される。

モジュール９０１の中では符号ビットの反転が強制制御
に印加され、禁止制御は高電位にある。

モジュール９０２では符号ビットの反転が禁止制御に印
加され、強制制御は高電位にある。

結果的に、最大出力電圧は出力９０７に電流が流れない
時に、最小出力電圧はすべての電流が出力に流れる時に
得られる。

出力抵抗器Ｒ３−１及びＲ３−２は端子９０７に接続さ
れているので、出力信号の動的範囲は再び２ＶＲＥＦに
等しくなる。

次に電流源１−１２’の機能及び関連スイッチ回路２−
１２’の機能について説明する。

要するに、この源は応用中の特定機能を保証する。

これはビット・パターンｏ ｏｏｏｏｏｏｏｏｏｏｏ
及び１ １１１１１１１１１１１１に対応するアナログ
値が等しくなる事を防止する。

パターンｏ ｏｏｏｏｏｏｏｏｏｏｏｏに関してはモ
ジュール９０１が付勢され、このモジュールのすべての
電流源が抵抗器Ｒ３−１に電流を供給し、モジュール９
０２は脱勢されておりこのモジュール中では抵抗器Ｒ３
−２？こ電流を供給する電流源は存在しない。

従ってＯポルト・レベルの出力が得られる。

パターン１ １１１１１１１１１１１１についてはモジ
ュール９０１のすべての源が抵控器Ｒ３−１に電流を供
給し、モジュール９０２中には抵抗器Ｒ３−２に電流を
供給する源は存在しない。

この結果、モジュール９０１中に追加の源１−１２’が
存在しない場合には、このパターンに対し不所望の同一
アナログ値Ｏが得られる。

従ってこの場合、モジュール９０１及び９０２へ印加さ
れる負の数のすべてに対し、モジュール９０１の源１−
１２′が電流を供給し、低位ビット（こ対応する電流に
等しい追加の電流が抵抗器Ｒ３−１に与えられる。

通常のディジタル／アナログ変換を遂行するのには絶対
的には必要でないこの源はモジュールを修正する事なく
Ａ／Ｄ変換装置への適用を可能とする様モジュール上に
与えられる。

次の表は２の補数コードの場合のビット入力に対応する
アナログ値を与えるが下位ビットに対応する基本電流ユ
ニットは０．６３５ミリボルトに等しい電圧ステップを
発生する事が仮定されている。

第９図の前の説明においてに、符号の反転が夫夫モジュ
ール９０１及び９０２の強制及び禁止制御に印加された
。

符号反転を遂行するのに必要とされる回路はモジュール
中に与えられ得るのでこの場合には符号は直接強制及び
禁止制御に印加され得る事は明らかであろう。

もし反転器がモジュール中に集積されると、強制及び禁
止制御を付勢もしくは脱勢するためにモジュールに印加
されなければならないレベルは第４図及び第５図の説明
で与えられたものの反転となる。

変換装置は１２ビット語が変換されるものとして説明さ
れたが、この構成はＮピット語を変換するために容易に
適合され得、る事は明らかである。

このためには加重電流源の数は変更されなければならず
、第１の群及び第２の群の電流源の数ｎ及びｍは最良の
精度／全寸法比を得る様に選択されなければならない。

【図面の簡単な説明】

第１図は本発明の変換装置の構造のブロック図である。 １−１．・・・・・・、１−１２・・・・・・加重電流
源、２−１．・・・・・・、２−１２・・・・・・スイ
ッチ回路、４・・・・・・電流源及びスイッチ回路組立
体、５・・・・・・高位マスク源、６・・・・・・高位
イメージ源、７・・・・・・低位マスク源、８，９，１
２・・・・・・スケーリング回路、１７・・・・・・電
流発生器。 第２図は高位電流源の第１のグループの図である。 第３図は低位電流源の第２のグループ図である。 第４図はスイッチ回路の第１のグループの図である。 第５図はスイッチ回路の第２のグループの図である。 第６図は高位電流スケーリング回路の図である。 第７図は低位電流スケーリング回路の図である。 第８図は安定基準電圧発生器の図である。 第９図は本発明をＡ／Ｄ変換装置に適用するために２つ
のＤ／Ａ変換装置が接続される方法を示した図である。

Claims (1)

1. 【特許請求の範囲】 １ 変換されるべきディジタル信号の各ビットに対応し
   て重み付けられている電流源からの電流を、ビット値が
   １かＯかに応じて出力合計線又はダンプ線に向ける型の
   Ｄ／Ａ変換装置において：前記電流源を、前記ディジタ
   ル信号の高位のｍビットに各々対応し且つ複合トランジ
   スタを基本電流源素子とするｍ個の高位ビット用電流源
   と、前記ディジタル信号の低位のｎビットに各々対応し
   且つ単一トランジスタを基本電流源素子とするｎ個の低
   位ビット用電流源とで構成し、 前記電流源の制御用として、前記複合トランジスタを基
   本電流源素子に用い前記高位ビット用電流源の電流を定
   める高位マスク電流源と、前記複合トランジス〃を基本
   電流源素子に用い選択された１つの高位ビット用電流源
   と同じ電流を流すイメージ電流源と、前記単一トランジ
   スタを基本電流源素子に用い前記低位ビット用電流源の
   電流を定める低位マスク電流源と、前記低位ビット用電
   流源から前記高位ビット用電流源に向って電流が２倍ず
   つ増えるように前記イメージ電流源及び前記低位マスク
   電流源の電流の比を２の所定倍数に設定する制御回路と
   を設けたことを特徴とするＤ／Ａ変換装置。