JPS5836845B2 - デジタル操作記憶回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、例えばオーディオアンプにおけるボリウム、
バランス等のデジタル操作およびその操作位置記憶回路
に関するものである。

近年では、例えばオーディオアンプにおけるボリウム、
バランス等の操作を、デジタル回路を媒介させることに
よって行うようにしたものが実用化されている。

このようなデジタル回路を用いた操作装置は、一般にパ
ルス発振器と２個一組の押釦スイッチとプログラマブル
カウンタを有し、方の押釦スイッチを押すことによりプ
ログラマブルカウンタがパルス発振器からのパルスを加
算方向に計数し、他方の押釦スイッチを押すことにより
上記カウンタが上記パルスを減算方向に計数するように
なっており、この計数値をアナログ量に変換し、このア
ナログ量に応じてボリウム、バランス等の制御装置を作
動させるようになっている。

ところで、このような従来のデジタル操作回路を、例え
ばオーディオアンプに組込んだ場合、オーディオアンプ
の電源を切るとデジタル操作回路の電源も切れるから同
回路中のカウンタの計数値も消去する。

そして再び電源を投入した場合のカウンタの計数値がど
のようになるか不定であるため、各部の制御状態がどの
ようになるか予測できない。

従って、各操作部を操作し直して各部を所望の制（自）
状態に調整し直さなければならず不便である。

また、特にボリウム操作回路においては、同回路中のカ
ウンタの計数値が、電源の投入によってたまたま大きな
値になると、いきなり大音響を発することにもなる。

本発明の目的は、オーディオアンプ等の使用者は通常高
音調整装置、低音調整装置、ボリウム調整装置等を一旦
所望の調整位置に設定したのちはその調整位置をあまり
変えることがないということに着目し、オーディオアン
プ等の電源を一旦切ったのち再び電源を投入したときに
、高音調整装置、低音調整装置、ボリウム調整装置等が
、電源を切る前における調整位置に自動的に設定される
ようにして、電源の再投入時に各調整装置を調整し直す
必要がないようなデジタル操作記憶回路を提供すること
にある。

以下、図示の実施例によって本発明を説明する。

第１図において、常開性の一組のスイッチ１１ａ，１ｌ
ｂはボリウム調整スイッチを、同じくスイッチ１２ａ，
１２ｂはバランス調整スイッチを、同じくスイッチ１
３ ａ ，１ ３ ｂは高音調整スイッチを、同じくス
イッチ１ ４ ａ ｔ １ ４ ｂは低音調整スイッチ
を、同じくスイッチ１ ５ ａ ，１ ５ ｂは前部ス
ピーカと後部スピーカの音量比を調整する所謂フェード
調整スイッチを構成している。

これら各スイッチは図示されないオーディオアンプ本体
の操作パネル上に個別に突設された押釦を押圧すること
によって閉じるようになっているものとする。

各スイッチの一端は所定の電源に接続され、各スイッチ
の他端はそれぞれ所定の値の抵抗を介して接地されると
共に、それぞれアンド回路２１ａ，２ｌｂ，２２ａ，２
２ｂ，２３ａ，２３ｂ，２４ａ，２４ｂ，２５ａ，２５
ｂの各一方の入力端子に接続されている。

これらアンド回路の他方の入力端子は一定周期のパルス
信号を発する発振器１６の出力端子に一括して接続され
ている。

アンド回路２１ａの出力端子はプログラマブルカウンタ
３１の加算入力端子に、アンド回路２ｌｂの出力端子は
上記カウンタ３１の減算入力端子に接続されている。

同様にしてアンド回路２２ａ ，２２ｂの出力端子はそ
れぞれプログラマブルカウンタ３２の加算入力端子およ
び減算入力端子に、アンド回路２ ３ ａ ，２ ３
ｂの出力端子はそれぞれプログラマカウンタ３３の加算
入力端子および減算入力端子に、アンド回路２４ａ，２
４ｂの出力端子はそれぞれプログラマブルカウンタ３４
の加算入力端子および減算入力端子に、アンド回路２５
ａ ，２５ｂの出力端子はそれぞれプログラマブルカウ
ンタ３５の加算人力端子および減算入力端子に接続され
ている。

各カウンタ３１乃至３５は４ビットに構成されていて、
２４、即ち「１６」までの計数を行い得るようになって
お０、これら各カウンタにおける各４ビットの出力信号
はそれぞれデ゛ジタル・アナログ変換器４１ ，４２，
４３，４４，４５に加えられるようになっている。

デジタル・アナログ変換器４１の出力は、例えば電子ボ
リウムとして既に知られているようなボリウム制御装置
に加えられ、変換器４１のアナログ信号が大きくなるに
従ってボリウムが大きくなるようになっている。

同様にしてデジタル・アナログ変換器４２の出力はバラ
ンス制御装置に加えられ、変換器４２のアナログ信号が
大きい場合には右チャンネルの出力が増強され、変換器
４２のアナログ信号が小さい場合には左チャンネルの出
力が増強されるようになっている。

デジタル・アナログ変換器４３の出力は高音制（財）装
置に加えられ、変換器４３の出力が大きくなるに従って
高音のレベルが高くなるようになっている。

デジタル・アナログ変換器４４の出力は低音制御装置に
加えられ、変換器４４の出力が大きくなるに従って低音
のレベルが高くなるようになっている。

さらに、デジタル・アナログ変換器４５の出力はフェー
ド制（財）装置に加えられ、変換器４５の出力が大きい
場合には前部スピーカの音圧レベルが高くなり、変換器
４５の出力が小さい場合には後部スピーカの音圧レベル
が高くなるようになっている。

各カウンタ３１乃至３５の各４ビットの出力信号はそれ
ぞれレジスタ５１，５２，５”３，５４，５５の書き込
み信号人力端子に接続されている。

各レジスタ５１乃至５５は、バッテリーバックアップ回
路等に接続されていて、オーディオアンプの電源を切っ
ても記憶が消去されない、所謂不揮発性の記憶装置にな
っているものとする。

前記一組のアンド回路２ １ ａ ３ ２ ｌ ｂの出
力端子はそれぞれオア回路６１の二つの入力端子に接続
され、同様にして一組のアンド回路２２ａ，２２ｂの出
力端子はそれぞれオア回路６２の二つの入力端子に、一
組のアンド回路２３ａ ，２３ｂの出力端子はそれぞれ
オア回路６３の二つの入力端子に、一組のアンド回路２
４ ａ ，２ ４ ｂの出力端子はそれぞれオア回路
６４の二つの入力端子に、一組のアンド回路２５ａ ，
２５ｂの出力端子はそれぞれオア回路６５の二つの入力
端子に接続されている。

これらオア回路６１乃至６５の各出力端子はそれぞれリ
トリガブルマルチバイブレータ７１ ，７２，７３，７
４，７５のトリガ入力端子に接続されている。

ただし、各ＩＪ ｔ− ＩＪガブルマルチバイブレータ
７１乃至７５のリトリガ周期はパルス発振器１６の発振
周期よりも長くなるように各リトリガブルマルチバイブ
レータの時定数が設定されているものとする。

リトリガブルマルチバイブレータ７１乃至７５の各出力
端子はそれぞれ微分回路８１ ，８２，８３，８４，８
５の入力端子に接続されている。

各微分回路８１乃至８５は、ＩＪ トＩＪガブルマルチ
バイブレータからの立ち下がり信号のみを検出して微分
するようになっていて、各微分信号はそれぞれレジスタ
５１乃至５５の制御信号人力端子に接続されている。

各レジスタ５１乃至５５は微分回路からの信号によって
その時点における各カウンタ３１乃至３５からの計数値
を記憶するようになっており、さらに、各レジスタ５１
乃至５５の読み出し端子は各カウンタ３１乃至３５の書
き込み信号入力端子に接続されている。

各カウンタ３１乃至３５はそれぞれ制（財）信号入力端
子を有していて、これら各制御信号入力端子は、本発明
の回路が装着される機器、例えばオーディオアンプの電
源投入によってリセット信号を発する書き込み命令パル
ス発生回路１７の出力端子に接続されている。

書き込み命令パルス発生回路１７からのリセット信号が
各カウンタ３１乃至３５の制御信号入力端子に加えられ
ると、各カウンタは各レジスタ５１乃至５５における記
憶信号を計数し、この計数値を出力するようになってい
る。

いま、オーディオアンプが作動している状態においてス
イッチ１１ａを押すとアンド回路２１ａがゲートを開き
、同アンド回路が発振器１６からのパルス信号の通過を
許す。

アンド回路２１ａを通過するパルスの周期、即ち、発振
器１６が発するパルスの周期を第２図ａに示すようにＴ
１ とする。

アンド回路２１ａを通過したパルスはカウンタ３１によ
って加算方向に計数され、スイッチ１１ａの抑圧を解除
することによってカウンタ３１による加算が停止する。

カウンタ３１の計数値はデジタル・アナログ変換器４１
によってアナログ量に変換されたのちボリウム制（財）
装置に加えられる。

そして、上記のようにカウンタ３１が加算作動するとデ
ジタル・アナログ変換器４１のアナログ出力信号が大き
くなり、これに伴ってボリウム制御装置がボリウムを大
きくする方向に作動する。

また、前記アンド回路２１ａを通過したパルス信号はオ
ア回路６１を通過したのちリトリガブルマルチバイブレ
ータ７１のトリガ入力端子に加えられる。

オア回路６１を通過する信号は第２図Ｃに示す通りアン
ド回路２１ａを通過した信号と同じになる。

リトリガブルマルチバイブレータ７１の再トリガ周期を
Ｔ２ とすると、前述の通りＴ２〉Ｔ１の関係になって
いるため、リトリガブルマルチバイブレーク７１の出力
信号は第２図ｄに示すように、オア回路６１を通過する
一連のパルス信号のうち第１番目の信号によって立ち上
がり、一連のパルス信号のうち最後の信号からＴ２だけ
遅れて立ち下がる。

このリ１・リガブルマルチバイブレーク７１の信号は微
分回路８１に加えられる。

微分回路８１はリトリガブルマルチバイブレータ７１の
信号のうち立ち下がりの信号のみを検出してこれを微分
し、第２図ｅに示すような信号をレジスタ５１に加える
。

レジスタ５１は微分回路８１からの信号によって書き込
み作動を行い、そのときのカウンタ３１の計数値を記憶
する。

次に、スイッチ１ｌｂを押圧すると、アンド回路２ｌｂ
が、スイッチ１ｌｂを押圧している間だけ第２図ｂに示
すように発振器１６からのパノレス信号の通過を許す。

このパルス信号はカウンタ３１によって減算方向に計数
され、前述の場合とは述にボリウム制御装置がボリウム
を小さくする方向に作動する。

アンド回路２ｌｂを通過したパルス信号は第２図Ｃに示
すようにオア回路６１をも通過し、リトリガブルマルチ
バイブレータ７１に加えられる。

リトリガブルマルチバイブレーク７１の出力信号は前述
の場合と同様、第２図ｄに示すように一連のパルス信号
の最初の信号によって立ち上がり最後のパルス信号から
時間Ｔ２だけ遅れて立ち下がる。

この立ち下がり信号が微分回路８１により微分されてレ
ジスタ５１に加えられる。

レジスタ５１は微分回路８１からの信号によって再び書
き込み動作を行い、前回の記憶を消去する代りに、その
時点におけるカウンタ３１の計数値を記憶する。

以上説明したボリウム調整動作は、バランス操作回路、
高音操作回路等においても全く同様に行われる。

即ち、スイッチ１２ａを閉じている間はカウンタ３２が
加算方向に作動して右チャンネルの出力が増強され、ス
イッチ１２ｂを閉じている間はカウンタ３２が減算方向
に作動して左チャンネルの出力が増強され、そのときの
カウンタ３２の計数値がレジスタ５２に記憶される。

また、スイッチ１３ａを閉じている間は高音レベルが徐
々に増強され、スイッチ１３ｂを閉じている間は高音レ
ベルが徐々に低くなり、そしてレジスタ５３にそのとき
のカウンタ３３の計数値が記憶される３スイッチ１４ａ
を閉じている間は低音レベルが徐徐に増強され、スイッ
チ１４ｂを閉じている間は低音レベルが徐々に低くなり
、そしてレジスタ５４にそのときのカウンタ３４の計数
値が記憶される。

さらに、スイッチ１５ａを閉じている間は前部スピーカ
の音圧レベルが徐々に増強され、スイッチ１５ｂを閉じ
ている間は後部スピーカの音圧レベルが徐々に増強され
、レジスタ５５にそのときのカウンタ３５の計数値が記
憶される。

こうして各レジスタ５１乃至５５に記憶された信号は、
各レジスタが不揮発性のものであるために、オーディオ
アンプの電源を切っても記憶が消去されることはない。

そして、再びオーディオアンプの電源を投入すると書込
み命令パルス発生回路１７がリセット信号を発し、各カ
ウンク３１乃至３５に加える。

各カウンタはリセット信号により、各レジスタ５１乃至
５５における記憶信号の書き込み動作を行い、各レジス
タの記憶値を計数する。

この計数値はオーディオアンプの電源を切つた時点にお
ける各カウンタの計数値に等しいかラ、ホリウム、バラ
ンス、高音レベル、低音レベルおよびフェードの調整位
置は、オーディオアンプの電源を切った時点における調
整位置と同じになり、電源を切った時点と同じ条件の下
にオーディオアンプが作動することになる。

このように本発明のデジタル操作記憶回路によれば、オ
ーディオアンプ等の電源を切ってもカウンタの記憶信号
が消去されず、再び電源を投入したときに、各調整装置
が、電源を切る前における調整位置に自動的に設定され
るから、電源の再投入時に各調整装置を調整し直す必要
がない。

そして、電源の再投入時にボリウムがたまたま最大値に
設定されるというようなこともなくなるから、いきなり
大音響を発することも防止される。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック線図、第２図は
同上実施例の作用を説明するためのタイミングチャート
である。 １６・・・・・・発振器、１７・・・・・・書き込み命
令パルス発生回路、２ １ ａ ，２ １ ｂ ５ ２
２ ａ ，２ ２ ｂ ｔ２３ａ，２３ｂ，２４ａ，
２４ｂ，２５ａ，２５ｂ・・・・・・アンド回路（ゲー
ト回路）、３１，３２，３３，３４，３５・・曲フロク
ラマブルヵウンタ、４Ｌ４２，４３，４４，４５・・・
・・・デジタル・アナログ変換器、５Ｌ５２，５３，５
４，５５・・・・・・レジスタ、６１，６２，６３，６
４，６５・・・・・・オア回路、７１，７２，７３，７
４，７５・・・・・・リトリガブルマルチバイブレー夕
、８１，８２，８３，８４，８５・・・・・・微分回路
。

Claims (1)

【特許請求の範囲】
1. １ パルス発振器と、加算用及び減算用の２個一組の操
   作スイッチと、これらのスイッチの選択操作によってゲ
   ートを開き、パルス発振器から０パルス信号を通過させ
   る２個一組のゲート回路と、これらゲート回路のうち一
   方のゲート回路からのパルス信号を加算方向に計数し、
   他方のゲート回路からのパルス信号を減算方向に計数す
   るカウンタと、同カウンタにおける計数値をアナログ量
   に変換し、このアナログ量によってボリウム、バランス
   等のオーディオ機器における制仰対象を制（財）するデ
   ジタル・アナログ変換器と、上記２個一組のゲート回路
   からの信号によって作動し、かつ、ＩＪ ｝ ＩＪガ周
   期が前記パルス発振器の発振周期よりも長いリトリガブ
   ルマルチバイブレータと、このリトリガブルマルチバイ
   ブレータの復帰信号を受けてパルス信号を発生するパル
   ス発生器と、このパルス発生器からのパルス信号によっ
   て上記カウンタの計数値を記憶する不揮発性記憶装置と
   、電源の投入により、上記カウンタに対し、上記不揮発
   性記憶装置の記憶値を書き込むように命令を発する書き
   込み命令パルス発生回路とを有してなるデジタル操作記
   憶回路。