JPS5836230Y2 - 直流↓−直流変換器のサ−ジ電圧抑制回路 - Google Patents

Description

【考案の詳細な説明】 本考案は直流−直流変換器の変換用スイッチ素子又は整
流用又は転流用ダイオードのサージ抑制回路に関するも
ので、サージ電圧抑制回路の低損失地小形化及び直流−
直流変換器の高効率化に関するものである。

従来スイッチ素子のサージ抑制回路としては、コンテ゛
ンサと抵抗器を直列に接続した回路をスイッチ素子に並
列に接続し、サージ電圧を抑制する方法があるがその一
例を第１図に示す。

図に於いて１は負荷に電力を供給するための直流電源、
２，２′は直流出力端子、Ｔ１は変換用トランス、３，
４は前記変換用変圧器の１次巻線及び２次巻線、Ｑは変
換用半導体スイッチ素子でトランジスタの例を示す。

Ｄｌ、Ｄ２は整流用ダイオード及び転流用ダイオード、
Ｌｌ及びＣ工は出力平滑用チョークコイル及びコンデン
サ、Ａは変換用トランジスタのベース駆動及び制御回路
、Ｃ２及びＲ１は前記変換用トランジスタのサージ電圧
抑制用コンテ゛ンサ及び抵抗器である。

第８図ａは従来回路第１図の変換用トランジスタＱ工の
コレクタ・エミッタ間電圧（以下ｖｏＥという）ＶｏＥ
の波形図例、ｂは従来回路第１図のコンテ゛ンサＣ２の
端子間電圧波形図例である。

次にこの回路の動作を説明する。

先ず第１図中負荷用直流電源１の■より変換用変圧器の
１次巻線３を介して変換用トランジスタＱ１のコレクタ
・エミッタ→負荷用直流電源１のｅルートで直流電圧が
印加されベース駆動制御回路によりトランジスタＱ１の
ベースにスイッチ信号が与えられると変換用トランジス
タＱ１はオン・オフされコレクタ・エミッタ間は第８図
ａのようなりｏＥ波形となる（■サージ電圧抑制回路な
しの場合、■はサージ電圧抑制回路性の場合である）ま
たコンデンサＣ２には第８図すの電圧が印加される。

このとき変換用トランジスタＱ１のコレクタ・エミッタ
間導通時に変換用トランスＴ□の１次コイルに電流が流
れ、前記Ｔ１の鉄心に励磁エネルギーが蓄積される。

また、トランジスタＱ１がオフすると変換用変圧器Ｔ１
の１次コイル巻線３には前記蓄積エネルギーが電圧とし
てｅ＝ Ｌｄ７ｔとして発生しこの電圧（以下フライ
バックの電圧という）がそのままトランジスタＱ１のＶ
ｃＥとして印加される。

このサージ電圧が大きいとトランジスタのＶｃＥの耐圧
を超えてトランジスタが破壊することがある。

このサージ電圧を抑制するために従来コンデンサＣ２及
び抵抗器Ｒ１の回路を設け、変換用トランジスタがオフ
時に発生する急俊な立上り電圧をコンデンサの充電電圧
として吸収抑制するが、その反面コンテ゛ンサと抵抗器
が直列接続されているため抵抗器の損失Ｗは抵抗値に無
関係に となり、該抵抗器の損失は大きく、直流−直流変換器の
全体の効率を低くする原因の一つでありまた、抵抗器の
発熱も大きく外形寸法も大きくなる。

更に立上りの早いサージ電圧の抑制に対しては直列抵抗
があるためコンデンサの時定数が長くサージ電圧を抑制
しにくい等の欠点がある。

本考案はこれらの欠点を除去したものであって、その目
的はサージ抑制回路の部品の小形化と発熱量を少なくす
ることによ、す、小形、高効率の直流−直流変換器を提
供するものである。

以下図面を用いて本考案を詳細に説明する。

第２図は本考案の一実施例図で、第２図において１は負
荷に電力を供給するための直流電源、２゜２′は直流出
力端子、Ｔ１は変換用変圧器、３，４は変換用変圧器の
１次巻線及び２次巻線、Ｑｌは変換用スイッチ素子（ス
イッチ素子はサイリスタトランジスタ等いずれのもので
もよいが、本例ではトランジスタの例とした）、ＤＩ、
Ｄ２は整流用ダイオード及び転流用ダイオード、Ｌｏ及
びｃｌは出力平滑用チョークコイル及びコンテ゛ンサ、
Ａは変換用トランジスタの駆動及び制御回路、Ｄ３．
Ｒ工及びＣ２はサージ電圧抑制回路を構成するダイオー
ド、抵抗器及びコンデンサである。

第２図に於いて主回路の動作は第１図の従来例と同じで
あるが、トランジスタＱ１のコレクタ・エミッタ間がオ
ン動作よりオフ動作に移行すると前記変換用変圧器Ｔ１
のフライバック電圧はダイオードＤ３を介してコンデン
サＣ２に急速に充電される。

このため立上りの早いサージ電圧に対しては直列抵抗の
ある場合と比較して回路インピーダンスを低くすること
が出来、効率よくサージ電圧を抑制出来る。

また、トランジスタ０１オン時には抵抗器Ｒ１を介して
コンテ゛ンサＣ２の充電エネルギーは放電され以下同じ
動作となる。

またこのとき、抵抗器Ｒ１に流れる電流はトランジスタ
０１オン時のみとなるので、抵抗器Ｒ１の電力損失Ｗは
、 となり、従来の回路と比べて 分だけ少なくすることが出来る。

試作例によるとＶ１＝３００ Ｖ、 Ｖ２＝１５０ Ｖ
、 Ｖ３＝１５０Ｖ時で抵抗器Ｒ１の損失は従来回路例
の場合の士となり、抵抗器の体積も約士にすることが出
来た。

第３図乃至第７図は本考案の他の実施例図で、第３図は
変換用トランジスタのＯＮ、ＯＦＦ制御駆動を電流変成
器ＣＴ１によって行うようにした直流直流変換器に適用
した例を示したものでありこの場合変換用トランジスタ
Ｑ１を該変成器ＣＴ１の一次巻線ｎ１（コレクタ巻線）
を介して変換用変圧器の一次巻線３に直列に接続し、又
、ダイオードＤ３を該変成器ＣＴ１の一次巻線ｎ１を介
して抵抗器Ｒ１に並列接続することにより変換用変圧器
Ｔ１及び電流変成器ＣＴ１のサージ電圧を同時に吸収で
きる利点がある。

（尚、図中ｎ２は二次（ベース）巻線、ｎ３は三次（制
御）巻線である。

）第４図、第５図は二石式又、第６図は四方式直流−直
流変換器に夫々適用した例を示したものである。

以上の説明においてはサージ電圧抑制回路を変換用半導
体スイッチ素子の保護用として用いた例について説明し
たが、その化第７図に示す如く変換用変圧器Ｔ１の二次
巻線４に接続された整流用ダイオードＤ１又は転流用ダ
イオードＤ２の保護用として適用で゛きる。

以上の説明から明らかなように本考案によればサージ電
圧抑制回路は低損失、小形、経済的であり変換装置の高
効率化に極めて有効である等実用上の効果は大きい。

【図面の簡単な説明】

第１図は従来の直流−直流変換器の一実施例同第２図は
本考案の一実施例図、第３図、第４図、第５図、第６図
及び第７図は本考案の他の実施例図、第８図ａ、ｌ）は
スイッチ素子に印加される電圧波形側図及びコンデンサ
端子波形図例である。 図において１は直流電源、２，２′は直流出力端子、Ｔ
□は変換用変圧器、３及び４はその一次及び二次巻線、
Ｑｌ、Ｑ２．Ｑ３及びＱ４は変換用半導体スイッチ素子
、Ｄｌ、Ｒ２は整流用ダイオード及び転流用ダイオード
、Ｒ３はダイオードＣＬＣ２はコンデンサ、Ｌｌはチョ
ークコイル、Ａは駆動及び制御回路、ＣＴ工は電流変成
器、ｎｌ、Ｒ２，Ｒ３はその一次、二次及び三次巻線、
Ｒ１は抵抗器である。

Claims (1)

【実用新案登録請求の範囲】
1. 変換用変圧器の一次巻線に直列接続された半導体スイッ
   チ素子をオン・オフ制御することにより該変換用変圧器
   の二次巻線に接続された整流用ダイオード、転流用ダイ
   オード等を介して直流出力を給電するようにした直流−
   直流変換器において前記変換用変圧器の一次巻線に電流
   変成器の一次巻線を介して半導体スイッチ素子を直列接
   続すると共に該半導体スイッチ素子と並列に抵抗器とコ
   ンテ゛ンサの直列回路を接続し、且つ該抵抗器と並列に
   該電流変成器の一次巻線を介してダイオードを接続した
   ことを特徴とする直流−直流変換器のサージ電圧抑制回
   路。