JPS5832422B2 - Micro Shindan Houshiki - Google Patents
Micro Shindan HoushikiInfo
- Publication number
- JPS5832422B2 JPS5832422B2 JP50124506A JP12450675A JPS5832422B2 JP S5832422 B2 JPS5832422 B2 JP S5832422B2 JP 50124506 A JP50124506 A JP 50124506A JP 12450675 A JP12450675 A JP 12450675A JP S5832422 B2 JPS5832422 B2 JP S5832422B2
- Authority
- JP
- Japan
- Prior art keywords
- diagnostic
- microprogram
- diagnosis
- normal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は多重化されたデータ処理装置におけるマイクロ
プログラムを利用した障害診断方式に関するものである
。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a fault diagnosis method using a microprogram in a multiplexed data processing device.
高信頼度を要求されるオンラインシステムでは系を多重
化して単一障害に対しては、システムとしての機能が停
止することなくサービスを連続して提供できるようにし
ている。In online systems that require high reliability, systems are multiplexed so that in the event of a single failure, services can be continuously provided without stopping the system's functions.
近来データ処理装置はマイクロプログラムによる制御が
行なわれるようになり、それに伴い、マイクロプログラ
ムにより障害を診断する、いわゆるマイクロ診断が採用
されつつある。In recent years, data processing devices have come to be controlled by microprograms, and with this, so-called microdiagnosis, in which failures are diagnosed using microprograms, is being adopted.
このマイクロ診断によれば、マイクロプログラムのステ
ップ単位での診断が可能となり、一般にきめの細かい診
断が可能で、高精度の障害位置指摘が期待され、従って
障害発生時にその修理を迅速に行なうことができ、オン
ラインシステムの高信頼度の要求に合致している。According to this micro-diagnosis, it is possible to diagnose microprograms step by step, and in general, it is possible to perform detailed diagnosis, and it is expected to pinpoint fault locations with high accuracy. Therefore, when a fault occurs, it can be repaired quickly. This meets the requirements for high reliability of online systems.
従来のデータ処理装置における主要なマイクロ診断方式
は、
(1)制御メモリに診断マイクロプログラムを書込む外
部書込装置を設け、障害発生時に診断マイクロプログラ
ムを制御メモリに書込んだ後、これを実行する方式。The main microdiagnostic methods for conventional data processing equipment are: (1) An external writing device is provided to write a diagnostic microprogram to the control memory, and when a failure occurs, the diagnostic microprogram is written to the control memory and then executed. method to do.
(2)制御メモリにあらかじめ診断用マイクロプログラ
ムを常備する常駐マイクロ診断方式。(2) A resident microdiagnosis method in which a diagnostic microprogram is stored in the control memory in advance.
(3)マイクロ診断用の制御メモリパッケージを診断時
に外部から追加し、又は一部取替える方式%式%
(1)の方式は診断マイクロプログラムの書込みにのみ
使用する外部書込装置を常備する必要があり、(2)の
方式は障害は滅多に発生しないが、マイクロ診断用に制
御メモリに常駐エリアを確保しておく必要があり、制御
メモリの有効利用ができない。(3) A method in which a control memory package for microdiagnosis is added externally or partially replaced at the time of diagnosis.The method in (1) requires an external writing device to be used only for writing the diagnostic microprogram. Although failures rarely occur in method (2), it is necessary to reserve a resident area in the control memory for microdiagnosis, and the control memory cannot be used effectively.
(3)の方式は診断用の制御メモリパッケージをシステ
ム毎に用意して診断時にパッケージを人間がいちいち挿
入して行なう必要がある。The method (3) requires that a control memory package for diagnosis be prepared for each system, and that a person insert the package one by one at the time of diagnosis.
このように従来の方式はいずれも大きな欠点を持ってい
た。As described above, all of the conventional methods have major drawbacks.
この発明の目的は多重化データ処理装置によりオンライ
ンマイクロ診断を可能とするマイクロ診断方式を提供す
ることにある。An object of the present invention is to provide a microdiagnosis method that enables online microdiagnosis using a multiplexed data processing device.
この発明の他の目的は外部書込装置を持つことなく、マ
イクロ診断プログラムを主メモリから制御メモリへ書込
めるマイクロ診断方式を提供することにある。Another object of the present invention is to provide a microdiagnosis method that allows a microdiagnosis program to be written from main memory to control memory without having an external writing device.
この発明の更に他の目的はマイクロ診断プログラムを主
メモリに格納しておくことにより、制御メモリにおける
診断用常駐マイクロプログラムの容量を減少させうろこ
とにある。Still another object of the present invention is to reduce the capacity of the diagnostic resident microprogram in the control memory by storing the microdiagnostic program in the main memory.
この発明のもう1つの目的は異常データ処理装置での自
己診断性を高めて正常データ処理装置のオンラインサー
ビスの処理能力を上げることを可能としたマイクロ診断
方式を提供することにある。Another object of the present invention is to provide a micro-diagnosis method that makes it possible to improve the self-diagnosis performance of an abnormal data processing device and to increase the throughput of online services of a normal data processing device.
この発明のマイクロ診断方式によれば、多重化されたデ
ータ処理装置において障害が発生すると正常なデータ処
理装置と、異常なデータ処理装置との識別を行なった後
に、
(1)正常な中央制御装置が異常な中央制御装置に対し
て診断命令を起動し、
(2)異常な中央制御装置ではこの診断を実行する旨の
指示を受けると、指示された主メモリアドレスより診断
用マイクロプログラムを複数ワード制御メモリに書込み
、
(3)異常な中央制御装置では、その書込んだ複数ワー
ドの診断用マイクロプログラムを実行し、その診断結果
を判定する。According to the micro-diagnosis method of the present invention, when a failure occurs in multiplexed data processing devices, after identifying normal data processing devices and abnormal data processing devices, (1) a normal central control device; (2) When the abnormal central controller receives an instruction to execute this diagnosis, it executes multiple words of the diagnostic microprogram from the specified main memory address. (3) The abnormal central control unit executes the written multi-word diagnostic microprogram and determines the diagnostic result.
この判定は、診断の終了ごとにその通知を正常な中央制
御装置で受けて上記診断結果を読取って判定し1又は異
常な中央制御装置にて診断結果の判定を行ない、これを
正常な中央制御装置で読取る。This judgment is made by receiving the notification at the normal central control unit each time the diagnosis is completed, reading the above diagnosis result, and then determining the diagnosis result at the abnormal central control unit. Read with device.
(4)更に、必要に応じて異常な中央制御装置で診断用
マイクロプログラムを1口実行するごとにテストカウン
タを1歩進させ、診断結果の判定により異常を検出した
時のみ正常な中央制御装置がその判定結果及びテストカ
ウンタを読取る。(4) Furthermore, if necessary, the test counter is incremented by one step each time the diagnostic microprogram is executed by the abnormal central controller, and the central controller becomes normal only when an abnormality is detected by judging the diagnostic results. reads the judgment result and test counter.
次に本発明によるマイクロ診断方式の実施例を二重化デ
ータ処理装置について図を参照して説明する。Next, an embodiment of the microdiagnosis method according to the present invention will be described with reference to the drawings regarding a duplex data processing device.
先ず正常中央制御装置の異常中央制御装置に対する診断
起動のかけ方を第1図〜第4図を使用して説明する。First, a method of activating the diagnosis of an abnormal central control unit from a normal central control unit will be explained with reference to FIGS. 1 to 4.
障害が発生して正常データ処理装置と異常データ処理装
置の識別がなされた後、正常データ処理装置の中央制御
装置が異常中央制御装置に診断命令を出す。After a failure occurs and the normal data processing device and the abnormal data processing device are identified, the central control device of the normal data processing device issues a diagnostic command to the abnormal central control device.
そのフォーマットを第1図に示すように命令のオペレー
ションコードf(これは診断命令になる)と、インデッ
クスレジスタの指定X2、ペースレジスタの指定b2、
デスプレースタンドd2からなり、この診断命令から、
異常中央制御装置は主メモリの何番地から診断用マイク
ロプログラムを制御メモリに書込むかの演算をする。The format is shown in Figure 1: instruction operation code f (this becomes a diagnostic instruction), index register designation X2, pace register designation b2,
It consists of display stand d2, and from this diagnostic command,
The abnormality central control unit calculates from which address in the main memory the diagnostic microprogram should be written into the control memory.
この演算はレジスタX2の内容とレジスタb2の内容と
テ゛スプレースメントd2 との和a2である。This operation is the sum a2 of the contents of register X2, the contents of register b2, and the displacement d2.
この実行は第2図に示すように主メモリから診断開始命
令が読出され(I)、これより主メモリから診断マイク
ロプログラムを読出す番地a2を演算L(X)、その結
果a2をレジスタBRo)こ移L(P)、更にa2番地
の内容は、正常側のシフトレジスタのO)〜31ビット
に書込み(AO)、この正常側シフトレジスタの残りの
上位32〜45ビツトはマイクロ命令により書込む(A
1)。In this execution, as shown in Fig. 2, a diagnosis start instruction is read from the main memory (I), the address a2 from which the diagnosis microprogram is to be read from the main memory is computed L(X), and the result a2 is the register BRo). This shift L (P) and the contents of address a2 are written to bits O) to 31 of the normal shift register (AO), and the remaining upper 32 to 45 bits of this normal shift register are written by a microinstruction. (A
1).
その結果、第3図に示すようにシフトレジスタa2番地
、パリティpなどが書込まれ、その最後のビット44に
転送起動が入力されると、このビットにより、このシフ
トレジスタの内容を異常な中央制御装置のシフトレジス
タへ直列転送する制御が行なわれる。As a result, as shown in Figure 3, the shift register address a2, parity p, etc. are written, and when a transfer start is input to the last bit 44, this bit causes the contents of this shift register to be transferred to the abnormal center. Control is performed to serially transfer the data to the shift register of the control device.
正常側のシフトレジスタからその内容を受けると、異常
側では主メモリから制御メモリに診断用マイクロプログ
ラムを書込む。When the contents are received from the shift register on the normal side, the diagnostic microprogram is written from the main memory to the control memory on the abnormal side.
即ち第4図に示すように正常側からのシフトレジスタの
内容はシフトレジスタ5で受ける。That is, as shown in FIG. 4, the contents of the shift register from the normal side are received by the shift register 5.
このシフトレジスタ5の内容のうち制御清報51は直ち
にセレクタ9を通し、デコーダ10でデコードされる。Of the contents of the shift register 5, the control information 51 is immediately passed through the selector 9 and decoded by the decoder 10.
このデコード出力により制御メモリアドレス6に固定ア
ドレス30が設定され、制御メモリ7のその固定アドレ
ス30に格納されている診断用常駐マイクロプログラム
12がマイクロ命令レジスタ8に読出され、この常駐プ
ログラムによる制御に移る。The fixed address 30 is set in the control memory address 6 by this decode output, and the diagnostic resident microprogram 12 stored in the fixed address 30 in the control memory 7 is read out to the microinstruction register 8, and the control by this resident program is performed. Move.
この診断用常駐マイクロプログラム12の実行により、
主メモリ11に対する読み/書きの制御関係に障害がな
いかチェックされる。By executing this diagnostic resident microprogram 12,
It is checked whether there is any failure in the read/write control relationship with respect to the main memory 11.
このチェックの終了後、主メモリ11に格納されている
診断用マイクロプログラムを制御メモリ7に書込むこと
を開始する。After this check is completed, writing of the diagnostic microprogram stored in the main memory 11 to the control memory 7 is started.
即ち正常側から送られ、シフトレジスタ5に格納されて
いる診断起動清報のうち主メモリ11に対するアドレス
清報a2、即ち第3図の下位32ビツトをオペランドア
ドレスレジスタ2に移し、読出し要求を出した後、バッ
ファレジスタ1に、主メモリ11の番地a2(こ格納さ
れている診断用マイクロプログラムを読込み、更にこれ
をシフトレジスタ5に移す。That is, among the diagnostic activation information sent from the normal side and stored in the shift register 5, the address information a2 for the main memory 11, that is, the lower 32 bits in FIG. 3, is transferred to the operand address register 2, and a read request is issued. After that, the diagnostic microprogram stored at address a2 of the main memory 11 is read into the buffer register 1, and then transferred to the shift register 5.
次にオペランドアドレスレジスタ2の内容を回路3によ
り+1して次に主メモリ11から持−って来るべき診断
用マイクロ命令自体のアドレスを作っておく。Next, the contents of the operand address register 2 are incremented by 1 by the circuit 3 to create the address of the diagnostic microinstruction itself to be brought from the main memory 11 next.
シフトレジスタ5に読込まれたデータのフォーマットは
、第5図に示すようにマイクロプログラムはDATA部
に書込まれ、このマイクロプログラムを書込む制御メモ
リγのアドレスはADR部に書いておく。Regarding the format of the data read into the shift register 5, as shown in FIG. 5, the microprogram is written in the DATA section, and the address of the control memory .gamma. to which this microprogram is written is written in the ADR section.
次に主メモリ11が読出され、シフトレジスタ5に入れ
られた清報中のADR部5部会3御メモリアドレスレジ
スフ6に設定し、シフトレジスタ5中のDATA部52
部側2メモリ7の下位に書込む。Next, the main memory 11 is read out, and the ADR section 5 subcommittee 3 memory address register 6 in the current report stored in the shift register 5 is set, and the DATA section 52 in the shift register 5 is set.
The data is written to the lower part of the unit side 2 memory 7.
(制御メモリ7の1語はDATA部52部側2の2倍の
長さの場合である。(One word in the control memory 7 is twice as long as the DATA section 52 side 2.
)同様にして主メモリ11の1次アドレスより診断用マ
イクロプログラムを読出し、制御メモリ7の上位に書込
む。) Similarly, the diagnostic microprogram is read from the primary address of the main memory 11 and written into the upper part of the control memory 7.
以上の動作を制御メモリ7の診断用マイクロプログラム
用書込みエリア13のワード数だけくり返す。The above operation is repeated for the number of words in the diagnostic microprogram writing area 13 of the control memory 7.
このようにして主メモリ11から制御メモリγへの診断
用マイクロプログラムの書込動作は終了する。In this way, the writing operation of the diagnostic microprogram from the main memory 11 to the control memory γ is completed.
第4図及び第7図において矢印を有する太線はデータ線
、矢印を有する細線は制御線である。In FIGS. 4 and 7, thick lines with arrows are data lines, and thin lines with arrows are control lines.
次に制御メモリ7に書込まれた診断用マイクロプログラ
ムの診断実行及び終了報告について第7図を参照して説
明する。Next, the diagnostic execution and completion report of the diagnostic microprogram written in the control memory 7 will be explained with reference to FIG.
診断用マイクロプログラムエリア13に規定ワード数の
書込みが終了すると、書込まれたマイクロプログラムに
制御が移され、マイクロ診断が開始される。When writing of the specified number of words into the diagnostic microprogram area 13 is completed, control is transferred to the written microprogram and microdiagnosis is started.
異常側の中央制御装置32におけるマイクロ診断のやり
方は正解データはマイクロ命令自体に持っていて、マイ
クロ命令レジスタ8にあり、演算結果はレジスタ26に
入れ、比較回路24によりレジスタ26の内容とマイク
ロ命令レジスタ8の内容との比較を行ない、不一致が生
ずると診断結果表示部25がセットされる。The method of micro-diagnosis in the central control unit 32 on the abnormal side is that the correct data is contained in the micro-instruction itself and is stored in the micro-instruction register 8, the operation result is placed in the register 26, and the comparison circuit 24 compares the contents of the register 26 with the micro-instruction. A comparison is made with the contents of the register 8, and if a mismatch occurs, the diagnostic result display section 25 is set.
又規定ワード数の診断用マイクロプログラムを実行して
、1テスト終了するとその最後のマイクロプログラムに
よりテストカウンタ23を+1し、正常側中央制御装置
3i#こ、プログラム割込で通知し、異常側データ処理
装置はその後正常側中央制御装置31から次の診断命令
で起動がかかるまで停止状態に戻る。In addition, when a diagnostic microprogram with a specified number of words is executed and one test is completed, the test counter 23 is incremented by 1 by the last microprogram, the normal side central control unit 3i is notified by a program interrupt, and the abnormal side data is The processing device then returns to the stopped state until it is activated by the next diagnostic command from the normal central control device 31.
診断結果表示部25及びテストカウンタ23は情報線2
7を通して正常中央制御装置31のテスト回路22に接
続されている。The diagnosis result display section 25 and the test counter 23 are connected to the information line 2.
7 to the test circuit 22 of the normal central control unit 31.
以上の正常側中央制御装置から診断起動を受け、診断終
了までの異常側中央制御装置の制御フロー及びレジスタ
のデータの流れを第6図に示す。FIG. 6 shows the control flow and data flow of the registers of the abnormal central controller from when the normal central controller receives the diagnostic activation to the end of the diagnosis.
最後に正常中央制御装置31で異常中央制御装置32の
診断結果の判定を行なう。Finally, the normal central control device 31 determines the diagnosis result of the abnormal central control device 32.
第7図において正常中央制御装置31は異常中央制御装
置32からのプログラム割込(図には示していない)に
より診断終了を知り、診断結果表示部25、テストカウ
ンタ23が情報線27によりテスト回路22に接続され
、またこの割込みの結果、正常中央制御装置31で診断
マイクロプログラムがその制御メモリ7からマイクロ命
令レジスタ8に読出され、そのマイクロプログラムのテ
ストフィールドがテスト回路22に接続され、この回路
22で条件が成立したか否かを判定し、その結果、次の
マイクロプログラムアドレスが制御メモリアドレスセレ
クタ21で決定される。In FIG. 7, the normal central controller 31 learns of the end of the diagnosis by a program interrupt (not shown) from the abnormal central controller 32, and the diagnostic result display section 25 and test counter 23 are connected to the test circuit by the information line 27. 22, and as a result of this interrupt, the diagnostic microprogram is read in the normal central control unit 31 from its control memory 7 into the microinstruction register 8, and the test field of the microprogram is connected to the test circuit 22, which circuit At 22, it is determined whether the condition is satisfied or not, and as a result, the next microprogram address is determined by the control memory address selector 21.
以上の動作で正常中央制御装置は異常中央制御装置での
診断結果、即ちテストが正常に終了したか否か、又その
時のテスト番号を読取ることができる。With the above operations, the normal central control unit can read the diagnosis result of the abnormal central control unit, that is, whether the test was completed normally or not, and the test number at that time.
上述では異常中央制御装置でテストが1回路るごとにそ
の終了を正常中央制御装置へ通知し、異常中央制御装置
では次に再び診断命令を受けるまで動作を停止したが、
1回ごとにテスト終了を通知しないようにすることもで
きる。In the above, the abnormal central control unit notifies the normal central control unit of the completion of each test circuit, and the abnormal central control unit stops operating until it receives the next diagnostic command.
It is also possible to not notify the end of the test every time.
即ち正常中央制御装置から診断用マイクロプログラムの
格納されている主メモリのアドレスを診断命令で知らさ
れると、異常中央制御装置側ではマイクロ診断を実行し
、異常であれば正常中央制御装置に通知し、正常であれ
ば、正常側からの次の診断命令を待つことなく、次のテ
ストのための診断用マイクロプログラムを主メモリの連
続アドレスから制御メモリに書込み、マイクロ診断を実
行することもできる。In other words, when the address of the main memory where the diagnostic microprogram is stored is notified from the normal central control unit by a diagnostic command, the abnormal central control unit executes the microdiagnosis, and if there is an abnormality, it notifies the normal central control unit. However, if it is normal, it is possible to write the diagnostic microprogram for the next test into the control memory from consecutive addresses in main memory and execute microdiagnosis without waiting for the next diagnostic command from the normal side. .
又金物を削減するために、テスト番号を計数するカウン
タ23の代りに、正常中央制御装置側のプログラムでソ
フトカウントしてもよい。Also, in order to reduce the amount of hardware, instead of the counter 23 that counts the test numbers, soft counting may be performed using a program on the normal central control unit side.
以上説明したようにこの発明のマイクロ診断方式によれ
ば、以下の効果がある。As explained above, the microdiagnosis method of the present invention has the following effects.
(1)主メモリの書込み読出し機能をチェックする程度
の小容量の診断用常駐マイクロプログラムを格納するだ
けで、制御メモリを有効に使用でき、かつ外部書込装置
を設けることなく、正常中央制御装置からの診断命令に
より異常側は自己診断を行ない、よって正常側は診断の
ための制御はごく僅かであり、それだけ本来の処理を行
なうことができ、よってオンラインマイクロ診断を行な
うことができる。(1) By simply storing a small-capacity diagnostic resident microprogram that checks the write/read functions of the main memory, the control memory can be used effectively, and the central control unit can function normally without the need for an external writing device. The abnormal side performs self-diagnosis in response to a diagnostic command from the normal side. Therefore, the normal side requires only a small amount of control for diagnosis and is able to carry out its original processing, thereby making it possible to perform online micro-diagnosis.
(2)異常中央制御装置側でテスト結果を判定し、それ
が正常の場合は自動的に次のテストを行なうようにする
時は、正常データ処理装置側の負担が一層減少してオン
ラインの処理能力の向上が計れる。(2) When the abnormality central control unit determines the test result and automatically performs the next test if it is normal, the burden on the normal data processing unit is further reduced and online processing is performed. Improved ability can be measured.
第1図は診断命令の命令フォーマットを示す図、第2図
は診断命令のタイムチャート、第3図は異常データ処理
装置に診断を起動するために、異常中央制御装置に制御
清報とデータ清報を送付するための正常中央制御装置の
シフトレジスタの構成を示す図、第4図は主メモリから
診断用マイクロプログラムを制御メモリに書込む構成を
示すブロック図、第5図は主メモリに格納されている診
断用マイクロプログラムのフォーマット構成を示す図、
第6図は制御フロー及び各レジスタのデータの動きを示
す図、第7図は正常中央制御装置側で異常中央制御装置
の診断結果を読取る構成を示すブロック図である。
6:制御メモリアドレスレジスフ、7:制御メモリ、8
:マイクロ命令レジスタ、11:主メモリ、22:テス
ト回路、23:テストカウタ、24:比較回路、25:
診断結果表示部。Figure 1 is a diagram showing the command format of the diagnostic command, Figure 2 is a time chart of the diagnostic command, and Figure 3 is a diagram showing the control report and data clearing information sent to the abnormality central control unit in order to start diagnosis in the abnormality data processing device. Figure 4 is a block diagram showing the configuration of the shift register of the normal central control unit for sending information, Figure 4 is a block diagram showing the configuration for writing the diagnostic microprogram from the main memory to the control memory, and Figure 5 is the block diagram showing the configuration for writing the diagnostic microprogram from the main memory to the control memory. A diagram showing the format configuration of the diagnostic microprogram that is being used.
FIG. 6 is a diagram showing the control flow and the movement of data in each register, and FIG. 7 is a block diagram showing a configuration for reading the diagnostic results of the abnormal central controller on the normal central controller side. 6: Control memory address register, 7: Control memory, 8
: Microinstruction register, 11: Main memory, 22: Test circuit, 23: Test counter, 24: Comparison circuit, 25:
Diagnosis result display section.
Claims (1)
制御装置が異常な中央制御装置のマイクロプログラムを
起動する手段と、その起動されたマイクロプログラムに
より、その異常な中央制御装置の主メモリに格納された
診断マ・rクロプログラムをその制御メモリへ複数ワー
ド書込む手段と、その診断マイクロプログラムを実行す
る手段と、その診断の結果を判定する比較手段と、その
比較結果を上記正常な中央制御装置で読取る手段とを具
備するマイクロ診断方式。1. In a multiplexed data processing device, a means for a normal central controller to start a microprogram of an abnormal central controller, and a means for causing a microprogram to be stored in the main memory of the abnormal central controller by the activated microprogram. means for writing a plurality of words of a diagnostic macro program into the control memory; means for executing the diagnostic micro program; comparing means for determining the result of the diagnosis; A micro-diagnosis method comprising a reading means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50124506A JPS5832422B2 (en) | 1975-10-15 | 1975-10-15 | Micro Shindan Houshiki |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50124506A JPS5832422B2 (en) | 1975-10-15 | 1975-10-15 | Micro Shindan Houshiki |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5248446A JPS5248446A (en) | 1977-04-18 |
JPS5832422B2 true JPS5832422B2 (en) | 1983-07-13 |
Family
ID=14887163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50124506A Expired JPS5832422B2 (en) | 1975-10-15 | 1975-10-15 | Micro Shindan Houshiki |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5832422B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01119722A (en) * | 1987-11-02 | 1989-05-11 | Saginomiya Seisakusho Inc | Flow rate detector |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5559557A (en) * | 1978-10-27 | 1980-05-06 | Nec Corp | Additional processor |
JPS58203556A (en) * | 1982-04-20 | 1983-11-28 | Fujitsu Ltd | Diagnostic method |
-
1975
- 1975-10-15 JP JP50124506A patent/JPS5832422B2/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01119722A (en) * | 1987-11-02 | 1989-05-11 | Saginomiya Seisakusho Inc | Flow rate detector |
Also Published As
Publication number | Publication date |
---|---|
JPS5248446A (en) | 1977-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5193181A (en) | Recovery method and apparatus for a pipelined processing unit of a multiprocessor system | |
JPS6229827B2 (en) | ||
JPS6112298B2 (en) | ||
US3988714A (en) | Computer input/output apparatus for providing notification of and distinguishing among various kinds of errors | |
US4231089A (en) | Data processing system with apparatus for correcting microinstruction errors | |
JPS5832422B2 (en) | Micro Shindan Houshiki | |
US4594710A (en) | Data processing system for preventing machine stoppage due to an error in a copy register | |
JP2679575B2 (en) | I/O channel fault handling system | |
JPH05298193A (en) | Memory access failure detection circuit | |
JP2503980B2 (en) | Memory diagnostic circuit | |
JPH07129414A (en) | Data processing device | |
JPS61220048A (en) | Channel failure handling method | |
JP3171615B2 (en) | Data transfer retry control method | |
SU993237A1 (en) | Device for interfacing on-line memory with peripheral devices | |
JPS5862900A (en) | Processing system for single bit error of memory | |
JPH0135369B2 (en) | ||
JPH05108498A (en) | Fault processing system | |
JPS60101649A (en) | Diagnosis device of electronic computer | |
JPS6227422B2 (en) | ||
JPS5936859A (en) | Information processing device | |
JPS6232829B2 (en) | ||
JPS6142033A (en) | Information processor | |
JPS59160898A (en) | Fault diagnostic device of storage device | |
JPS60195640A (en) | Retrying system of data processor | |
JPS6256544B2 (en) |