JPS5832345Y2 - pulse width converter - Google Patents
pulse width converterInfo
- Publication number
- JPS5832345Y2 JPS5832345Y2 JP15380478U JP15380478U JPS5832345Y2 JP S5832345 Y2 JPS5832345 Y2 JP S5832345Y2 JP 15380478 U JP15380478 U JP 15380478U JP 15380478 U JP15380478 U JP 15380478U JP S5832345 Y2 JPS5832345 Y2 JP S5832345Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pulse width
- voltage
- voltages
- width converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】
本考案は非安定マルチ・バイブレータを用いたパルス幅
変換器に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pulse width converter using an astable multi-vibrator.
連続信号の振幅をパルス幅信号に変換するパルス幅変換
器は、種々の電子装置において様々に利用される。Pulse width converters that convert the amplitude of a continuous signal into a pulse width signal are used in a variety of ways in a variety of electronic devices.
パルス幅変換器の構成法はいろいろあるが、発振器と変
調器とが兼用された簡便なものとして、非安定マルチ・
バイブレータを用いたパルス幅変換器がある。There are various ways to configure a pulse width converter, but an unstable multi-channel converter is a simple one that functions as both an oscillator and a modulator.
There is a pulse width converter that uses a vibrator.
非安定マルチ・バイブレータを用いたパルス幅変換器の
従来例としては第1図のようなものがあり、トランジス
タQ3のベースに被変換の連続信号を与えて、トランジ
スタQ1またはQ2のコレクタからパルス幅信号を取り
出すようにしている。A conventional example of a pulse width converter using an astable multi-vibrator is shown in Figure 1, in which a continuous signal to be converted is applied to the base of transistor Q3, and the pulse width is converted from the collector of transistor Q1 or Q2. I'm trying to get the signal out.
トランジスタQ3はベースに与えられる連続信号に応じ
て導通性が変わるので、コンデンサの充放電時定数が変
わす、シたがってトランジスタQ1.Q2のオン・オフ
のデユーティ・レシオが変化する。Since the conductivity of transistor Q3 changes depending on the continuous signal applied to its base, the charging/discharging time constant of the capacitor changes, thus transistor Q1. The on/off duty ratio of Q2 changes.
このようなパルス幅変換器はデユーティ・レシオを変え
ると発振の周波数も変わってしまうので、用途によって
は不都合な場合がある。In such a pulse width converter, changing the duty ratio also changes the oscillation frequency, which may be inconvenient depending on the application.
周波数が変化しないパルス幅変換器の従来例としては、
固定周波数の発振回路と、この発振回路の出力信号によ
ってタイミングが規制されながら動作するパルス幅変換
回路とで構成されたものがあるが、このような装置は構
成部品の数が多くなるので、低コストのパルス幅変換器
としては不向きである。Conventional examples of pulse width converters that do not change frequency include:
Some devices consist of a fixed frequency oscillation circuit and a pulse width conversion circuit whose timing is regulated by the output signal of this oscillation circuit, but such devices have a large number of component parts, so It is not suitable as a low-cost pulse width converter.
本考案の目的は、非安定マルチ・パイブレークを用いた
周波数の一定なパルス幅変換器を提供することにある。An object of the present invention is to provide a constant frequency pulse width converter using an astable multi-pie break.
本考案は、非安定マルチ・パイブレークのl対のトラン
ジスタのコレクタ・エミッタ回路に少なくとも一方が被
変換信号である2つの電圧をそれぞれ与え、これらの電
圧の線形結合によって得られる電圧を両トランジスタの
ベース・バイアス用の電圧としたものである。In the present invention, two voltages, at least one of which is a signal to be converted, are applied to the collector-emitter circuits of l pairs of transistors in an unstable multi-pie break, and the voltage obtained by linear combination of these voltages is applied to the collector-emitter circuits of l pairs of transistors in an unstable multi-pie break. This is the base bias voltage.
以下図面によって本考案を説明する。The present invention will be explained below with reference to the drawings.
第2図は本考案の原理的構成図である。FIG. 2 is a diagram showing the basic configuration of the present invention.
第2図において、Ql、Q2はトランジスタで、それら
のベースがそれぞれコンデンサC1,C2を通じて互い
に相手側のコレクタに結合され、コレクタには抵抗R,
,R2を通じて電圧■□、V2がそれぞれ与えられ、が
っベースには抵抗R3,R4を通じてバイアス電圧■3
が与えられる。In FIG. 2, Ql and Q2 are transistors whose bases are coupled to the collectors of the other side through capacitors C1 and C2, respectively, and the collectors are connected to resistors R,
, R2 are applied with voltages ■□ and V2, respectively, and a bias voltage ■□ and V2 are applied to the base through resistors R3 and R4.
is given.
電圧■1.■2のうち少なくとも一方は被変換の連続信
号であり、トランジスタQ1.Q2はこれらの電圧を電
源電圧として動作する。Voltage■1. (2) At least one of transistors Q1 and 2 is a continuous signal to be converted. Q2 operates using these voltages as power supply voltages.
バイアス電圧V3は電圧■1.■2の線形結合として与
えられる。Bias voltage V3 is voltage ■1. ■It is given as a linear combination of two.
このように構成された回路は、バイアス電圧■3が電圧
■1.■2の線形結合として与えられる他は、周知の非
安定マルチ・バイブレータと同様であり、トランジスタ
Q1.Q2はある周期で交互にオン・オフ動作を繰返え
す。In the circuit configured in this way, the bias voltage (3) is set to the voltage (1). (2) It is similar to a well-known non-stable multi-vibrator except that it is provided as a linear combination of transistors Q1. Q2 alternately repeats on/off operations in a certain period.
トランジスタQ1.Q2のオン継続時間T1.T2は実
質的にそれぞれ次式で表わされる。Transistor Q1. Q2 on duration time T1. T2 is substantially expressed by the following equations.
したがって発振の周期は
と
な
る
こ
こて、
も
し
とすることができれば、(4)式の値は一定になるがら
、発振の周期を一定化することができる。Therefore, the period of oscillation is: If it is possible to do so, the period of oscillation can be made constant while the value of equation (4) remains constant.
電圧v3は電圧v1と■2の線形結合であるがら、(5
)式を満足するように定めるこ乏ができる。Voltage v3 is a linear combination of voltage v1 and ■2, but (5
) can be determined to satisfy the equation.
線形結合の一例を第3図に示す。An example of linear combination is shown in FIG.
第3図においては、どちらのトランジスタのベースにも
抵抗R1,R2を通じて電圧■□、V2がそれぞれ与え
られ、かつコレクタへの電圧がそれぞれβ1およびR2
に分圧されて与えられる。In Figure 3, voltages □ and V2 are applied to the bases of both transistors through resistors R1 and R2, respectively, and voltages to the collectors are applied to β1 and R2, respectively.
The partial pressure is given as follows.
このような回路において、コンテ゛ンサC1,C2の充
放電時定数を決定する等価抵抗は、R1とR2の並列抵
抗となる。In such a circuit, the equivalent resistance that determines the charging and discharging time constants of the capacitors C1 and C2 is the parallel resistance of R1 and R2.
この並列抵抗は第1図における抵抗R3またはR4に相
当する。This parallel resistance corresponds to resistor R3 or R4 in FIG.
すなわち、R3=〜= Kl/R2(6) となる。That is, R3=~=Kl/R2(6) becomes.
したがって、このような等何回路に印加される電圧■3
は次式で表わされる。Therefore, the voltage applied to such circuits ■3
is expressed by the following formula.
(6) 、 (7)式の関係を(1) 、 (2)式に
代入すると、それぞれ次式が得られる。By substituting the relationships in equations (6) and (7) into equations (1) and (2), the following equations are obtained, respectively.
すなわち、トランジスタQ工、Q2のオン状態の継続時
間T1.T2は、電圧■□、V2の値に応じて変わるの
で、電圧V1または■2をパルス幅信号に変換すること
ができる。That is, the duration time T1 of the transistor Q2 is in the on state. Since T2 changes depending on the values of the voltages ■□ and V2, the voltage V1 or ■2 can be converted into a pulse width signal.
ただし変換特性は非直線的になる。However, the conversion characteristics become non-linear.
ここで゛、β1RIC1−β2R2C2となるように回
路定数を定めれば、
となり、発振の周期が一定化される。Here, if the circuit constants are determined so that β1RIC1-β2R2C2, then the oscillation period becomes constant.
すなわち非安定マルチ・バイブレータを用いた簡便な回
路によって、周波数の一定なパルス幅変換器が実現され
る。That is, a pulse width converter with a constant frequency can be realized by a simple circuit using an astable multi-vibrator.
このようなパルス幅変換器の応用例を第4図に示す。An application example of such a pulse width converter is shown in FIG.
第4図はオン・オフ形のスイッチング・レギュレータの
駆動回路に、本考案のパルス幅変換器を用いたものであ
る。FIG. 4 shows the use of the pulse width converter of the present invention in a drive circuit for an on-off type switching regulator.
第4図において、REGはスイッチング・レギュレータ
、CNvはパルス幅変換器、Aはフィード・バック制御
用の誤差増幅器である。In FIG. 4, REG is a switching regulator, CNv is a pulse width converter, and A is an error amplifier for feedback control.
スイッチング・レギュレータREGは、パルス幅変換器
CNVのトランジスタQ□をスイッチング素子としてお
り、トランジスタQ1がオンのときにトランスTに電磁
エネルギーを蓄え、オフのときにそれを2次側回路に放
出するようになっている。The switching regulator REG uses the transistor Q□ of the pulse width converter CNV as a switching element, and stores electromagnetic energy in the transformer T when the transistor Q1 is on, and releases it to the secondary circuit when the transistor Q1 is off. It has become.
出力電圧E。はトランジスタQ1のオン・オフのデユー
ティ・レシオによって調節される。Output voltage E. is adjusted by the on/off duty ratio of transistor Q1.
誤差増幅器Aは出力電圧E。Error amplifier A outputs voltage E.
と基準電圧Vrefとの偏差を増幅したフィード・バッ
ク制御電圧を生じ、これをパルス幅変換器CNVに電圧
■、として与える。A feedback control voltage is generated by amplifying the deviation between the reference voltage Vref and the reference voltage Vref, and this is applied to the pulse width converter CNV as a voltage .
パルス幅変換器CNVには、スイッチング・レギュレー
タREGの1次側電圧E+が電圧■2として与えられる
。The primary side voltage E+ of the switching regulator REG is applied to the pulse width converter CNV as a voltage 2.
トランジスタQ工のオン・オフのデュレテイ・レシオを
Xとすると、スイッチング・レギュレータREGの電圧
変換特性は次式で表わされる。When the on/off duty ratio of the transistor Q is represented by X, the voltage conversion characteristic of the switching regulator REG is expressed by the following equation.
ただしトランスTの巻線比は1とする。However, the turns ratio of the transformer T is assumed to be 1.
すなわち、このスイッチング・レギュレータの電圧変換
特性はデユーティ・レシオXに対して非直線的となる。That is, the voltage conversion characteristics of this switching regulator are nonlinear with respect to the duty ratio X.
このような非直線的は変換特性を持つスイッチング・レ
ギュレータの出力電圧を、フィード・バック制御によっ
て安定化することは、−巡ループのゲインが変化するた
めに一般には難しいことになるが、パルス幅変換器CN
Vの変換特性は、次の述べるようにスイッチング・レギ
ュレータREGとは逆関数の非直線性を持っているので
、両者は相殺されて一部ループのゲインが一定な状態で
フィード・バック制御が行える。It is generally difficult to stabilize the output voltage of a switching regulator with such nonlinear conversion characteristics through feedback control because the gain of the -circuit loop changes; converter CN
As described below, the conversion characteristics of V have a nonlinearity that is an inverse function to that of the switching regulator REG, so the two cancel each other out and feedback control can be performed with the gain of some loops constant. .
すなわち、関数f (X)が(15)式で与えられると
き、その逆関数は、独立変数をVとして
となるが、トランジスタQ1のオン・オフ動作のデユー
ティ・レシオは、(9) 、 (13)式よりただし、
K = R2/R1−1/Ei
となる。That is, when the function f (X) is given by equation (15), its inverse function is given by V as the independent variable, and the duty ratio of the on/off operation of transistor Q1 is (9), (13 ), however, K = R2/R1-1/Ei.
この式は(16)式と同形であるから、パルス幅変換器
CNVの変換特性は、スイッチング・レギューレータR
EGの変換特性の逆関数となる。Since this equation is the same as equation (16), the conversion characteristics of the pulse width converter CNV are as follows:
It is an inverse function of the conversion characteristics of EG.
すなわち x = f−(KVI) である。i.e. x = f-(KVI) It is.
したがってとなり、誤差増幅器Aのフィード・バック制
御信号■1に比例した制御が行える。Therefore, control proportional to the feedback control signal (1) of the error amplifier A can be performed.
また(22)式に(19)式を代入するととなるから、
出力電圧E。Also, substituting equation (19) into equation (22) yields,
Output voltage E.
は1次側電圧E1の変動に無関係となる。is unrelated to fluctuations in the primary side voltage E1.
第5図は第4図の装置の一部の変形例で、スイッチング
素子としてトランジスタQ3を設け、これを、トランジ
スタT2を介してパルス幅変換器のトランジスタQ1に
より駆動するようにしたものである。FIG. 5 shows a modification of a part of the device shown in FIG. 4, in which a transistor Q3 is provided as a switching element and is driven by a transistor Q1 of a pulse width converter via a transistor T2.
以上のように、本考案は、非安定マルチ・バイブレータ
の1対のトランジスタのコレクタ・エミッタ回路に、少
なくとも一方が被変換信号である2つの電圧をそれぞれ
与え、これらの電圧の線形結合によって得られる電圧を
両トランジスタのベース・バイアス用の電圧とした。As described above, the present invention applies two voltages, at least one of which is a signal to be converted, to the collector-emitter circuit of a pair of transistors of an astable multivibrator, and obtains a signal by linearly combining these voltages. The voltage was used as the base bias voltage for both transistors.
このため非安定マルチ・バイブレータを用いた簡単な構
成の、周波数が一定なパルス幅変換器が得られる。Therefore, a pulse width converter with a constant frequency and a simple structure using an unstable multi-vibrator can be obtained.
第1図は従来例の電気的接続図、第2図は本考案の原理
的構成図、第3図は本考案実施例の電気的接続図、第4
図は本考案の応用例の電気的接続図、第5図は第3図の
装置の一部の変形例である。
Qo、Q2・・・・・・トランジスタ、Cよ、C2・・
・・・・コンテ゛ンサ、R1−R4・・・・・・抵抗、
REG・・・・・・スイッチングレギュレータ、CNv
・・・・・・パルス幅変換器、A・・・・・・誤差増幅
器。Fig. 1 is an electrical connection diagram of the conventional example, Fig. 2 is a basic configuration diagram of the present invention, Fig. 3 is an electrical connection diagram of the embodiment of the present invention, and Fig. 4 is an electrical connection diagram of the conventional example.
The figure is an electrical connection diagram of an applied example of the present invention, and FIG. 5 is a partial modification of the device shown in FIG. 3. Qo, Q2...Transistor, C, C2...
...Condenser, R1-R4...Resistor,
REG・・・Switching regulator, CNv
...Pulse width converter, A...Error amplifier.
Claims (1)
の一方■1が与えられる分圧比がβ1の第1の分圧回路
、少なくともどちらか1つが被変換信号である2つの電
圧の他方■2が与えられる分圧比がR2の第2の分圧回
路、これら第1および第2の分圧回路の分電圧がそれぞ
れコレクタ・エミッタ回路に与えられる第1のトランジ
スタQ1と第2のトランジスタQ2、第1の分圧回路の
分圧点を第2のトランジスタQ2のベースに接続する第
1のコンテ゛ンサC1、第2の分圧回路の分圧点を第1
のトランジスタQ1のベースに接続する第2のコンテ゛
ンサC2、前記2つの電圧の一方■1を第1のトランジ
スタQ1のベースと第2のトランジスタQ2のベースに
それぞれ導く2つの第1の抵抗R1、および、前記2つ
の電圧の他方■2を第1のトランジスタのベースと第2
のトランジスタQ2のベースにそれぞれ導く2つの第2
の抵抗R2を具備し、これらの回路常数がβ、R,C工
=β2 R2C2なる関係を満足するパルス幅変換器。One of the two voltages, at least one of which is a signal to be converted, ■1, is applied to a first voltage divider circuit with a voltage dividing ratio of β1; the other of the two voltages, at least one of which is a signal to be converted, ■2. a second voltage divider circuit with a given voltage division ratio of R2; a first transistor Q1 and a second transistor Q2; A first capacitor C1 connects the voltage dividing point of the voltage dividing circuit to the base of the second transistor Q2, and connects the voltage dividing point of the second voltage dividing circuit to the base of the second transistor Q2.
a second capacitor C2 connected to the base of the transistor Q1, two first resistors R1 that lead one of the two voltages to the base of the first transistor Q1 and the second transistor Q2, respectively; , the other of the two voltages 2 is connected to the base of the first transistor and the second
The two second
A pulse width converter comprising a resistor R2 and whose circuit constants satisfy the relationship β, R, C = β2 R2C2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15380478U JPS5832345Y2 (en) | 1978-11-08 | 1978-11-08 | pulse width converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15380478U JPS5832345Y2 (en) | 1978-11-08 | 1978-11-08 | pulse width converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5572347U JPS5572347U (en) | 1980-05-19 |
JPS5832345Y2 true JPS5832345Y2 (en) | 1983-07-18 |
Family
ID=29141333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15380478U Expired JPS5832345Y2 (en) | 1978-11-08 | 1978-11-08 | pulse width converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5832345Y2 (en) |
-
1978
- 1978-11-08 JP JP15380478U patent/JPS5832345Y2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5572347U (en) | 1980-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5617306A (en) | One cycle control of bipolar switching power amplifiers | |
CN102130592B (en) | Integrated circuit for an oscillator adapted to drive a control device of a switching resonant converter | |
CN1449594B (en) | Current Mode Switching Regulator | |
JPH0357713B2 (en) | ||
CN112886957A (en) | High-voltage amplifier and high-voltage generating circuit thereof | |
JPS5832345Y2 (en) | pulse width converter | |
JPS592573Y2 (en) | Constant voltage power supply circuit | |
JPS5912802Y2 (en) | Temperature compensated crystal oscillator circuit | |
CN216904847U (en) | Synchronous constant amplitude sawtooth generator based on mirror current source | |
SU609115A1 (en) | Dc voltage power source | |
JPH0377286U (en) | ||
JP2646021B2 (en) | converter | |
JPS5843431Y2 (en) | Switching regulator circuit | |
JPH069583Y2 (en) | Constant voltage power supply circuit | |
JPH084748Y2 (en) | Reference voltage circuit and oscillator circuit | |
SU890533A1 (en) | Dc-to-ac voltage converter | |
JPS5813438Y2 (en) | isolation circuit | |
JPS6111370B2 (en) | ||
JPS62262655A (en) | Power unit | |
JPS6119141B2 (en) | ||
JPS6348000Y2 (en) | ||
JPS6117405B2 (en) | ||
JPH0522969Y2 (en) | ||
JPS5838796Y2 (en) | voltage stabilization circuit | |
NO794155L (en) | FREQUENCY CONTROLLABLE QUARTZ Oscillator With Large Tensile Range |