JPS5831755B2 - 電気絶縁用基体 - Google Patents
電気絶縁用基体Info
- Publication number
- JPS5831755B2 JPS5831755B2 JP54142059A JP14205979A JPS5831755B2 JP S5831755 B2 JPS5831755 B2 JP S5831755B2 JP 54142059 A JP54142059 A JP 54142059A JP 14205979 A JP14205979 A JP 14205979A JP S5831755 B2 JPS5831755 B2 JP S5831755B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- substrate
- sintered body
- insulating material
- electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Ceramic Products (AREA)
- Inorganic Insulating Materials (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、新規な電気絶縁材に係り、例えば半導体パワ
ーモジュールや高密度集積回路装置などの電気装置用絶
縁材として好適な電気絶縁材に関する。
ーモジュールや高密度集積回路装置などの電気装置用絶
縁材として好適な電気絶縁材に関する。
従来、シリコンチップや厚膜抵抗などの回路要素を形成
載置した電気装置の絶縁基板は、主にアルミナ基板が使
用されていた。
載置した電気装置の絶縁基板は、主にアルミナ基板が使
用されていた。
しかし、近年電気装置は一般と小型で回路の高密度化が
要求され、基板の単位面積当りの素子や回路要素の集積
度が高くなっている。
要求され、基板の単位面積当りの素子や回路要素の集積
度が高くなっている。
その結果、基板の発熱が大幅に増加し、アルミナ基板で
は熱放散が十分でないという問題が生じている。
は熱放散が十分でないという問題が生じている。
このため、アルミナ基板よりも熱伝導率が大きく、熱放
散性に優れた絶縁基板が必要になってきた。
散性に優れた絶縁基板が必要になってきた。
本発明の目的は、熱伝導率の高い新規な電気絶縁材を提
供するにある。
供するにある。
ところで、前述した絶縁基板が具備すべき主な性質は、
(1)電気絶縁性に優れ、(2)従来のアルミナ基板よ
り熱伝導率が犬きく、(3)機械的強度が犬きく、(4
)熱膨張係数がシリコンチップなどの半導体素子の熱膨
張係数に近いことである。
(1)電気絶縁性に優れ、(2)従来のアルミナ基板よ
り熱伝導率が犬きく、(3)機械的強度が犬きく、(4
)熱膨張係数がシリコンチップなどの半導体素子の熱膨
張係数に近いことである。
そこで、こうした性能を有する基板材料を種々探索した
結果、高密度に焼結した炭化ケイ素焼結体が前記の(2
)〜(4)の性能を有することを実際に試作品を作り確
認した。
結果、高密度に焼結した炭化ケイ素焼結体が前記の(2
)〜(4)の性能を有することを実際に試作品を作り確
認した。
しかし、炭化ケイ素自体は電気的には半導体に属し、比
抵抗が1〜10Ω傭オーダで電気絶縁性でないためその
ままでは使用できない。
抵抗が1〜10Ω傭オーダで電気絶縁性でないためその
ままでは使用できない。
発明者らは、炭化ケイ素焼結体から成る基板に電気絶縁
性を付与するには、(1)該基板を高温酸化気中で熱処
理して基板表面に熱酸化膜(シリカ釦を形成する、(2
)該基板表面に有機フィルム、ガラスあるいはセラミッ
クなどの絶縁物層を被着させることを検討した。
性を付与するには、(1)該基板を高温酸化気中で熱処
理して基板表面に熱酸化膜(シリカ釦を形成する、(2
)該基板表面に有機フィルム、ガラスあるいはセラミッ
クなどの絶縁物層を被着させることを検討した。
しかし、これらの方法では均質な薄膜層が得にくいこと
、熱酸化膜やガラス、セラミックなどの膜を形成した場
合は膜中にピンホールが発生し易く、また、ガラスやセ
ラミックス膜形成の際の高温処理過程で炭化ケイ素の一
部が分解してガス化することによってボイドが発生する
等いくつかの問題があることを見い出した。
、熱酸化膜やガラス、セラミックなどの膜を形成した場
合は膜中にピンホールが発生し易く、また、ガラスやセ
ラミックス膜形成の際の高温処理過程で炭化ケイ素の一
部が分解してガス化することによってボイドが発生する
等いくつかの問題があることを見い出した。
したがって、発明者らはSiC焼結体に絶縁性を付与す
る方法として焼結体自体を電気絶縁性するのが最善であ
ると考えた。
る方法として焼結体自体を電気絶縁性するのが最善であ
ると考えた。
炭化ケイ素は融点が高く非常に焼結し難いので、焼結に
は少量の焼結助剤を添加し、高温で加圧するいわゆるホ
ットプレス法により作られる。
は少量の焼結助剤を添加し、高温で加圧するいわゆるホ
ットプレス法により作られる。
炭化ケイ素に酸化べIJ IJウム、炭化べIJ IJ
ウム、窒化ホウ素を加えた焼結体の例として特公昭39
−26066号公報、米国特許第3,993,602、
第3,954,483号明細書がある。
ウム、窒化ホウ素を加えた焼結体の例として特公昭39
−26066号公報、米国特許第3,993,602、
第3,954,483号明細書がある。
しかし、これらの公知例には、炭化ケイ素を主成分とす
る焼結体が電気絶縁性を有することは全く示されていな
い0 即ち、炭化ケイ素焼結体の電気抵抗は炭化ケイ素粒子自
身の抵抗が小さいためと考えられる。
る焼結体が電気絶縁性を有することは全く示されていな
い0 即ち、炭化ケイ素焼結体の電気抵抗は炭化ケイ素粒子自
身の抵抗が小さいためと考えられる。
従って、炭化ケイ素焼結体の比抵抗は、主に粒子間の界
面での抵抗と不純物に依存すると考えられる。
面での抵抗と不純物に依存すると考えられる。
本発明者らはこの点に着目し、焼結体の電気抵抗は粒子
相互を結合する焼結助剤の種類や添加量が影響するとみ
て焼結助剤の効果を調べた結果本発明に至った。
相互を結合する焼結助剤の種類や添加量が影響するとみ
て焼結助剤の効果を調べた結果本発明に至った。
本発明は炭化ケイ素を主成分とし、べIJ IJウム及
び窒化ホウ素の少なくとも1種を含む焼結体から成るこ
とを特徴とする電気絶縁材にある。
び窒化ホウ素の少なくとも1種を含む焼結体から成るこ
とを特徴とする電気絶縁材にある。
これらの焼結助剤は炭化ケイ素結晶粒界の電気抵抗を高
め、炭化ケイ素焼結体に電気絶縁性を付与する。
め、炭化ケイ素焼結体に電気絶縁性を付与する。
主成分の炭化ケイ素粉末には、S t 、A ltF
e 、 T i 、 N iの単体またはそれらの酸化
物および遊離炭素などの不純物が含まれる。
e 、 T i 、 N iの単体またはそれらの酸化
物および遊離炭素などの不純物が含まれる。
これらの不純物中A7は、比抵抗値を低下する働きがあ
るので、少ないことが望ましい。
るので、少ないことが望ましい。
焼結体に含有されるベリリウムはベリリウムを含むもの
であればよく、特に酸化べIJ IJウムによって添加
するのが好ましい。
であればよく、特に酸化べIJ IJウムによって添加
するのが好ましい。
酸化べIJ IJウムは焼結体中に含有される。本発明
において炭化ケイ素焼結体に含有されるべIJ IJウ
ム、窒化ホウ素の含有量は要求される比抵抗値によって
選択されるが、比抵抗値として約1010Ω湿以上が半
導体装置の絶縁基板として好ましい値であり、これを達
成する量とするのが好ましい。
において炭化ケイ素焼結体に含有されるべIJ IJウ
ム、窒化ホウ素の含有量は要求される比抵抗値によって
選択されるが、比抵抗値として約1010Ω湿以上が半
導体装置の絶縁基板として好ましい値であり、これを達
成する量とするのが好ましい。
炭化ケイ素中のAlが酸化アルミニウムとして約0.1
%含まれている粉末を用いた場合、酸化べIJ IJウ
ムによってべIJ IJウムを添加する場合その添加量
及び窒化ホウ素の添加量は、炭化ケイ素粉100重量部
に対し2重量部以上添加すると、その比抵抗値は101
0Ωの以上となる。
%含まれている粉末を用いた場合、酸化べIJ IJウ
ムによってべIJ IJウムを添加する場合その添加量
及び窒化ホウ素の添加量は、炭化ケイ素粉100重量部
に対し2重量部以上添加すると、その比抵抗値は101
0Ωの以上となる。
不純物としてAlを含むときは、酸化アルミニウム量に
してその5倍以上、好ましくは10倍以上の酸化べIJ
IJウム、窒化ホウ素を添加するのが良い。
してその5倍以上、好ましくは10倍以上の酸化べIJ
IJウム、窒化ホウ素を添加するのが良い。
なお、炭化ケイ素粉中のAl2O3量は、SiC純度が
95%以上の場合、はぼ1%以下である。
95%以上の場合、はぼ1%以下である。
実施例 1
不純物として酸化アルミニウムを0.1%含有する純度
98%の炭化ケイ素粉末(平均粒径2μm)100重量
部と、酸化べIJ IJウム粉末3重量部(酸化アルミ
ニウム量の約30倍に相当)とを十分に混合した後、直
径50mmの円板に仮成形した。
98%の炭化ケイ素粉末(平均粒径2μm)100重量
部と、酸化べIJ IJウム粉末3重量部(酸化アルミ
ニウム量の約30倍に相当)とを十分に混合した後、直
径50mmの円板に仮成形した。
次いで仮成形品を黒鉛製治具に入れ、真空ホットプレス
装置により真空度10−3〜1O−5Torrの減圧下
で加圧力200 kg/cyrt、、温度2000℃で
焼結した。
装置により真空度10−3〜1O−5Torrの減圧下
で加圧力200 kg/cyrt、、温度2000℃で
焼結した。
こうして得られた酸化ベリリウムを有する相対密度(炭
化ケイ素の理論密度に対する割合)97%以上の炭化ケ
イ素焼結体(厚さ0.5 im)の表面を鏡面研磨した
後20X30imに切断して基板とし、基板両面にアル
ミ蒸着膜電極をつけて比抵抗並びに耐電圧を測定した。
化ケイ素の理論密度に対する割合)97%以上の炭化ケ
イ素焼結体(厚さ0.5 im)の表面を鏡面研磨した
後20X30imに切断して基板とし、基板両面にアル
ミ蒸着膜電極をつけて比抵抗並びに耐電圧を測定した。
室温(25℃)時における比抵抗が1012Ωα、直流
印加によるリーク電流が1O−9Aになった時の電圧で
表わした耐電圧が3400Vであり、良好な電気絶縁特
性を有する。
印加によるリーク電流が1O−9Aになった時の電圧で
表わした耐電圧が3400Vであり、良好な電気絶縁特
性を有する。
また、熱伝導率は0.7 c4/cm−s ・’C、熱
膨張係数は39X10−7/’C1機械的強度(3点曲
げ強さ)は55kg/mr?tである。
膨張係数は39X10−7/’C1機械的強度(3点曲
げ強さ)は55kg/mr?tである。
これらの値は高アルミナ質基板の特性と比較すると、熱
伝導率が約10倍、機械的強度が約2倍、熱膨張係数が
315であり、いずれも半導体装置の絶縁基板として使
用する場合非常にすぐれた特性である。
伝導率が約10倍、機械的強度が約2倍、熱膨張係数が
315であり、いずれも半導体装置の絶縁基板として使
用する場合非常にすぐれた特性である。
本実施例の基板の大きな利点は、熱伝導率が大きいので
放熱性が優れていることである。
放熱性が優れていることである。
基板の放熱性の良否を表わす熱抵抗(基板厚さ/熱伝導
率)は、熱伝導率が大きく、基板厚さが薄いほど小さく
なるが、本発明基板は機械的強度が大きいため板厚を薄
くできるので、実質的な熱抵抗はアルミナ基板の1/2
0程度となる。
率)は、熱伝導率が大きく、基板厚さが薄いほど小さく
なるが、本発明基板は機械的強度が大きいため板厚を薄
くできるので、実質的な熱抵抗はアルミナ基板の1/2
0程度となる。
さらに、該基板を銅、アルミなど高熱伝導性金属のヒー
トシンク材と組合せれば放熱性は飛躍的に向上する。
トシンク材と組合せれば放熱性は飛躍的に向上する。
実施例 2
第1図は、不純物として酸化アルミニウムを約0.1%
含有する純度98%の炭化ケイ素粉末に酸化べIJ I
Jウム又は窒化ホウ素の添加量を変えて焼結した炭化ケ
イ素焼結体の比抵抗(25℃)とそれらの添加量との関
係を示す線図である。
含有する純度98%の炭化ケイ素粉末に酸化べIJ I
Jウム又は窒化ホウ素の添加量を変えて焼結した炭化ケ
イ素焼結体の比抵抗(25℃)とそれらの添加量との関
係を示す線図である。
製造条件、その他は実施例1と同じである。
ホットプレス条件により若干の違いはあるが、添加量を
1重量部以上とすることにより高い比抵抗が得られ、高
密度の焼結体が得られる。
1重量部以上とすることにより高い比抵抗が得られ、高
密度の焼結体が得られる。
一方、添加量が10重量部以上になると比抵抗が飽和す
ると共に焼結体に気孔(ボイド)が多くなる傾向がある
。
ると共に焼結体に気孔(ボイド)が多くなる傾向がある
。
実施例 3
第2図に本発明の電気絶縁材の具体的な用途の一例とし
て示した集積回路装置の断面図を示す。
て示した集積回路装置の断面図を示す。
実施例1で製造したSiC焼結体からなる電気絶縁性基
板11の下面に金属製放熱フィン12を半田層13で密
着し、上面にはトランジスタペレット14、厚膜抵抗1
5、パワートランジスタペレット17などを搭載したも
のである。
板11の下面に金属製放熱フィン12を半田層13で密
着し、上面にはトランジスタペレット14、厚膜抵抗1
5、パワートランジスタペレット17などを搭載したも
のである。
本発明の絶縁基板は、前述の如く高い熱伝導性を有し、
熱放散性が優れているので各素子の容量アップまたは集
積密度を高めることができる。
熱放散性が優れているので各素子の容量アップまたは集
積密度を高めることができる。
特に、本実施例の基体は熱膨張係数がシリコンチップの
熱膨張係数に近似しているため、従来アルミナ基板では
不可能であった大型チップの基板への直接接合が可能に
なった。
熱膨張係数に近似しているため、従来アルミナ基板では
不可能であった大型チップの基板への直接接合が可能に
なった。
また、基板は熱的機械的特性がすぐれているので、例え
ば電気装置製造時のろう付、溶接など各種の熱的、機械
的変化に対して十分な強度を保つと共に、該電気装置の
動作時の温度上昇に伴う熱歪、熱サイクルにも十分に耐
え得るので、電気装置の信頼性が高い。
ば電気装置製造時のろう付、溶接など各種の熱的、機械
的変化に対して十分な強度を保つと共に、該電気装置の
動作時の温度上昇に伴う熱歪、熱サイクルにも十分に耐
え得るので、電気装置の信頼性が高い。
本発明の焼結体を電気装置の基板として使用する場合、
基板表面に絶縁層として焼結体の熱酸化膜、高熱伝導性
のアルミナ、窒化ケイ素膜を被着させること、ポリイミ
ドフィルムなどの絶縁樹脂層をコートすることも良い。
基板表面に絶縁層として焼結体の熱酸化膜、高熱伝導性
のアルミナ、窒化ケイ素膜を被着させること、ポリイミ
ドフィルムなどの絶縁樹脂層をコートすることも良い。
但しこれらの際はボイドの発生を極力抑える必要がある
。
。
本発明によれば、アルミナ焼結体より熱伝導率の高い電
気絶縁材が得られる。
気絶縁材が得られる。
第1図は本発明の炭化ケイ素焼結体絶縁基板の比抵抗と
酸化べIJ IJウム又は窒化ホウ素の添加量との関係
を示す曲線図、第2図は本発明の絶縁基板の一使用例を
示す集積回路装置の断面図である。 11・・・SiC絶縁基板、12・・・金属製放熱フィ
ン、13・・・半田層、14・・・トランジスタペレッ
ト、15・・・厚膜抵抗体、16・・・ボンディングワ
イヤ、17・・・パワートランジスタペレット、18・
・・金属製ヒートシンク、19・・・回路導体。
酸化べIJ IJウム又は窒化ホウ素の添加量との関係
を示す曲線図、第2図は本発明の絶縁基板の一使用例を
示す集積回路装置の断面図である。 11・・・SiC絶縁基板、12・・・金属製放熱フィ
ン、13・・・半田層、14・・・トランジスタペレッ
ト、15・・・厚膜抵抗体、16・・・ボンディングワ
イヤ、17・・・パワートランジスタペレット、18・
・・金属製ヒートシンク、19・・・回路導体。
Claims (1)
- 【特許請求の範囲】 1 炭化ケイ素を主成分とし、べIJ IJウム及び窒
化ホウ素の少なくとも1種を含む焼結体から成ることを
特徴とする電気絶縁材。 2、特許請求の範囲第1項において、前記べIJ IJ
ウムは酸化ベリリウムから成ることを特徴とする電気絶
縁材。 3 特許請求の範囲第1項又は第2項において、前記焼
結体は室温で1010Ωの以上の比抵抗を有することを
特徴とする電気絶縁材。 4 特許請求の範囲第2項又は第3項において、前記酸
化べIJ IJウム、窒化ホウ素の含有量が、炭化ケイ
素100重量部に対し2重量部以上であることを特徴と
する電気絶縁材。 5 特許請求の範囲第2項〜第4項のいずれかにおいて
、前記炭化ケイ素中の不純物であるアルミニウムを酸化
アルミニウムとしてその含有量の5倍以上の酸化べIJ
IJウム、窒化ホウ素の少なくとも1種を含むことを
特徴とする電気絶縁材。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54142059A JPS5831755B2 (ja) | 1979-11-05 | 1979-11-05 | 電気絶縁用基体 |
EP80106791A EP0028802B1 (en) | 1979-11-05 | 1980-11-04 | Electrically insulating substrate and a method of making such a substrate |
DE8080106791T DE3064598D1 (en) | 1979-11-05 | 1980-11-04 | Electrically insulating substrate and a method of making such a substrate |
US06/203,554 US4370421A (en) | 1979-11-05 | 1980-11-05 | Electrically insulating substrate and a method of making such a substrate |
US06/450,566 US4571610A (en) | 1979-11-05 | 1982-12-16 | Semiconductor device having electrically insulating substrate of SiC |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54142059A JPS5831755B2 (ja) | 1979-11-05 | 1979-11-05 | 電気絶縁用基体 |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2447382A Division JPS57164550A (en) | 1982-02-19 | 1982-02-19 | Electric device with improved heat radiating property |
JP57024474A Division JPS57164541A (en) | 1982-02-19 | 1982-02-19 | Electric device |
JP7740084A Division JPS6084843A (ja) | 1984-04-16 | 1984-04-16 | 半導体素子塔載用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5666086A JPS5666086A (en) | 1981-06-04 |
JPS5831755B2 true JPS5831755B2 (ja) | 1983-07-08 |
Family
ID=15306454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54142059A Expired JPS5831755B2 (ja) | 1979-11-05 | 1979-11-05 | 電気絶縁用基体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5831755B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01318531A (ja) * | 1988-04-26 | 1989-12-25 | Asea Brown Boveri Ag | アンブレラ構造の縦軸式の電気機械 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57210648A (en) * | 1981-06-19 | 1982-12-24 | Hitachi Ltd | Semiconductor device |
JPS5851405A (ja) * | 1981-09-12 | 1983-03-26 | 京セラ株式会社 | 電気絶縁性炭化珪素焼結体の製法 |
JPS58101442A (ja) * | 1981-12-11 | 1983-06-16 | Hitachi Ltd | 電気的装置用基板 |
JPS57164541A (en) * | 1982-02-19 | 1982-10-09 | Hitachi Ltd | Electric device |
JPS57164550A (en) * | 1982-02-19 | 1982-10-09 | Hitachi Ltd | Electric device with improved heat radiating property |
JPS59165447A (ja) * | 1983-03-11 | 1984-09-18 | Hitachi Ltd | 厚膜混成集積回路 |
JPS60189226A (ja) * | 1984-03-08 | 1985-09-26 | Sharp Corp | コ−テイング膜 |
JPH0263546U (ja) * | 1989-11-01 | 1990-05-11 | ||
JP4145097B2 (ja) * | 2001-08-20 | 2008-09-03 | 日本碍子株式会社 | 低誘電正接材料および炭化珪素焼結体の誘電正接を制御する方法 |
-
1979
- 1979-11-05 JP JP54142059A patent/JPS5831755B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01318531A (ja) * | 1988-04-26 | 1989-12-25 | Asea Brown Boveri Ag | アンブレラ構造の縦軸式の電気機械 |
Also Published As
Publication number | Publication date |
---|---|
JPS5666086A (en) | 1981-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4585706A (en) | Sintered aluminum nitride semi-conductor device | |
EP0081365B1 (en) | Electrically insulating silicon carbide sintered body | |
US4352120A (en) | Semiconductor device using SiC as supporter of a semiconductor element | |
US4571610A (en) | Semiconductor device having electrically insulating substrate of SiC | |
JPH0261539B2 (ja) | ||
JP2006505951A (ja) | 銅/ダイヤモンドの複合材料を有する半導体基板及びその製造方法 | |
JPH054950B2 (ja) | ||
JPS5831755B2 (ja) | 電気絶縁用基体 | |
JPS6337065B2 (ja) | ||
JPH1067560A (ja) | 高熱伝導率セラミックスおよびその製造方法 | |
JPH0870036A (ja) | 静電チャック | |
JPS5969473A (ja) | 電気絶縁性焼結材用炭化けい素粉末組成物 | |
JPS644285B2 (ja) | ||
JPH08279569A (ja) | パッケージ用セラミックスリッド | |
JPS6342414B2 (ja) | ||
JPS61119094A (ja) | 高熱伝導性回路基板の製造方法 | |
JPS631270B2 (ja) | ||
JPS6084843A (ja) | 半導体素子塔載用基板 | |
JPS6140870A (ja) | 電気絶縁材 | |
US3702787A (en) | Method of forming ohmic contact for semiconducting devices | |
JP3180100B2 (ja) | 半導体モジュール | |
JP2967065B2 (ja) | 半導体モジュール | |
JP2506270B2 (ja) | 高熱伝導性回路基板及び高熱伝導性外囲器 | |
JPS5815953B2 (ja) | 電気的装置用基板 | |
JPH0445993B2 (ja) |