JPS583030A - 比較器回路及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は一般に大きさ比較器、更に％定的には。

並列でビット順に受信され九複数の２進数からどの２進
数が最大であるかを決定するための大きさ比較器Ｋｌｌ
する。

大きさ比較器は曳く知られている。知られた大きさ比較
器の１つの例はＴａ：ｓａａ　Ｉ％ａｔｒｓｐｎ＊、ａ
ｎｔａ悔ｏｄａｌ　　ＳＲ〒４Ｚ、ＳＳである。この比
較器は並列で受信された２つの四ビット２進数字を比較
する作用をする。より多くの数はこれらＯ装置を縦続す
る（　ｃａｓｃａｄｅ　）　　ことによって比較する仁
とができる。しかしながら、２つより多くの数４一時に
は比較することができない。２つより多くの数を比較す
ることが所望される場合には、その数を先ず対にしなけ
ればならず１次いで各対の内最大のものが決定され、そ
してこの対過程（ｐｍｉｒｐｒｔｘｅｇｄ％ｒｅ　）は
最終的に成る信号数が最大であると決定されるまで続け
られる。

本発明の要旨は次の通プである。即ち本発明に受信され
た複数の２進数から最大の８進数【決定するための大き
さ比較器回路（ｔｓ、ａｇ協１ｔｓｄａａ＊ｍｐａｒａ
ｔａｒ　ｃｓｒｏｕｔｔ　）が提供される。比較の結果
を記憶するためにラッチ（１ａｔａｂ　）が使用されそ
してラッチはすべて論ｎｏ状Ｍ　（１ａｔｔ４ａＱ　５
ｔａｔｅ　）に初期設定される（　１ｓｉｔｉａｌｉ＊
ａｄ）。

上記ラッチは比較される各々の数に対応する独特の１ビ
ツト番地を有し、そしてラッチに記憶され良論理Ｏはそ
れに対応する数が最大であることに対して依然として競
争（ｍｅ％ｔ−％ｔ１・％）している（ｍち候補者の１
１である）ことを示し、そして論理１はそれが競争から
排除された（　５Ｊ（ｓｓｓ＠ｔ＊ｄ）ことを示す。上
記数が１ビツトずつ〔最も位の高いビット（愼ｏａｔ　
ａすｓ４／（ｍａｍｔ　ｋｉｇ　）を最初に〕受信され
るにつれてそのビットは台数に対して１つづつｏｒ−テ
ィ／ダ回路（ｇｇｔｔｓｇ　ａｔｔｅｓｔｓ　）に印加
され、該ｒ−ティング回路は骸ピッ）１反転しく（％ψ
−デー）そして反転され友結果を上記ラッチに記憶する
。これに対する例外扛８つの場合がある： ａ）　数が、その数に対応するラッチに記憶され友論理
ｌにより示される如く競争からすでに排除された場合、
それは論理１のままであＬ及びｂ）残りの候補者がすべ
□て等しい位のビット番地に！進数Ｏｆ有する場合もち
ろん選択祉不可能であ夛そして前記し九反転は起こらず
、ラッチの内容は単にリサイクルされる。

簡単に言えば本発明は、並列でビット順に検数の（たと
えば６個の）２進数を受信しそして量大数の指示を発生
する比較器回路を提供する。

幾分詳ＪＩＩＫ言えば、上記５個の数は同時に（即ち並
列で）受信されるが、それらは一時に１ビツト受信され
、最も位の高いビットで始壕り位の低くなる験香（ｄｓ
ａｊ（ｓ＜ｓｇｏｒｄｅｒ　Ｉｆ　ａｉｇ協４ｆイーａ
ａ％−ａ＞＜続く、換言すれば、Ｓつの最も位の高い（
ＭＳＢ）ｏ数が先ず受信され、続いて５つの雪番目に最
も重要なビットの敗勢がすべてのビットが受信されるま
で受信される。

上記ビットが受信されるにつれて１本発明の比較器回路
は、最も筒塔に言えば、そのビットをモニタし、そして
各々の数字に対応する１ビツト番地（即ちこのガにおい
ては５つのビット番地）會有するレジスタ（ラッチ）（
その結果を記憶する。

ラッチはすべて論理ゼ日に初期設定される。現今の表現
では、２進法０は論ｉＩＯとして符号化され。

８進法１ａ論珊１として符号化される。ＭＳＢで始まっ
て、もし論理ｌが受信されれば、その数に対応するビッ
トは論理ｏｏｔｔであ〕；４し論理Ｏが受信されればそ
の数に対応するビットは論理ｌになる（すべてのＭＳＢ
が論理Ｏである場合。

この場合にラッチのビットは論理０のままである、食除
いて）一度ラッチにおけるビットが論ｉｌｌになれば、
帰還回路は、最も大きい数の選択が行なわれるまでそれ
は論理１の１まであることを確実に−ｊる。このプロセ
スは、２番目に位の高いビットが受信されるにつれてそ
れ０禄繰返す。もし２番目に位の高いビットが論理Ｏで
あるならば、ラッチにおける対応するビットは論理１に
なる（残りの候補者からのすべての２番目に位の高いビ
ットがすべて論理０である場合、この場合にラッチにお
ける対応するビットは論理０の１１である。

を除いて）。もしそのビットが論理１であるならば、ラ
ッチに記憶された対応するビットはそａｔまであり；即
ちもしそれが論理ｌであるならば。

それは論理１の１まであシ、そしてそれが論理Ｏである
ならばそれは論理Ｏｏままである。このプロセスは、す
べてのビットが受信されるまで七の数の残シのビットに
関してそれ自体繰返す、その時点ではラッチにおける少
なくと！ｈ１つのビットは依然として論理０であろう、
その０ビツトに対応する数は最大数である。もしラッチ
における３つのビットが両方共論理０であるならばこれ
はその数の２つが同一であることを指示する。

他の言葉で言えば１本発明は、蓋列でビット順に受信さ
れ九複数の２進数から順に受信された（　５ｅｒｉａｌ
ｌｙ　ｒｅｃｅｉｖｅｄ　）どの２進数が鰍大の大きさ
會有するかを決定するための回路であって。

各２進数に対応する少なくとも１つのビット番地を有す
る記憶手段と、各々の咳数に対するｒ−ティング手段で
あって、線数の各ビットに応答して該記憶手段の該番地
のそれぞれの１つにおいて。

ａ＞Ｓし鎖ビットが２進数１であるならば咳番地に記憶
されている以前の論理状１！Ｉ（ｊデーＶ（・Ｓ＃Ｊｅ
ｇｉａ　ｍｅａｔ、ｅ　）　　？、又はｋ）！ｈｔ３ビ
ットが意進数０であシ、そして残シの候補者と関連して
おシ、且つ残シの候補者の対応するビットも２進数Ｏで
あるならば第１の論理状態を、又はＣ）もし該ビットが
２進数Ｏであり、そして１）該ビットが残りの候補者と
関連していないか又は誦）咳ビットは残りの候補者と関
連しているが残シの候補者の対応するビットは全部が２
進数Ｏではないの何れかであるならば第２論壇状態１−
、記憶するためのゲーティング手段とを具備して成る回
路である。

更に他の言葉で言えば１本発明は、並列でビット順に受
信され九複数の２進数から順に受信されたどの２進数が
最大の大きさを有するかを決定するための回路であって
、各２進数に対応する１つのビット番地を有する記憶手
段と、台数に対して１個ずつの複数のｒ−ティング手段
を具備し、各ゲーティング手段は位の低くなる順番に１
ビツトずつ１つの数のビットに応答し、誼ｒ−テインダ
手Ｒは、残シの候補・者のすべての等しい位のビットが
２進数Ｏである場合、この場合にビットは反転しないで
上記番地に印加される。を除き、又は該ゲーティング手
段の以前の出力（ｐｒａｖｓａｓａ・５ｔｐｓｔ　）が
論ｉｌｌであつ喪場合、その場合に出力は論Ｉｌｌの１
１である。ｔＩｌ＆−き、受信され友各ビット讐反転し
そして上記記憶手段の番地にそれを印加するようにした
回路である。

更に他の言葉で述べると１本発明ｔｉ、並列でビット順
に受信され九複数の意進数からｌｌに受信され喪ど０２
進数が最大の大きさを有するかを決定する方法であって
％’）各々の数に対して１位の低くなる職香に一時に１
ビツト鋏数からのビットを受信し、＆）残夛の候補者の
すべての勢しい位のビットがすべてＯである場合、この
場合に反転ステップは省かれる。を除き、又は−）論理
１が前記メモリ手段に以前に記憶されている場合、こｂ
） の場合にそれは論理１の１まである。を除いソ箸ピッ）
１−逐次に反転し、そして、論ｍｏは対応する数が最大
であることに対する候補者のままであることを指示しそ
して論ｍｔはそれが排除されたことを指示するような記
憶手段にその結果を記憶させるステップ【含む方法であ
る。

更に異愈つ九言葉で述べると１本発明は、並列で受信さ
れた複数Ｎ個、ここにＮは正の整数である。０２進数字
を大きさの順番にランク付けする方法であって、ａ）Ｎ
個の２進数を比較し、そしてどの数が最大であるかを決
定し；ｂ）最大であるとして先に選ばれたすべての数を
競争から排除し、そして残シの数の最大のものを決定し
；そして（Ｎ−１）の数が競争から排除されるまでステ
ップ＆）！繰返すステップを含み、数がそのように排除
される順番がそのランクの順位であるようにした方法で
ある。

本発明を添付図面を参照して更に評細に説明する。各図
の同じ数字は同じ部分を表わす。

第１図は本発明に従って構成され、そして５個の異なっ
た数の内から最大の大きさを有する８ビツトの２進法の
数を決定するように設計され光大きさ比較器の略図であ
る。構成部品は第１図に記載の如く相互に接続されてお
り、そして集約してｒ−ティング回路１１として表わさ
れたｒ−ティング回路１１ａ、１１６．ｉｔｓ、１ｌｄ
ｆｉ構造においてすべて同一であるということに注目さ
れたい、ｒ−ティング回路１１４，１１１．及び１１ｄ
は図を過度に複雑にしないように詳ｌａＫは示されてい
ない。

比較器１０により１比−される５つの数は集約的にシフ
トレジスター！とじて表わされた８ビットシフトレＶス
タ１２ａ、ｉ冨！、１１１，１２１及び１２＃に記憶さ
れ、各々のレジスター！には１つの数が記憶される。比
較器ｉｏの動作は下記ＯＡシである。

各グーティング回路１１は下記の如く機能し。

そして説明のガとしてｒ−ティング回路１１ｇが使用さ
れる。シフトレジスター２１ｇはクロックＡ（ｆＩ−と
えば８Ｊ／Ｈｇ）によシクロツクされるにつ１＠ れて、レジスター２ｇに記憶され九８ピッｐシーテイン
グ回路１１ａ及びＮＯＲｒ−）１４ｇの両方への入力端
子である端子１２１１に印加される。

上記ビットは位の低くなる順番に一時に１つ印加され、
そして最も位の高いビットで始まることく注意されたい
。

レジスター２６に記憶された最も位の高いピッ）　（Ｍ
ＦＩＢ）が論［１であるならば、インバータ１４４にの
出力扛論理０であり、結果としてＡＮＤｒ−）ＩＳｇの
出力は同様に論理Ｏである。結果として、ＯＲ？’−ト
１６１の２つの入力は両方共論ｉＩＯである。それ以後
の１つの入力（０％−４ｎｐｕｔｓｉｇｍａ　ｉｔ　）
はＡＮＤＩｐ”　−）　１５　＠の出力であシ。

それ以後の端子４０ａＱ経由する他の人力は、すべて論
理Ｏ（タリア入力を経由して）を含むように初期設定さ
れているレジスタ１丁（九とえばＴｅｘａｓ　　Ｉ＊ａ
ｔｒｕｔｐｕｓｔａ　　ＳＲ？　　４　Ｌ　Ｓ　　１　
　’Ｉ　　４　　）　　の出力端子ＩＱからである。結
果として、０Ｅｒ−ト１６ａの出力は論理Ｏであ夛、こ
れは出力端子８０ａｆ経由して入力端子ＩＤに印加され
、そしてレジスタ１７に記憶される。

ｒ−ティング回路１１Ｅにより受信されｆｔ、ｇ番目に
位の高いビットが論理１であるならば、Ｎ０Ｒｒ−ト１
４ｇの出力は論ＩＩＩであ）、これはＡＮＤｒ−）１５
ｇの１つの入力に印加される。その場合にはＡＮＤｒ−
）　１１５　ｇの出力の陰部状態はその第２の入力の状
態に依存する。これを決定する九めに、我々はＮＡＭＤ
Ｉ’−ト１　ｇから発する信号ｔ−，従って集約的に端
子１９と名付けられた端子１９１，１９４，１９１，１
９ｄ及び１９−がらの信号を見なければならない。

例としてｒ−ティンダ回路１１ａｉ使用すると。

特定のｒ−ティング回路１１に対応して論Ｉｌｌがレジ
スタ！７に記憶されているならば０Ｒｒ−ト２１ａはそ
の右方入力に論理１を受信しＪその結果その出力（その
他の入力の状態に拘ゎシなく）に論理１を発生し、これ
はもちろんＮＡＮＤｊ）’−ト１８に印加される。

或いは、０Ｒｊ）’−）２１αの出力は端子１３１ｓに
印加されたビットが論理０である場合に論理１であるこ
ともできる。端子１３ｇに印加され要論Ｎ０ＦｉＮＯＲ
？’−）１４ａの出方において論ＩＩＩを生じ、その結
果ＯＲ？−ト２１αの出力は論理１であ如これはＨＡＮ
Ｄｒ−）１ｇに印加される。

要約すると、端子１９における論理信号は、！つの条件
の何れかが存在するならば、即ち６）端子１３に受信さ
れたビットが論ｌＩＯであるか又扛ｂ）レジスタ、４１
７に記憶され喪対応するビットが論理ｌであるならば、
論理ｌである。レゾ１１１丁に記憶された論理ｌは、そ
れに対応する数が最大であることに関する考直から排除
され友ことを指示し、そしてレジスタ１丁に記憶された
論理Ｏはそれに対応する数が最大であるものに対する候
補者のままであることを指示することに注目されたい。

ＨＡＮＤｒ−トＩ　ＩＩは競争から排除された数に関連
し九これらのｒ−テインダ回路１１からＯ論理ｌ信号ｔ
−、そしてレジスタ１２から論理Ｏ信号【現在受信して
いるこれらのｒ−テインデー路１１から論理１信号を受
信するので、ＮＡＮＤｒ−ト１８からの論理０信号出力
は依然として考慮下の数（即ち残シの候補者）からの瞬
間ビット（１ｎｓｔａｎｔ　ｂｉｔ　）　　はすべて論
理０であることを指示する。これはもちろん１位のその
順番のビットに基づく残シの候補者の相対的大きさに関
して選択がなされ得ないことを指示する。ＡＭＤＩ’−
ト１５ａは端子２５（Ｌを経由してＮＡＮＤＩＩ’−）
１８の論理０出力を受信し、かくしてＡＮＤ？’−）１
５ｇの出力を論理Ｏ状態に強制する。これはレジスタ１
７に記憶された対応するビットの状態を費えないでその
ｔまにせしめる。何故ならばそれは単にＯＥ＋’−）１
６ａｔ−経由してループバック（Ｌａｍｐ　ｈａａｋ　
）されるからである。

もし、残シの候補者からの瞬間のビットは全部が論理０
ではないならば、その場合にはＨＡＮＤｒ−）１ｇの出
力は論理ｌであシ、ＡＮＤｒ−）１５ｇの出力が残りの
（即ち右の）入力によシ決定されることを許容する。結
果として、もし端子１３ｇが論理ｌを受信するならば、
Ｎ０Ｒｒ−）１４Ｇの出力は論理０であり、ＡＮＤｒ−
）ｔｓａの出力は結果として論理０である。もし端子１
３ｇにより受信されたビットが論理０であるならば、Ｎ
ｏβｆ−）１４ａの出力は論Ｉｌｌであり。

ＡＮＤ？’−）１５αの出力は論ａｔであり、セして０
Ｒｒ−）１６αの出力は論理ｌでＩｈ、６．その結果、
その数に対応するビット番地においてレジスタ１フに論
理ｌが記憶される。

レジスタ１２からのすべてのビットが適当なｒ−テイン
ダ回路１１に印加された後、レゾ１１１丁の得られる状
態はどの数が最大であるかを決定するために検査される
（　１１１４％（％ａｄ）、９１として、もしレジスタ
１？の端子ＩＱにおける出力が論ｌｌＯであシ、端子２
Ｑ、ＳＱ、４Ｑ及び５ＱＩＫおける出力がすべて論理１
であるならば、これはしＶメタ１２ａに記憶された数が
最大であることを指示し、或いはもし端子３ＱがｗＩｉ
理◎であシ。

そして端子ｌＱ、２Ｑ、４Ｑ及び５Ｑが論理１であるな
らば、これはしＶメタ１２＃に記憶され九数が最大であ
ること、勢を指示する。

第２因は５つの数が位のａＳにランク付けされる本発明
の他の態様を示す、′＠言すれば、最大数が決定され、
２番目、３番目、４番目に大きい数も決定される。

大きさ比較器１０は簡単なブロックとしてｓｇ図に示さ
れ、その構造は第１図における比較器１０のそれと同一
である。第１図において比較器１０はしｅメタ１２を除
いて第１図に示され九す及び１３−はそれぞれ示された
通りＡＮＤｒ−）５Ｇ＠、５０６，３０１．Ｓｏｄ及び
５ｏ−から供給される。比較６１０の出力端子８６−．
８０ｋ。

１０ｔ、３０ｄ及び３０−は示された通り、それぞれレ
ジスタ５１０入力端子ｌＤ、　２Ｄ、ｓＤ。

４Ｄ及び５Ｄに印加される。レジスタ５１の出力端子ｌ
Ｑ、２Ｑ、３Ｑ、４Ｑ及び５Ｑｔｉ示された通夛、それ
ぞれレジスタ５２の入力端子ＩＤ。

ｓＤ、ｓＤ、　４Ｄ及び５Ｄに印加きれる。しＶメタ５
３及び５４は第２図に示された如く同様に相互接続され
ている。レジスタ５１．８２．５３及びｓ４は各ｈ　Ｔ
Ｈａａ　Ｉｎｓｔｒｓｍａｎｔａ　ＳＮτ４ＬＳＩ’ｒ
４であり、そしてクロックＢ（九とえはｌｊｌＨｇ）に
よシクロツク市れる。

比較されるべき６つの数は集約してレジスタｓ６と各付
けられ九シ７トレＶスタＢａｇ、５１１み、８＠＃、５
１１ｄ及びｓ６−に記憶され、１つＯＳビット数が各レ
ジスタ藤・に記憶される。レジスタｓ６は各々Ｔｅｘａ
ｓ　Ｉ＊ａｇｒｓｔｎａ＊ｔａ　ＳＲフ４ＬＳｌ＠４で
ある。しＶメタ５６の各出力端子（（出（″０％ｔ’）
として示されている）は、そのレジスタ５６に記憶され
た数がレジスタを通してリサイクルされ得るようにそれ
自身の入力端子（入（１（舊″）として示されている）
に接続されていることに注目されたい。

比較が始まる前に、各レジスタｓ　ｌ、　ｓ　２　ｒ５
３及び５４の内容はすべて論理１に初期設定され、そし
て比較されるべき数はレソスタ当り１つの数がレジスタ
５６にロードされ、ｆＩＩｋも位の高いビットが該レジ
スタにより出力される最初のビットであり、クロックさ
れると位の減少する順番に残りのビットが続くように配
置されている。

比較が始まると、レジスタ５１．！５２．５３及び５４
からＡＭＤＩ’　−ト５０へのすべての入力は論理ｌで
あシ（それらはそのように初期設定され九ので）％その
１５１Ａｎｎｃ−）　５　ｏの出力状態はレジスタ５６
から受信したビットに依存するであろう。最初の８ビツ
ト（仁の飼においては台数は８ビツトを有するので）“
′が比較器１０によって受信された後、比較器１Ｇは最
大数を決定し、そしてこの比較の結果はレジスタ１テ（
第１図）に記憶される。この結果祉しＶスタａｔに転送
され。

そしてレジスタ１７はすべて論理Ｏ状態に再初期設定さ
れる。この情報は論理Ｏが最大ｐｔ表わしそして論理１
が他を表わすように記憶され危ことＹｒＭＪ起′された
い。結果として最大数に対応してレジスタ５１に記憶さ
れた論［Ｏｔｉ対応するＡＮＤｒ−）Ｉ　Ｏに印加され
、結果として関連したレジ。

スタＢ６からのビットの通過を禁止する。結果として４
つの数のみが２回目に比較器１ｏｆｃ印加され１次いで
残りの４つの内の最大数（即ち意番目に大きい）を決定
するために比較がなされる。

これを説明する喪めに、レジスタＳＳａは最大数を含む
と仮定する。比較器１０４０第１サイクル（即ち５つの
数の内の最大のものが決定される）。

の後、レジスタ８１の内容はそれぞれ端子ｌＱ。

２Ｑ、３Ｑ、４Ｑｋｒｊ５ＱＶＣ対応Ｌテ１１１，１，
１゜１．１である。結果として、ＡＮＤＩｒ’−）５０
Ｈの出力は一定論理Ｏである。比較器１ｏの次の（第二
の）サイクル、即ち最大数のための比較はＡＮＤｒ−）
５０ａからの一定の論理０出カと共にレジスタ５６ｂ、
５６ｅ、５６ｄ及び５６−の内容からなされる。

比較器１０の第二サイクルの後、第二の比較の結果（即
ち２番目に大きい）はレジスタ８１に転送され、一方第
１の比較の結果（即ち最も大きい）はレジスタ５２にシ
フトされる。

比較器１０の第三サイクルに対しては、最大数及び２番
目に大きい数はかくして競合（ａｍ惰ｐｇ　ｔ　１−ｔ
（ｅ＊）から排除され、そして３つの残シの数の最大の
ものが即ち、３番目に大きい数が選ばれる。

第三サイクルの終りには、３番目の最大の結果はレジス
タ５１に転送され、一方しジスタロ２は第２の比較の結
果を受信し、そしてレジスタ５３は第１の比較の結果を
受信する。

比較器１０の第４のサイクルに対しては、３つの最も大
きい数は比較から排除されそして２つの残りの数の内最
大が選ばれる。第４のサイクルの終りには、４番目の最
大の結果値レゾスタ５１に転送され、一方レジスタ５！
は第３の比較の結果を受信し、レジスタ５３は第２の比
較の結果を受信し、そしてレジスタ５４は第４の比較の
結果を受信する。最小の数はもちろん残ｔｏ数である。

不発ｗＡを各々が８ビツトを有する５つの数に関して説
明したが、その数が８ビツトよ〕少ないビット又はよシ
多いビットを有することができること及び含まれる数が
Ｓより少なくても多くてもよいことがｇ＊されるべきで
ある０回路に送られえすべての数（九とえばＮ個）をラ
ンク付けする代わり、に、全数Ｎの内からいくらかの（
たとえばＭ個の）最大数のみを決定することが所望され
てもよい０本明細書に示された回路に対してはもちろん
適当な修正が必要であろう。

【図面の簡単な説明】

第１図は本発明の好ましい具体例の略図。 第２図は本発明の他の具体例の略図である。 図において　１０−・・大きさ比較器、１１・・・ｒ−
テインダ回路、１８・・・シフトレジスタ、ｌ〒・・・
レジスタ、５１．ｓ２．ｓ３，５４−ｙジスタ。 Ｓｅａ、ｍｍｋ、Ｓ６ｅ、ｂａｄ、５８ｇ−−−ｖ７ト
レジスタ、である。

Claims (1)

1. 【特許請求の範囲】 Ｌ　並列でビット順に受信された複数の２進数のうち順
   に受信されたどの２進数が最大の大きさを有しているか
   を決定するため回路（１０）であって 各々の該２進数に対応する少なくとも１ビット番地を有
   する記憶手段（１７）と。 各々の鋏数に対するｒ−ティング手段（１１）であって
   、鋏数の各ビットに応答して骸記憶手段（１丁）におけ
   る該番地のそれぞれの１つに。 ａ）　もし該ビットが２進数１であるならば該番地に記
   憶された以前の論理状態を、又はｈ）　もし該ビットが
   ２進数０であシ、そして残シの候補者と関連しており、
   該残りの候補者Ｏ対応するビットも２進数０であるなら
   ば第１論理状態を、又は Ｏ）　該ビットが２進数Ｏであシ、そして１）咳ビット
   が残−シの候補者と関連していないかもしくは１ｆ）Ｕ
   ビットが残りの候補者と関連しているが該残シの候補者
   の対応するビットは全部が２道数Ｏではないの何れかで
   あるならば第２論理状態を記憶させるためＯｒ−ティン
   グ手段（１１”）とを具備して成る回路（１０）＠ ２　該数が低くなる位の順番に受信される特許請求の範
   囲第１項記載の回路。 乳　並列でビット順に受信された複数の３進数の内から
   順に受信されたどの２進数が最大の大きさを有している
   かを決定するための回路（１０）であって。 各々の該２進数に対応する１ビット番地を有する記憶手
   段（１７）と。 各々の鉄敷に対して１つの複数のｒ−ティング手段（ｌ
   ｉｄ、１１ｂ、１１６．ｌｉｄ、１１１）を具備し。 各々の該ｒ−ティング手段は低くなる位の順番に１ビツ
   トずつ１つの鉄敷のビットに応答し、核ｒ−ティング手
   段はもし残りの候補者のすべての等しい位のビットが２
   進数０である場合、この場合にビットは反転しないで該
   帯地に印加される。 を除き又は該ｒ−ティング手段の以前の出力が論理１で
   ある場合、この場合に出力は論理１のままである。を除
   き、受信された各ビットを反転しそしてそれを該記憶手
   段（１７）における該番地に印加するようになっている
   回路（ｌＯ）。 ４、　該２進数は２進数０が論理０により表わされ、そ
   して２進数１が論理１によって表わされるように符号化
   される特許請求の範囲第３項記載の回路。 から順に受信されたどの２進数が最大の大きさを有する
   かを決定する方法であって ａ）　各々の鉄敷に対して１位の低くなる順番に１時に
   １ビツト、鉄敷からのピッ）ｔ−受信し。 ｂ）　残りの候補者のすべての等しい位のビットがすべ
   て２進数０である場合、この場合に反転ステップは省か
   れる。を除き、１１）メモリ手段に論理１が以前に記憶
   されてい次場合、この場合にそれは論理ｌのままである
   。を除いて、各々の該ビットを逐次に反転しそしてその
   結果を１論理Ｏは対応する数が最大であることに対する
   候補者のままであることを示しそして論理ｌはそれが排
   除されたことを示すような記憶手段に記憶させるステッ
   プを含む方法。 ＆　並列でビット順に受信されたＮ個の２進数の内の複
   数Ｍ＠、ここにＮ及びＭは正の整数であ郵、セしてＭく
   Ｎである。會大きさの順番にランク付けするための回路
   であって、 蚊Ｎ個の数を記憶手Ｒ轟ｆｉ１個の数記憶する丸めのＮ
   個の第１記憶手段（５６）と。 比較器手段（１０）であって、＃記憶手段に応答して、
   それに印加され九複数の数からどの数が最大であるかを
   決定するための比較器手段（１０）と。 直列に接続されそして蚊比較器手段（１０）の出力に応
   答してそれからの結果を記憶するためのＮ個の第３記憶
   手段（５１，５！、５３．８４）と。 各々の鉄敷に対して１個の、Ｎ個のｒ−ティング手段（
   ＳＯ）であって、鉄路２の記憶手段（ｓｔ、ｉ宏、５３
   ．５４）に応答して、一度鉄敷が皺比較器手段によって
   最大であると選はれ良ならば、該第１記憶手＊＜ＳＳ＞
   から咳比較器手段への鉄敷の印加を選択的に禁止するた
   めのＮ個Ｏｒ−ティング手段（５０）とを具備して成る
   回路。 ７、並列で受信されに複数Ｎ個の冨進数、ここにＮは正
   の整数である。全大きさの順番にランク付けする方法で
   あって、 ａ）　咳Ｎ個の２進数を比較し、そしてどの数が最大で
   あるかを決定し、 ｂ）　最大であるとして以前に選ばれたすべての数を競
   争から排除し、そして残シの数の最大のものを決定し。 ａ）　　（ＡＩ’−１）個の数が競争から排除されるま
   でステップ（６）を繰返すステップ上古み。 数がそのように排除される順番がそＯランク職位である
   ようにした方法。