JPS5824447Y2 - 薄形混成集積回路 - Google Patents
薄形混成集積回路Info
- Publication number
- JPS5824447Y2 JPS5824447Y2 JP1977064979U JP6497977U JPS5824447Y2 JP S5824447 Y2 JPS5824447 Y2 JP S5824447Y2 JP 1977064979 U JP1977064979 U JP 1977064979U JP 6497977 U JP6497977 U JP 6497977U JP S5824447 Y2 JPS5824447 Y2 JP S5824447Y2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- resin
- ceramic substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 18
- 229920005989 resin Polymers 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000005476 soldering Methods 0.000 claims description 3
- 238000005219 brazing Methods 0.000 claims 1
- 239000000919 ceramic Substances 0.000 description 17
- 239000003822 epoxy resin Substances 0.000 description 8
- 229920000647 polyepoxide Polymers 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 101100129500 Caenorhabditis elegans max-2 gene Proteins 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案はセラミック基板の側面部を、素子搭載面を基準
として傾斜させ、セラミック基板の素子搭載面及び端側
面部に樹脂を塗布した構造の薄形混成集積回路に関する
ものである。
として傾斜させ、セラミック基板の素子搭載面及び端側
面部に樹脂を塗布した構造の薄形混成集積回路に関する
ものである。
従来技術によれば、薄形混成集積回路の構造は第１図お
よび第２図の断面図に示すように、セラミック基板１の
素子搭載面に印刷導体３、印刷抵抗体４を設け、さらに
半導体素子５が搭載されて導体端子ランド８を介してセ
ラミック基板１の一端側面部に沿って導出された外部リ
ード９に接続され、これらにプリコート樹脂６、エポキ
シ樹脂７を塗布したもので、この構造の場合、超高密度
実装の薄形を実現させようとするとき、下記の問題点が
あった。
よび第２図の断面図に示すように、セラミック基板１の
素子搭載面に印刷導体３、印刷抵抗体４を設け、さらに
半導体素子５が搭載されて導体端子ランド８を介してセ
ラミック基板１の一端側面部に沿って導出された外部リ
ード９に接続され、これらにプリコート樹脂６、エポキ
シ樹脂７を塗布したもので、この構造の場合、超高密度
実装の薄形を実現させようとするとき、下記の問題点が
あった。
すなわち第１図の構造では、セラミック基板１の素子搭
載面上の周辺に樹脂止めのセラミック２を置く為、セラ
ミック基板面積は最大限に活用されず且つコストが高い
。
載面上の周辺に樹脂止めのセラミック２を置く為、セラ
ミック基板面積は最大限に活用されず且つコストが高い
。
第２図の構造ではエポキシ樹脂７とセラミック基板１と
の境界部が温度サイクル試験にて剥離する。
の境界部が温度サイクル試験にて剥離する。
このときセラミック基板１に印刷されている抵抗体４、
導体８及び搭載素子５にストレスがかかり、破断して電
気的特性不良となる。
導体８及び搭載素子５にストレスがかかり、破断して電
気的特性不良となる。
本考案はこれらの問題を解決し、薄形高密度実装の製品
化を可能とする混成集積回路を提供するものである。
化を可能とする混成集積回路を提供するものである。
第３図は本考案による混成集積回路の断面図である。
以下に本考案を図面を参照して説明する。第３図に於い
て、従来と同様導体３、抵抗体４を印刷し、さらに半導
体素子５が搭載されて導体端子ランド８を介して外部リ
ード９に接続され、プリコート樹脂６、エポキシ樹脂７
を塗布したセラミック基板１の端側面２′を、セラミッ
ク基板１の素子搭載面に対して傾斜させ、素子搭載面及
び外部リード９力弓Ｉき出されていないこの傾斜端側面
２′にエポキシ樹脂７を塗布する。
て、従来と同様導体３、抵抗体４を印刷し、さらに半導
体素子５が搭載されて導体端子ランド８を介して外部リ
ード９に接続され、プリコート樹脂６、エポキシ樹脂７
を塗布したセラミック基板１の端側面２′を、セラミッ
ク基板１の素子搭載面に対して傾斜させ、素子搭載面及
び外部リード９力弓Ｉき出されていないこの傾斜端側面
２′にエポキシ樹脂７を塗布する。
この傾斜角Ｒは鋭角で゛も鈍角で゛もよい。
本構造によれば、セラミック基板１の全面を有効に活用
出来、且つセラミック基板１とエポキシ樹脂７との接触
面積が増大し、両者の密着強度が増大し、温度サイクル
試験にて樹脂と基板面との間に剥離が生じ難くなる。
出来、且つセラミック基板１とエポキシ樹脂７との接触
面積が増大し、両者の密着強度が増大し、温度サイクル
試験にて樹脂と基板面との間に剥離が生じ難くなる。
また外部リード９が引き出される側のセラミック基板端
側面部には樹脂を塗布しないが、これはセラミック基板
に外部リード９を半田付けするための導体端子ランド８
とエポキシ樹脂７との密着強度が強いので樹脂が剥離し
ない為である。
側面部には樹脂を塗布しないが、これはセラミック基板
に外部リード９を半田付けするための導体端子ランド８
とエポキシ樹脂７との密着強度が強いので樹脂が剥離し
ない為である。
下記に本考案の実施例とその特性試験のテ゛−タを示す
。
。
セラミック基板寸法は１１ ｍｍ Ｘ ２３ ｍｍ Ｘ
０．６５ｍｍ、混成集積回路の厚さはＭＡＸ ２．Ｑ
ｍｍ、使用樹脂はエポキシ樹脂（固形タブレット状）
、サンプル１は第１図に示す従来構造の混成集積回路、
サンプル２は第３図に示す本考案構造の混成集積回路で
ある。
０．６５ｍｍ、混成集積回路の厚さはＭＡＸ ２．Ｑ
ｍｍ、使用樹脂はエポキシ樹脂（固形タブレット状）
、サンプル１は第１図に示す従来構造の混成集積回路、
サンプル２は第３図に示す本考案構造の混成集積回路で
ある。
上記のサンプルについて温度サイクル試験および熱シヨ
ツク試験を実施した結果、第１．第２の結果を得た。
ツク試験を実施した結果、第１．第２の結果を得た。
上記の試験結果の通り、本考案の混成集積回路の構造に
よれば、樹脂と基板との密着強度が改善されたことによ
って電気的特性も向上し、超高密度実装の薄形混成集積
回路が経済的に製品化できるものである。
よれば、樹脂と基板との密着強度が改善されたことによ
って電気的特性も向上し、超高密度実装の薄形混成集積
回路が経済的に製品化できるものである。
第１図および第２図は従来の薄形混成集積回路の断面図
であり、第３図は本考案による薄形混成集積回路の断面
図である。 １・・・・・・セラミック基板、２・・・・・・樹脂止
めのセラミック、２′・・・・・・傾斜端側面、３・・
・・・・印刷導体、４・・・・・・印刷抵抗体、５・・
・・・・半導体ペレット、６・・・・・・プリコート樹
脂、７・・・・・・エポキシ樹脂、８・・・・・・導体
端子ランド、９・・・・・・外部リード。
であり、第３図は本考案による薄形混成集積回路の断面
図である。 １・・・・・・セラミック基板、２・・・・・・樹脂止
めのセラミック、２′・・・・・・傾斜端側面、３・・
・・・・印刷導体、４・・・・・・印刷抵抗体、５・・
・・・・半導体ペレット、６・・・・・・プリコート樹
脂、７・・・・・・エポキシ樹脂、８・・・・・・導体
端子ランド、９・・・・・・外部リード。
Claims (1)
- 配線基板の半導体素子搭載面の一辺に沿って外部リード
のロウ付は部を設け、該半導体素子搭載面全面を樹脂で
被覆してなる混成集積回路であって、前記ロウ付は部を
有しない辺の基板側面にまで前記樹脂を延長して被覆し
、前記ロウ付は部を有する辺の基板側面には樹脂被覆を
行なわないことを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977064979U JPS5824447Y2 (ja) | 1977-05-19 | 1977-05-19 | 薄形混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977064979U JPS5824447Y2 (ja) | 1977-05-19 | 1977-05-19 | 薄形混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53158863U JPS53158863U (ja) | 1978-12-13 |
| JPS5824447Y2 true JPS5824447Y2 (ja) | 1983-05-25 |
Family
ID=28969608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977064979U Expired JPS5824447Y2 (ja) | 1977-05-19 | 1977-05-19 | 薄形混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5824447Y2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5149596U (ja) * | 1974-10-11 | 1976-04-14 | ||
| JPS5253665A (en) * | 1975-10-29 | 1977-04-30 | Hitachi Ltd | Semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49124554U (ja) * | 1973-02-19 | 1974-10-24 |
-
1977
- 1977-05-19 JP JP1977064979U patent/JPS5824447Y2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5149596U (ja) * | 1974-10-11 | 1976-04-14 | ||
| JPS5253665A (en) * | 1975-10-29 | 1977-04-30 | Hitachi Ltd | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53158863U (ja) | 1978-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119272A (en) | Circuit board and method of producing circuit board | |
| JPS5824447Y2 (ja) | 薄形混成集積回路 | |
| JPS5947747A (ja) | 半導体装置 | |
| JPH0445251Y2 (ja) | ||
| JPH0536300Y2 (ja) | ||
| JPS5810366Y2 (ja) | 混成集積回路装置 | |
| JPH0371579A (ja) | ソケット | |
| JPS62179794A (ja) | 電気回路配線板 | |
| JPS6398678U (ja) | ||
| JPS60171747A (ja) | 半導体装置 | |
| JPS5879741A (ja) | 集積回路装置の接続方法 | |
| JPS5552231A (en) | Semiconductor attaching device | |
| JPS6011473U (ja) | 厚膜混成集積回路 | |
| JPS58131654U (ja) | 厚膜電極構造 | |
| JPS5998691U (ja) | 厚膜混成集積回路 | |
| JPS6057155U (ja) | 混成集積回路 | |
| JPS59171372U (ja) | 薄型回路基板 | |
| JPS61280698A (ja) | 電子部品実装方法 | |
| JPS6127338U (ja) | 混成集積回路装置 | |
| JPS63226053A (ja) | 混成集積チツプモジユ−ル | |
| JPH01208874A (ja) | Ｌｅｄヘッド | |
| JPS6063969U (ja) | 厚膜集積回路 | |
| JPS6092469U (ja) | プリント板の端子取付け構造 | |
| JPH0732211B2 (ja) | 半導体パッケージ | |
| JPH06103641B2 (ja) | 混成集積回路基板 |