[go: up one dir, main page]

JPS58225656A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58225656A
JPS58225656A JP11030282A JP11030282A JPS58225656A JP S58225656 A JPS58225656 A JP S58225656A JP 11030282 A JP11030282 A JP 11030282A JP 11030282 A JP11030282 A JP 11030282A JP S58225656 A JPS58225656 A JP S58225656A
Authority
JP
Japan
Prior art keywords
cap
substrate
fixed
semiconductor element
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11030282A
Other languages
English (en)
Inventor
Masanobu Obara
小原 雅信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11030282A priority Critical patent/JPS58225656A/ja
Publication of JPS58225656A publication Critical patent/JPS58225656A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3675Cooling facilitated by shape of device characterised by the shape of the housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16251Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、基板に形成された接続パターンに電極が電
気的、機械的に接続された半導体装置の改良に関するも
のである。近年、電算機等の電子機器の高密変実装の要
求か高°まるにつれ、個別ICやLSIを装置に実装す
る方法にかわって、セラミックやエポキシ樹脂等の基板
に複数個のrc、r、sr素子を塔載してなるモジュー
イレ化した半導体装置を用いる方法が広く用いられて米
ている。
この様に複数個のLSI素子が塔載されたモジュール(
以降マルチチップモジュール、 MCM ト称する)を
用いると、MCM上に複数のLSI素子を塔載して相互
配線を行うため素子間の信号伝搬時間が短かく、又個別
I C、LSIを使用するより狭いスペースに実装でき
るため、実装密度が上る等の効果を有するものである。
第1図は、従来のMCMを示した断面図であり、図中(
1)け−主面(1a)に電極を有したIC又はLSIの
半導体素子(2)はセラミック等で形成された基板で、
その表面にけ導電性の接続パターン(図示せず)と、そ
の内部には各半導体素子(1)間の相互配線及び外部ピ
ン(3)への配線(図示せず)が形成され、表向周辺に
封止用メタライズ(図示せず)が設けられているもので
ある。(4)は上記半導体素子(1)の−主面に形成さ
れた電極に設けられた半田突起電極で、上記基板(2)
の表面に形成された接続パターンに接続され、上記半導
体素子(1)と基板(2)とを電気的かつ機械的に接続
するものである。(6)は上記基板(2)の周辺に設け
られ九封止用メタライズに半田等の接着材(5)で固着
され、内部を気密封IF。
するキャップで上記半導体素子(1)及び基板(2)の
素子固着面の汚染、破損、腐蝕を防止するものである。
ところがこの様に構成されたMCMを用いることによっ
て、半導体装置としての実装密度が高く々る反面、単位
面積当りの発熱量が高くなり、MCMからの放熱の問題
を解決する必要が生じて米た。
特に上記した様に半田突起電極(4)で基板(2)K接
続された半導体素子(1)からの発熱対策は極めて重要
な課題である。
このMCMの放熱の課題解決のためには様々な方法が考
えられるが、最も一般的に考えられているものとして第
2図に示すようなものがある。このものはl$1図のも
のに比して、半導体素子(1)の他よff1(1aL!
ニーtヤツ7’ (6) & Ol1fi Kヶゎ□。
あいオゎ  ゛(例えばSn、In等の軟金属や合金、
スポンジ状の金属、伝熱性樹脂、伝熱性グリース等の伝
熱体(8)を密着させて半導体素子(1)の他主面(1
a)からキャップへの伝熱係数を高めるとともに、キャ
ップ(6)の外表面に放1vIi効果を高めるためのフ
ィン(7)を形成したものであり、第1図に示したもの
に比べ著るしい放熱効果が期待できるものである。
しかるに、この様に構成されたものにおいて、MCMの
動作、停止の際にキャップ(6)および基板(2)の温
度が変化するため、キャップ(6)と基板(2)との温
度差により、キャップ(6)と基板(2)の熱膨張係数
の違いに基づく熱歪が生じるものである。したがってこ
の歪のためキャップ(6)と基板(2)の相対的ずれが
生じ、ひいてはキャップ(6)と半導体素子(1)が熱
抵抗の高い金属等の伝熱体(8)により固着されている
と、半導体素子(1)を基板(2)に固着している半田
突起電極(4)に剪断応力が働らき半田突起電極(4)
の疲労破壊をきたし、その結果MCMの信頼性の低下を
きたすことになるものである。
一方、伝熱体(8)を金属ではなく伝熱グリースやスポ
ンジ状金属を用いると上記歪は該伝熱体(8)の変形に
より吸収され、突起電極(4)の疲労破壊は抑制できる
が、伝熱体(8)自体の熱抵抗tま金属等と比べ着るし
く低いため放熱効果に支障をきたすことになるものであ
る。
この発明は上記した点に鑑みてなされたものであり、基
板に半導体素子が電気的かつ機械的に接続されたものに
おいて、半導体素子の他主面傾接触する吸熱部を有した
キャップを基板に固定するとともに、このキャンプと基
板とを締め付は固定し、半導体素子の他主面に所定の押
圧力を与える固定具を設けて、半導体素子からの放熱効
果を高めるとともに1半導体素子と基板との電気的、機
械的接続部に剪断応力がかからないようにして信頼性の
向上を図ることを目的とするものである。
以下にこの発明の一実施例を第8図に基づいて説明する
と、(6)は−向に、半導体素子(1)の他主面に接触
され、半導体素子(1)からの熱を吸収する吸熱部(6
a)を有し、他面にひだやビン状の放熱フィン部(7)
を有したキャップの本体で、吸熱部(6a)と半導体素
子(1)他主面(1a)との間に熱抵抗を下げるだめの
伝熱グリース等の良伝熱伺(8)が充填されているもの
である。(9)は一端が上記キャップ(6)の端部周辺
に溶接あるいは半田にて接着され、他端に7ランジ(9
a)を有し、この7ランジ(9a)が基板(2)の封止
用メタライズに半田等の接着剤(5)あるいは溶接にて
接着されたアルミニウム(Al)、 銅(Cu)等の金
属箔からなる環状の取付体で、弾塑性を有し、上記本体
(6)とキャップを構成して半導体素子(1)を外気か
ら封止するものである。なお、この取付体(7)にtよ
、さらにひだ状部を設ければ、基板(2)とキャップの
本体(6)との熱膨張係数の差異に基づく熱歪を、ひだ
状部を設けないものに対しさらに有効に吸収できるもの
である。αOは上記キャップの本体(6)の周辺に設け
られた環状あるいは帯状のゴム等の弾性体、0υはこの
弾性体と基板(2)とを締め付は固定する押え枠で、弾
性体OQとともに固定具を構成し、この押え枠0])が
弾性体00を圧縮し、この弾性体αQの反発力により、
キャップの本体(6)と半導体素子01)との間に所定
の押圧力を与えるものである。
この様に構成されたものにおいて、半導体素子(1)と
キャップの本体(6)とは弾性体000弾性により所定
の加圧力で接触しているため、半導体素子(1)からキ
ャップ(6)への伝熱性は良好であり、かつ、キャップ
の本体(6)は半導体素子(1)の他主面(1a)に固
着していないため、キャップと基板(2)との間の熱膨
張係数の違いによる熱歪によりキャップに生じた伸び縮
みはキャップの本体(6)と半導体素子(1)の他主面
(1a)間のすべりによって半導体素子(1)に応力は
かからず、突起電極(4)には剪断応力が加わりに<<
、それによる破壊もなくなるものである。さらに、キャ
ップの本体(6)と基板(2)間の歪は取付体(9)で
も吸収できるため、キャップを基板(2)に固着した時
起こる基板(2)の割れ及びキャップと基板(2)との
固着部分の剥離等の恐れもなくなるものである。
第4図はこの発明の他の実施例を示すものであり、第8
図に示したものの弾性体00と押え枠0ηとで構成され
た固定具を、一端がキャップの本体(6)に固定された
第1の押え枠(lla)と、一端が基板(2)に固定さ
れた第2の押え枠(llb)と、これら第1および第2
の押え枠(ha)(ttb)の他端にそれぞれ固定され
た弾性体αQとで構成したことを特徴とし、第1の押え
枠(tta)と第2の押え枠(txb)により弾性体α
Qを圧縮し、この弾性体αQの反発力によりキャップの
本体(6)と半導体素子αηとの間に所定の押圧力を与
えるものである。
この実施例のものにおいても、上記第8図に示す実施例
のものと同様な効果を奏するほか、弾性体OQをキャッ
プの本体(6)と基板(1)を加圧する方向にのみ弾性
を有し、他の方向へは弾性を有しないものとすれば、外
から外力が加わってもキャンプの本体(6)の基板(2
)からのずれを防止できるものである。
なお、上記実施例のものにおいて、放熱フィン(7)の
形状、キャンプの材質、キャップと半導体素子(1)間
の伝熱材(8)の材質、厚さ、及び取付体(9)の材質
、厚さ、及びキャップや基板(2)への固定方法、弾性
体αQの材質、形状、押え枠(11)(118011b
)の形状材質等又押え枠(11)(11a)(11b)
の取り付は方法等は何ら図示のものに制限をうけるもの
でない事は勿論、半導体素子(1)、基板(2)の形状
、材質、突起電極(4)の形状等についても図示のもの
に何ら制限をうけるものでないものである。
この発明は以上に述べたように、基板に半導体素子が電
気的かつ機械的に接続されたものにおいて、半導体素子
の他主面に接触する吸熱部を有し、その端部が基板に固
定されるキャップおよびこのキャップと基板とを締め付
は固定し、上記半導体素子に所定の押圧力を与える固定
具を設けたので、半導体素子の他主面とキャップの吸熱
部が所定の押圧力で接しているため、半導体素子からの
放熱効果を高めることができ、しかもキャップと基板と
の熱膨張係数の差異に基づく熱歪を、半導体素子とキャ
ンプとのずれにより吸収でき、半導体素子と基板との接
続部にかかる剪断応力を抑制できるため信頼性の向上が
図れるという効果を有する    ゛ものである。
【図面の簡単な説明】
第1図および第2図はそれぞれ従来の半導体装置を示す
断面図、第8図はこの発明の一実施例を示す断面図、第
4図はこの発明の他の実施例を示す断面図である。 図において(1)は半導体素子、(2)は基板、(6)
はキャップ、(6a)は吸熱部、(7)は放熱フィン、
(8)は良伝熱材、(9)は取付体、α1は弾性体、Q
l)は押え枠、(lla)は第1の押え枠、(11b)
tI士第2の押え枠である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 葛野信− (lす 第1図 第2図 第3図 手続補正書(自発) 第4図 1、事件の表示    特願昭57−110802号2
、発明の名称   半導体装置 3、補正をする者 事件との関係   特許出願人 住 所     東京都千代田区丸の内二丁目2番3号
名 称(601)   三菱電機株式会社代表者片山仁
八部 4、代理人 住 所     東京都千代田区丸の内二丁目2番3号
三菱電機株式会社内 5、補正の対象 明細書の発明の詳細な説明の欄。 6、M正の内容 (1)明細書中梁5頁第18行に「熱抵抗の高い」とあ
るのを[熱抵抗の低い−1と訂正する。 (2)同第6自−第2行に「低いため」とあるのを1商
いため」と訂正する。 (3)同第7臼第9行に[材体(7) lとあるのを「
材体(9)」と訂正する。 以  上 249−

Claims (6)

    【特許請求の範囲】
  1. (1)−面に導電材からなる接続パターンが形成された
    基板、−主面に電極を有し、この電極が上記基板の接続
    パターンに電気的かつ機械的に接続された半導体素子、
    この半導体素子の他主面に接触する吸熱部を有し、その
    端部が上記基板に固定されたキャップ、このキャップと
    基板とを締め付は固定し、上記半導体素子に所定の押圧
    力を与える固定具を備えた半導体装置。
  2. (2)キャップを、吸熱部を有する本体と、この本体と
    基体との間に固定され、弾塑性を有する取付体とにより
    構成したことを特徴とする特許請求の範囲第1項記載の
    半導体装置。
  3. (3)キャンプを、放熱フィンを具備したものとしたこ
    とを特徴とする特許請求の範囲第1項又は第2項記載の
    半導体装置。
  4. (4)キャップの吸熱部の半導体素子他主面に接触する
    部位を良伝熱材としたことを特徴とする特許請求の範囲
    第1項ないし第8項のいずれかに記載の半導体装置。
  5. (5)固定具を、キャンプに固定された弾性体と、この
    弾性体と基板上を締め付は固定する押え枠とで構成した
    ことを特徴とする特*M末の範囲第1項ないし第4項の
    いずれかに記載の半導体装置。
  6. (6)固定具を、一端がキャップに固定される第1の押
    え枠と、一端が基板に固定される第2の押え枠と、これ
    ら第1および第2の押え枠の他端にそれぞれ固定された
    弾性体とで構成したことを特徴とする特許請求の範囲第
    1項ないし第4項のいずれかに記載の半導体装置。
JP11030282A 1982-06-24 1982-06-24 半導体装置 Pending JPS58225656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11030282A JPS58225656A (ja) 1982-06-24 1982-06-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11030282A JPS58225656A (ja) 1982-06-24 1982-06-24 半導体装置

Publications (1)

Publication Number Publication Date
JPS58225656A true JPS58225656A (ja) 1983-12-27

Family

ID=14532249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11030282A Pending JPS58225656A (ja) 1982-06-24 1982-06-24 半導体装置

Country Status (1)

Country Link
JP (1) JPS58225656A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221251A (ja) * 1985-07-22 1987-01-29 Nec Corp 多層セラミツクパツケ−ジ
JPS6373650A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US4855869A (en) * 1986-09-19 1989-08-08 Nec Corporation Chip carrier
US5132776A (en) * 1988-10-28 1992-07-21 Sumitomo Electric Industries, Ltd. Member for carrying a semiconductor device
EP0883175A2 (en) * 1997-06-03 1998-12-09 Lsi Logic Corporation High performance heat spreader for flip chip packages
JP2000252663A (ja) * 1999-03-01 2000-09-14 Sharp Corp 電子回路基板装置及びそれを用いた電気機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221251A (ja) * 1985-07-22 1987-01-29 Nec Corp 多層セラミツクパツケ−ジ
JPS6373650A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US4855869A (en) * 1986-09-19 1989-08-08 Nec Corporation Chip carrier
US5132776A (en) * 1988-10-28 1992-07-21 Sumitomo Electric Industries, Ltd. Member for carrying a semiconductor device
EP0883175A2 (en) * 1997-06-03 1998-12-09 Lsi Logic Corporation High performance heat spreader for flip chip packages
EP0883175A3 (en) * 1997-06-03 1999-06-09 Lsi Logic Corporation High performance heat spreader for flip chip packages
JP2000252663A (ja) * 1999-03-01 2000-09-14 Sharp Corp 電子回路基板装置及びそれを用いた電気機器

Similar Documents

Publication Publication Date Title
TW392262B (en) Electric parts and semiconductor device and the manufacturing method thereof, and the assembled circuit board, and the electric device using the same
KR0141067B1 (ko) 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지
JP2974552B2 (ja) 半導体装置
KR100288409B1 (ko) 전자패키지조립체및그의제조방법
US5644163A (en) Semiconductor device
US7709951B2 (en) Thermal pillow
US5223741A (en) Package for an integrated circuit structure
EP0488641A1 (en) Package for a semiconductor element or semiconductor elements
EP0084866A2 (en) Semiconductor casing
JPH07142647A (ja) 半導体装置
JPH10163386A (ja) 半導体装置、半導体パッケージおよび実装回路装置
JPH04162756A (ja) 半導体モジュール
JPH1117064A (ja) 半導体パッケージ
JP2591499B2 (ja) 半導体装置
JPS58225656A (ja) 半導体装置
JP2007142097A (ja) 半導体装置
WO1992022090A1 (en) Thermally conductive electronic assembly
JPS60257156A (ja) 熱伝導冷却モジユ−ル装置
JPH0815189B2 (ja) 半導体装置の製造方法
JP2738840B2 (ja) セラミック−金属複合基板
JP2005285885A (ja) 半導体装置
JPH0677361A (ja) マルチチップモジュール
JPS60253248A (ja) 熱伝導冷却モジユ−ル装置
JPS58225658A (ja) 半導体装置
JPH0658922B2 (ja) 半導体装置