[go: up one dir, main page]

JPS58207699A - 配線回路基板の製造方法 - Google Patents

配線回路基板の製造方法

Info

Publication number
JPS58207699A
JPS58207699A JP57089861A JP8986182A JPS58207699A JP S58207699 A JPS58207699 A JP S58207699A JP 57089861 A JP57089861 A JP 57089861A JP 8986182 A JP8986182 A JP 8986182A JP S58207699 A JPS58207699 A JP S58207699A
Authority
JP
Japan
Prior art keywords
layer
material layer
circuit board
substrate
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57089861A
Other languages
English (en)
Other versions
JPH047116B2 (ja
Inventor
毅 藤田
伸一 小松
尭三 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57089861A priority Critical patent/JPS58207699A/ja
Priority to US06/497,578 priority patent/US4457950A/en
Publication of JPS58207699A publication Critical patent/JPS58207699A/ja
Publication of JPH047116B2 publication Critical patent/JPH047116B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0179Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/125Inorganic compounds, e.g. silver salt

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、基板上に微細な薄膜配線パターンを有する配
線回路基板の製造方法に関する。
薄膜技術を利用して基板上に配線パターンを形成し、十
導体素子などの電子部品を塔載して電子回路を構成させ
る配線回路基板は、高密度に配線パターン馨形成するこ
とができることから所望の機能の電子回路を1チツ^・
型に構成することができ、しかも、量産化が容易である
ことから低コストであり、さらに、配線が実質的に短縮
されることから信号の遅延を減少させることができる等
ワイヤを用いて回路配線を行なう場合に比べて非常に大
きな利点を有していることから、広く利用されるように
なってきた。
しかしながら、配線バタ、−ンの高密度化が可能になる
と、さらに、より多く′電子部品を接続することができ
て、より大きな電子回路を1チ、ノブで構成したり、こ
れまで複数のチップで構成された複数の電子回路を1チ
ツプで構成して多機能な電子回路とするための要求が高
まり、配線回路基板としてもより高密度な配線パターン
の形成が必要となってきている。その1方法として、配
線ノくターンな多j−に形成するようにした薄膜多層配
線構造がある。
第1図(A)ないしくG)はかかる従来の薄膜多層配線
構造による配線回路基板の製造方法の一例を示す工程図
であって、1は基板、2は金属層、3は絶縁層、4はビ
ヤホール、5は金属層である。
まず、表面が平坦な基板1が装置(図示せず)に設けら
れ(第1図(A))、その表向に真空蒸着法、スパッタ
リング法などにより金属層2を形成しく同図(B))、
化学的エツチング法により所望の配線パターンとなるよ
うに金属層2の不要部分を除去しく同図(C))、金属
酸化物や金属窒化物などによる絶縁層3をス′ノくツタ
リング法。
CVD法などにより形成する(同図(D))。ついで、
絶縁層30所定部分を化学的エツチング法により除去し
てビヤホール4を形成しく同図(E))、その上に金属
層5を金属層2と同様な方法で形成する(同図(F))
。その後、化学的エツチング法より金属層5は不要部分
が除かれて所要の配線パターンが形成される(同図(q
))。
金属層2,5は所定の配線パターンをなし、夫々の配線
パターン間は、金属層5の形成のときに・1 。
ビヤホールに充填された金属物質によって接続される。
以上のようにして多j−配腓構造の配線回路基板がっく
り出されるが、形成される各金属層、絶縁層は、配線パ
ターンやビヤホールの形成のためにエツチングされるも
のであるから、作成された配線回路基板の表面は平坦で
はな(、凹凸状となって積層される層数が多(なる程凹
凸がひどくなる。
このように表面が凹凸である場合、かかる表面に金属J
脅や絶縁鳩ケスパッタリング法や蒸着法など′で形成し
ようとすると、凹凸をなす壁面での金属物質や絶縁物質
の付着量が少なく、層厚が均一とならずに断線や絶縁不
良が生ずることになる。
また、ビヤホール中への金属層の形成が不充分となり、
各層の配線パターンの接続が不完全となって断線の原因
となる。
以上、従来の製造方法によると、配線回路基板は表面が
必然的に凹凸状になってしまうことから、断線や絶縁不
良が多発し、信頼性を低下させるとともVこ、製造歩留
りも著しく低くなり、また、歩留りを上げようとすると
層数を少なくせざるを得す、現在では基板上せいぜい2
〕−程度が限度であって、配線回路基板の高密度化が制
限されるという欠点があった。
本発明の目的は、上記従来技術の欠点を除き、表面が平
坦で層数が任意の薄膜多j−配線構造とすることができ
、高密度で製造歩留りが向上した高信頼性の配線回路基
板の製造方法を提供するにある。
この目的を達成するために、本発明は、基板上に金属化
のための解離エネルギーが異なる複数の7絶縁物質から
なる物質層を設け、かかる物質層にエネルギーを与える
ことによって前記複数の絶縁物質の少なくとも1つを除
いて金属化し、金属化された部分が配線パターンを形成
するようにした点を特徴とする。
以下、本発明の実施例を図面について説明する。
第2図(A)ないしくD)は本発明による配線回路基板
の製造方法の一実施例を示す工程図であって、6は基板
、7は金属層、8は物質層、9は金属ノーである。
まず、表面が平坦な基板6(同図(A))の光面に複数
の異なる金属からなる層7を形成する(同図(B))。
次に、層7を酸化、窒化して金属酸化物、金属窒化物な
どの絶縁物質からなる物質層8にする(同図(C))。
これら絶縁物質の金属化のための解離エネルギーは異な
り、物質層8にエネルギーを与えることにより解離エネ
ルギーが小さい金属酸化物を環元して金属層9を形成さ
せる(同図(D))。物質層8に与えるエネルギーは金
属層9が所定のパターンとなるようにし、金属層9によ
って配線パターンが形成される。
基板6としてはサファイヤあるいは995%のAt20
mを素材とする。金属層7としてはSiとCuとを用い
、これらを0□と反応させることにより絶縁物質S40
.とCu、 Oの金属酸化物からなる物質層8が形成さ
れる。Cu、0は8i0.に比べて酸系の解離エネルギ
ーが小さく、Cu、0が解離してCuが析出される程度
にエネルギーを物質層8に与える。
物質層8にエネルギーを与える手段としてはレーザビー
ムを利用することができる。かかるレーザビームにより
物質層8を局部的に照射してその照射位置を順次づらし
、金属層9による配線バターンが得られる。なお、エネ
ルギーを与える手段としてはレーザビームに限らず、局
部的に物質層8にエネルギーを与える手段であればよい
SiとCuの金属層7を所定混合比のN2/ O!混合
ガスで反応させてもよく、絶縁物質8i −N −Oと
Cu−0が生ずる。Cu−0は5i−N−0よりも酸素
の解離エネルギーが小さく、エネルギーを与えることに
よってCuが析出し、Cuによる配線パターンを得るこ
とができる。
さらに、基板6上に直接、絶縁物質S i 02. C
u2Oからなる物質J−8,あるいは、絶縁物質5i−
N−O,Cu−0からなる物質層8を形成しても、同様
に、Cuを析出することができて所望の配線パターンが
得られる。
次に、実施例化さらに詳細に説明する。
実施例1 複数個の#着源セルを有する真空蒸着装置内にサファイ
ヤ基板6を設け、サファイヤ基板6を400℃〜600
℃に加熱する。一方、Srを電子ビーム加熱して気化し
、また、Cuをヒータ加熱して気化することにより、サ
ファイヤ基板6上にS u。
Cuを蒸着して層厚10μmのSi、 Cuからなる金
属層7を形成した。その後、サファイヤ基板6を02の
雰囲気中で1000℃に加熱し、金属層7を酸化させて
絶縁物質5i02.Cu、Oに変化させ、物質層8を形
成した。次に、このように物質層8が形成されたサファ
イヤ基板6 ’l Ht ’l充填した容器内に入れ、
0. I J / cm” 〜1,5 J / Cm2
のエネルギー密度のYAGレーザビームにより、物質1
158の表面を1〜20 cm / seeの速度で所
望のパターンに沿いながら走査して照射した。その結果
、レーザビームの照射部分9は、深さ0.5〜2μmに
わたり10−4〜10−SΩ・Cmの良好な電気伝導性
を示し、非照射部分は1010〜10′30・cmと良
好な電気絶縁性ケ示して配線回路が形成された。
これは、酸素の解離エネルギーが小さいCu、0が選択
的に環元されて、?Uが析出したことによるものである
。金属層9を含む物質層8の表面の凹凸は0.1μm以
下であって表面の平坦度は非常に良好であった。
実施例2 上記実施例1と同様にしてサファイヤ基板上にガス中で
金属層7の熱処理を1000℃で行ない、絶縁物質S 
i −N−0,Cu−0の物質層8に変化させた。そし
て、実施例−1と同様に、物質層80局部的走査による
レーザビーム照射を行ない、Cu−0y2Cuに変化さ
せて金属化し、所望の配線パターンの金属層9を得た。
この金属層9は深さ0.5〜2μmにわたり10−4〜
1O−1lΩ・Cmノ良好な電気伝導性を示し、レーザ
ビーム非照射部分は1011〜1014Ω・cmの良好
な電気絶縁性を示した。このようにして作成した配線回
路基板の表向の凹凸は0.1μm以下であって、表面平
坦度か非常に良好であった。
実施例3 サファイヤ沖または99.5%At20.の基板6を5
00℃〜800℃に加熱保持した。−万、5i01を電
子ビームにより加熱して8 i 0.蒸気とし、Cu、
0を反応性蒸着により基板6の表面に同時に蒸着し、絶
縁物質5in2とCu、Oとによる物質層8を直接形成
した。Cu、Oの反応性蒸着は、Cuをヒータ加熱によ
り気化しなから0 イオ/を基板60表面に照射し、基
板6上にCu、Oを形成するものである。次に、実施例
1と同様のレーザビーム照射を行ない、実施例1と同様
の良好な結果が得られた。
実施例4 イオンブレーティング法により基板6上に直接絶縁物質
による物質層8を形成した。基板6としてサファイヤま
たは99.5%AZ、O,を用い、400℃〜700℃
に加熱保持した。一方、SlとCuをヒータ加熱して気
化し、0□をノズルから基板6に向けて供給し、Si、
Cu、02に′Cニ子のシャワーヲ描てることによりそ
の一部乞イオン化して基板6の表向に絶縁物質5i02
.Cu2Oの物質層8を形成した。また、02の代りに
0.とN2の混合ガスを用いることができ、この場合に
は物質層8は絶縁物質5i−N−0,Cu−0からなる
。いづれにしても物質層8は1010〜10′4Ω・c
mの良好な電気絶縁性を示した。実施例1と同様のレー
ザビーム照射を行なった結果、照射部は1o−4〜10
−50・cmの良好な電気伝導性を示し、作成された配
線回路基板の表面の凹凸も0.1μm以下であって表1
m平坦度は非常に良好であった。
第3図(A)ないしくq)は本発明による配線回路基板
の製造方法の他の実施例を示す工程図であって、g/、
  811は物質層、  9’、 10は金属層であり
、第2図に対応する部分には同一符号をつけている。
この実施例は、多層配線構造の配線回路基板における各
Iviの配線パターンを接続するビヤホールに相当する
位置の配線パターンの形式方法に特徴がある。
まず、表面が平坦な基板6(第3図(A))の表面に絶
縁物質からなる物質層8′を形成しく同図(B))、レ
ーザビームを照射して金属層9による配線パターンを形
成する(同図(C))。次に、物質層8′の上に物質層
8″を形成しく同図(1)))。
して物質層8″を貫通して金属層10を形成する(同図
(E))。さらに、物質層の形成とレーザビーム照射に
よる金属層10の形成とからなる工程を所定回数繰返し
、ビヤホールに相当する位置での金属層10が所定の厚
さとなるようにして配線パターンを形成する(同図(F
))。したがって、所定の厚さの物質層8が形成される
。次に、物質層−8の表面をレーザビームで照射して走
査し、所定の配線パターンの金属層9′を形成する(同
図(G))。
そこで、金属層9による下層の配線パターンと金属層9
′による上層の配線パターンができ、両配線パターンが
金属層10の配線パターンにより接続されて、2層配線
構造の配線回路基板が得られる。
層を増やすためには第3図(D)から同図(G)までの
工程を繰り返えて。この場合、常に最上部の層は平坦で
あっそ配線パターンの厚さは均一に保たれる。また、任
意の2層の配線パター/間の絶縁物質による物質層の厚
さは均一に形成することができ、また、第3図(D)、
(E)からなる工程を所定回数繰り返すことにより電気
絶縁性が充分な厚さに設定することができる。なお、第
3物質層8″を貫通する金属層1oの形成に長時間ケが
困難となるからである。したがって、薄い物質)m8”
を順次形成しながら、一層づつビヤポールに相当する位
置に金M層10(ij影形成て精度よ(配線パターンを
形成していく。
次に、この実施例〉さらに詳細に説明する。
実施例5 まず、1026の02を含むAr雰囲気内に99.5%
Az20.基板6を設け、At203.5i02 オヨ
ヒCu2Oの(昆合物をターゲツト材とし、スパッタリ
ング法によりAt20.基板6の表面に絶縁物質At。
o、、 S i02. CLI20カラナルW厚2 /
’ m]’lh買fm8′を形成した。次に、前記実施
例1と同様に、し以下であった。
実施例6 以上の実施例1ないし5では、物質層に金属イヒのため
のエネルギーを与える手段としてレーザビームを用いた
が、電子ビームを用いても同様の良好な結果が得られた
。また、Cu、 Au、 Ag、 Atなとの低抵抗率
の金属イオンビームな1〜400Ke■のエネルギーで
照射した場合にお〜・ても1會1様σ)良好な結果が得
られた。
以上いくつかの実施例?示したが、ビームを使用して絶
縁物質を金属化してし・るものである力・ら、配線のパ
ターニングにはホトマスクを必要とせず、また、2以上
の絶縁物質からなる物質j−を使用してビームの照射に
よっても一部の絶縁物質を金属化させないようにするも
のであるから、ビームσ)照射部分から金属化されろ部
分が不当に拡カーることがなく、微細な配線ノ(クーン
馨形成することカーできて層当りの密度が向上する。ま
た、各1−の自己線パターンや該配線ツクターン間σ〕
絶縁物質1mの厚さが均一に保たれ、1m数な従来σ)
技(灯しζ〕ヒ較して充分に多くすることができる。な
お、上記各実施例に示した基板や形成される層などの物
質、物質層を形成する物質数などは一例として示したも
のであって、これらに限定されるものではな(・。
以上説明したように、本発明によれば、基板上に形成す
る層の表面を平坦に保ち、微細な配線パターンを形成す
ることができるから、配線パターンや絶縁物質層の厚さ
を均一にすることができて断線や絶縁不良が生ずること
なく、しかも、配線パターンの層数が充分に大きい多層
間fI1.構造とすることができて高歩留りで高密度の
配線回路基板馨製造することができ、前記従来技術にな
い優れた機能の配線回路基板の製造方法を提供すること
ができる。
【図面の簡単な説明】
第1図は従来の配線回路基板の製造方法の一例を示す工
程図、第2図は本発明による配線回路基板の製造方法の
一実□施例を示す工程図、第3図は本発明による配線回
路基板の製ユ香方法の他の実施タリン示す工程図である
。 6・・・・・・基板 g 、 B2 Brt・・・・・
・物質層+ 9 t 9’110・・・・・・配線パタ
ーン。 第1図 第3図

Claims (1)

    【特許請求の範囲】
  1. 基板上に所定の配線パターンを有する配線回路基板の製
    造方法、において、該基板上に金属化のための解離エネ
    ルギーが異なるvi数の絶縁体物質からなる物質層を形
    成する第1工程と、該物質層にエネルギーを与え前記複
    数の絶縁体物質の少なくとも1つを除いて金属化する第
    2工程とを含み、該物質層に前記絶縁体物質の金属化に
    ともなう配線パターンを形成することができるようにし
    たこと7a′特徴とする配線回路基板の製造方法。
JP57089861A 1982-05-28 1982-05-28 配線回路基板の製造方法 Granted JPS58207699A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57089861A JPS58207699A (ja) 1982-05-28 1982-05-28 配線回路基板の製造方法
US06/497,578 US4457950A (en) 1982-05-28 1983-05-24 Process for producing wiring circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57089861A JPS58207699A (ja) 1982-05-28 1982-05-28 配線回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPS58207699A true JPS58207699A (ja) 1983-12-03
JPH047116B2 JPH047116B2 (ja) 1992-02-07

Family

ID=13982560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57089861A Granted JPS58207699A (ja) 1982-05-28 1982-05-28 配線回路基板の製造方法

Country Status (2)

Country Link
US (1) US4457950A (ja)
JP (1) JPS58207699A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61123194A (ja) * 1984-11-20 1986-06-11 株式会社井上ジャパックス研究所 プリント基板の製作方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3437072A1 (de) * 1984-10-09 1986-04-10 Dieter Prof. Dr. Linz Bäuerle Verfahren zur herstellung von leiterbahnen und/oder elektroden auf dielektrischem material
US4645552A (en) * 1984-11-19 1987-02-24 Hughes Aircraft Company Process for fabricating dimensionally stable interconnect boards
DK160382C (da) * 1987-09-22 1991-08-12 Ib Johannsen Fremgangsmaade til tilvejebringelse af et elektrisk kredsloeb indeholdende josephson dioder
US5041695A (en) * 1989-06-01 1991-08-20 Westinghouse Electric Corp. Co-fired ceramic package for a power circuit
US5281772A (en) * 1991-10-28 1994-01-25 Delco Electronics Corporation Electrical connector having energy-formed solder stops and methods of making and using the same
FR2748603B3 (fr) * 1996-05-07 1998-04-30 Sgs Thomson Microelectronics Interconnexions non-metalliques dans un circuit integre
FR2748601B1 (fr) * 1996-05-07 1998-07-24 Sgs Thomson Microelectronics Procede de formation d'interconnexions dans un circuit integre
US6645572B2 (en) 1998-05-14 2003-11-11 Wacker-Chemie Gmbh Process for producing a ceramic evaporation boat having an improved initial wetting performance
US6255217B1 (en) * 1999-01-04 2001-07-03 International Business Machines Corporation Plasma treatment to enhance inorganic dielectric adhesion to copper
US6361837B2 (en) 1999-01-15 2002-03-26 Advanced Micro Devices, Inc. Method and system for modifying and densifying a porous film
US6642158B1 (en) * 2002-09-23 2003-11-04 Intel Corporation Photo-thermal induced diffusion
JP3964822B2 (ja) * 2003-05-07 2007-08-22 日東電工株式会社 回路付サスペンション基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61123194A (ja) * 1984-11-20 1986-06-11 株式会社井上ジャパックス研究所 プリント基板の製作方法

Also Published As

Publication number Publication date
US4457950A (en) 1984-07-03
JPH047116B2 (ja) 1992-02-07

Similar Documents

Publication Publication Date Title
US4258468A (en) Forming vias through multilayer circuit boards
JP3048905B2 (ja) 積層配線基板構造体、及びその製造方法
US4920639A (en) Method of making a multilevel electrical airbridge interconnect
JPH10190192A (ja) 印刷回路板製造プロセス
JP3014310B2 (ja) 積層配線基板の構造と製作方法
US6000130A (en) Process for making planar redistribution structure
JPS58207699A (ja) 配線回路基板の製造方法
US4880959A (en) Process for interconnecting thin-film electrical circuits
JP2004524684A (ja) 多層の銅が超大規模集積回路に相互接続するための方法
JPH04283992A (ja) プリント回路基板の製造方法
US5661341A (en) Method of manufacturing a composite structure for use in electronic devices and structure, manufactured by said method
US3379568A (en) Process for forming holes and multilayer interconnections through a dielectric
JP2938341B2 (ja) 同軸構造の配線の形成方法
JPS5936993A (ja) 配線回路基板とその製造方法
JPS61179598A (ja) 多層配線形成方法
JPS59207691A (ja) 多層配線基板の製造方法
JP3136682B2 (ja) 多層配線基板の製造方法
JPS6163087A (ja) 多層配線板の製造方法
JPH03268328A (ja) 配線形成方法
JPS62250655A (ja) 半導体装置およびその製造方法
JPH07297551A (ja) 薄膜多層配線基板
JPH01257397A (ja) 金属プリント基板
JPH06268377A (ja) 多層配線基板の製造方法
JPH04217386A (ja) 回路の製造方法
JPH04223395A (ja) 薄膜形成用基板