[go: up one dir, main page]

JPS58197822A - 絶縁性薄膜の形成方法 - Google Patents

絶縁性薄膜の形成方法

Info

Publication number
JPS58197822A
JPS58197822A JP7996182A JP7996182A JPS58197822A JP S58197822 A JPS58197822 A JP S58197822A JP 7996182 A JP7996182 A JP 7996182A JP 7996182 A JP7996182 A JP 7996182A JP S58197822 A JPS58197822 A JP S58197822A
Authority
JP
Japan
Prior art keywords
thin film
film
wiring
solid substrate
insulating thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7996182A
Other languages
English (en)
Inventor
Atsushi Hiraiwa
篤 平岩
Kiichiro Mukai
向 喜一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7996182A priority Critical patent/JPS58197822A/ja
Publication of JPS58197822A publication Critical patent/JPS58197822A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、絶縁性薄膜の形成方法に関し、更に詳述すれ
ば、半導体基板等の段差を有する固体基板上に絶縁性薄
膜を堆積させる方法に関するものである。
プラズマ化学気相堆積(以下プラズマCVDと称す)法
は、通常の化学気相堆積(CVD:Chemical 
■apor 1)eposition )法よりも低い
基板温度で絶縁性薄膜を堆積させることが可能であるこ
とをその特徴としている。特に、機械的強度および水、
不純物イオンの阻止能に優れた窒化ケイ素薄@を堆積さ
せるのに、CVD法においては基板t−600〜100
0t:の温度に加熱する必要があるが、プラズマCVD
法においては450℃以下の基板温度で核窒化ケイ素薄
膜を堆積させることができる。そのため、このプラズマ
CVD法はBt半導体装置における表面保饅絶縁膜およ
び多層配線構造の層間絶縁膜の堆積方法として鍛近注目
されている。なお、該プラズマCVD法は文献、たとえ
ば、A、に、 5inha他著「Beactivepl
asma ])eposited si −N pil
ms for MOS−LSI  passivati
onJ  (Journal ofElectroch
emical 5ociety誌、第125巻601頁
〜608頁、1978年発行)K詳しい。
ところで、前記プラズマCVD法により絶縁性薄膜、た
とえば窒化ケイ素薄膜を堆積させる場合には、従来方法
においては、反応気体としてモノシラン(8iH4)、
i!素、アンモニア等の一部または全部からなる混合気
体を用いている。また、該反応気体はヘリウム、アルゴ
ン等の膜堆積に直接寄与しない気体を含有していること
もある。以下、従来技術の間一点を説明する。第1図に
、第1層Ar配lIi!2が構成する段差を有する半導
体基板1上に従来方法に従って反応気体としてモノシラ
ン、窒素、アンモニアから成る混合気体を用いて堆積さ
せた窒化ケイ素薄膜3の断面形状を示す。
同図において、第1噛A/配線2は選択的に形成し次フ
ォトレジストをマスクとして文献R,G。
poulsen著「plasma Etching i
n IntegratedCircuit Manuf
acture −A ReVieW J (Joura
lof Vacuum 5cience and ’I
’echnology誌、第14巻、266頁〜274
頁、1977年発行)に述べる反応性スパッタエツチン
グ法により形成しており、その厚さは1μmである。ま
た、窒化ケイ素薄@3ti前記文献(5inha他著)
と同等な平行平板型のプラズマCVD装置を用い、以下
の条件で堆積させたものであり、膜厚は1μmである・ 堆積条件 モノシラン流量: 0.83 cya”/ S窒素流量
: 4.17crR”/ S アンモニア流量:0.83備”/s 反反応体体圧カニ21 pa 基板温度:270℃ 高周波電カニ600W 同図に示すように、窒化ケイ素薄@3は第1噛A/配線
2が構成する段差をほぼ忠実に被覆しており、段差上に
おいて核窒化ケイ素薄1II3の表面の傾斜が大きくな
っている。その九め、該窒化ケイ素薄1113上に抵抗
加熱蒸着法、電子線加熱蒸着法などにより第2屠A/薄
膜4を堆積させると、第2図に示すように、第1層At
配線2による段差とにおいて該第2層AI薄膜4が薄く
なり、ここを境として膜が不連続になる場合もある。ま
た、不連続にならない場合においても、第3図に示すよ
うに第2眉A/薄膜4上にフォトレジストを選択的に形
成しこれをマスクとして食刻法により該第2層A/4@
4を選択的に食刻することにより第21m A /配線
5を形成すると、第1層At配線2による段差上におい
て第2層A/薄嘆4に食刻過剰が生じ、配線抵抗の増大
や断線が発生しやすい欠点が存在した。
本発明の目的は、段差を有する固体基板上に堆積させ几
絶縁性薄膜の固体基板上段差付近における幌表面の傾斜
をなだらかにすることくより、該絶縁性薄膜上に形成し
た金鴫配線の不良発生率を低減させ、信頼性を向上させ
ることにある。
上記目的を達成させるための本発明の構成は、堆積させ
る絶縁性薄膜を放電中において食刻する性質を有する気
体を反応気体中に含有せしめることにある。以下詳述す
る。
一般に、段差を有する固体基板上に薄膜を堆積させる場
合、同膜の下地段差に対する被覆性は、固体基板との各
位置、特に段差付近における間膜の堆積速度の分布の仕
方により決定される。この点に関しては、たとえばJ、
B、Bindel他著[5tep Coverage 
from an ExtendedSputterin
g  5ource  J   (Th1n   5o
lid   pilms誌、第23巻31頁〜47頁、
1974年発行)に詳しい、以下、プラズマCVD法に
おける薄膜の堆積速度の固体基板上における分布、同分
布における薄膜の固体基板上段差に対する被覆形状、薄
膜G被覆形状を改良する方法について順に述べる・ (a)  堆積速度の分布 薄膜の堆積速度を決定する因子としては5.固体基板に
付着して薄膜を堆積させる活性基のミクロな運動におけ
る方向異方性、および活性基の固体基板への入射が固体
基板表面の段差により妨げられる現象(これを一般に「
自己しやへいJ (self−shadowing )
Jと称している)が考えられる。第1の運動方向異方性
に関しては、以下の簡略化モデルを用いることにする。
すなわち、膜堆積に寄与する活性基のうちの多くCその
全体に占める割合を1−βとする)は、熱速tvnで等
方向に熱運動しており、他の活性基(その割合はβとな
る)は速度v4でプラズマ放電空間から固体基板方向に
垂直に運動しているとする。なお、グロー放電中におい
ては、発光部分と固体基板との間に電位差が生じてお秒
、この電位差によりイオンは固体基板方向に運動エネル
ギーを得る。前記モデルにおいて固体基板に対して垂直
に運動しているとした活性基は、このようなイオンの運
動をモデル化11・ □ したものであり、βは活性基のうちイオンの占める割合
に対応する・ 前記運動方向性を有する活性基の固体基板表面上におけ
る単位時間当り入射数は、前記した自己しやへいのため
に固体基板上の位置により異なる。
薄膜の堆積速度はこの入射粒子数に比例すると考えられ
る。そこで、第4図に示した表面形状を有する固体基板
上の点Aにおける活性基(密度をnとする)の入射粒子
数Nを求めると次式のようになる。
+βn v 、 COsθ ω!=ψ+              (2)式(1
)でψtt九はψ雪がπ/2以上の場合には第2項は0
とする。なお、式(1)においては活性基の平均自由行
程は固体基板表面の形状の代表的寸法(たとえば高低差
)と比較して十分大き−と・仮定     !( した、その理由は、プラズマCVD法により薄膜を堆積
させる際の反応気体圧力は通常0.05〜5’I’or
rであり、この時平均自由行程は20〜2000μmと
なり、電子回路の形成された固体基板表面における段差
寸法(高低差1〜5μm)と比較して十分大きい友めで
ある0式(1)〜(3)よ抄次式を得る。
N/αnV*b=(I W)’1(θs ftm 9’
*)−1−wf、(θ、ψ8.ψm )   (4)r
 =Va/Vth           (5)α=(
1−β)/に+βr(6) W=βγ/α           (7)f s =
 (CO5(9’s−θ)+C08(9’s+θ))/
2  (81なお、式(4)、 (8)、 (9)は固
体基板上平坦部分(θ−ψ1=ψ、=0)における値が
1となるように規格化しである。先に述べたように、固
体基板上の各点における薄膜の堆積速度りは活性基の入
射数Nに比例すると考えられるので、次式で表わされる
D/Do= (I  W) f、−4−wf、    
  QO同式においてDoは固体基板上平坦部分におけ
る堆積速度である0式(5)〜(7)、および四より、
Dの固体基板上における分布は2つの関数’l+ ’!
およびWにより決定されること、および活性基の異方性
が大きく(β、rが大きく)なるとともにWは0から1
まで増大し、Dの分布はflで決定される分布からf2
で決定される分布へと変化することが分る。以下、第5
図に示した固体基板表面に則してDの分布について述べ
る。なお、同図は反応性スパッタエツチング法により形
成され九A/配線を有する固体基板をモデル化し友もの
である。第6図に% w=Q、1/2.1に対するDの
分布を示す、同図からWが増大するとともにDの変動幅
が増大することが分る。
(b)  固体基板上段差に対する被覆形状第7図に1
第6図に示したDの各分布のもとで堆積させた場合の薄
膜の固体基板上段差に対する被覆形状を電子計算機によ
り計算した結果を示す。
同図からWが増大するとともに固体基板上段差付近にお
ける薄膜の表面形状が急しゅんになることが分る。
(C)  被覆形状を改良する方法 上記した結果によれば、薄膜の固体基板上段差付近にお
ける表面の傾斜をなだらかにする食めにI/′iWの値
を減少させればよいことが分る。Wを減少させる第1の
方法としては、式(5)〜(7)よりβまたはrを減少
させる方法がある。活性基の質量をm%温度をT1平均
自由行程を11グクー放電中の発光部分と固体基板との
間に存在する電位差により生じた電界をEとすれば、v
@hとV−は次式%式% (11) (12) なお、上式においてkFiボルツマン定数、eFi素電
荷であり、活性基のうちのイオンFi1価であるとした
0式(11)、 (12)より次式を得る。
r=eEt/3kT          (13)lは
反応気体圧力Pに反比例するので、反応気体圧力を増大
させることにより、rを減少させ薄膜の被覆形状を改良
することができることが分る。
しかしながら、反応気体圧力を変化させると堆積させた
薄膜の諸性質が変化するので、反応気体圧力を増大させ
る方法が有効となる適用範囲は限られ次ものとなる。
これに対して、堆積させる薄膜を放電中において食刻す
る性質を有する気体を反応気体中に混合させると、薄膜
の諸性質に対する影響を前記方法と比較して小さくおさ
えながら薄膜の固体基板上段差に対する被覆形状を改善
することができる。
以下、その理由について述べる。グロー放電中における
食刻性反応気体による薄膜の食刻速度をRとすれば、R
は堆積速度りと同様に次式で表わされる。
R/Ro= (I  W’)(、+w/ f、    
 (14)間代においてRoは固体基板上平坦部分にお
ける食刻速度である。したがって、反応気体中に上記食
刻性反応気体が含有されている場合の堆積速度Gは次式
で近似される。
G = D −R’        (15)式(10
)、 (14)、 (15)より次式を得る。
G/  (Do   Re)= (1−w”)f l+
W″f2     (16)W”=”  Re (W’
  W)/ (Do  Ro)   (17)ところで
、固体基板に付着して薄膜の堆積に寄与する活性基はほ
とんどが多原子分子であり、その一部は活性基が他の分
子と結合して生じたものである・、これに対して、薄膜
の食刻を行なう活性基の多くは単原子であり、その平均
自由行程t′は薄膜の堆積に寄与する活性基のtより4
大きいと考えられる。したがって、w’ijwより大き
く、式(1力より次式を得る。
W”<W               (1B)ゆえ
に、反応気体中に食刻性反応気体を含有させることによ
りWが減少し固体基板上段差付近における薄膜の表面形
状をなだらかにすることができる・ なお、本発明においては、上述し念ように活性基の運動
における異方性が重要な役割を演じている。そのため、
本発明は前記文献(5inha他著)に示されるような
平行平板型6プラズマCVD装置において有効である。
これに対して、コイルによりプラズマ放電を発生させる
誘導型プラズマCVD装置においては異方性が小さいた
めに、本発明はあまり有効ではない。本発明の有効性を
増す九めには、基板にバイアス紙圧を印加する等の方法
により異方性を増すことが必要となる。マイクa波によ
りプラズマ放電を発生させるプラズマCVD装置におい
ても誘導型プラズマCVD装置と同様である。
実施例 1 本発明の絶縁膜形成方法の一実施例を第8〜10図によ
ゆ説明する。同図は、第1図と同じく反応性スパッタエ
ツチング法により厚さ1μmの第1鳩A/配線2が形成
され九半導体基板l上に、反応気体としてモノシラン、
窒素、アンモニア、および堆積させる窒化ケイ素を放電
中で食刻する性質を有する四フッ化炭素(CF4 )か
ら成る混合気体を用いて堆積させた窒化ケイ素薄膜3の
断面形状を示す、同図において、窒化ケイ素薄膜3は第
1図の窒化ケイ素薄@3の堆積に用いたのと同一の装置
を用いて以下の条件で堆積させたものであり、その厚さ
も同じ1μmである。
堆積条件 モノシラン流量: 0.83 tytx”/ S窒素流
量:  4.17 apt”/ IIアンモニア流量:
 0.83 cm”/ s四フッ化炭素流量:0.33
Qll畠/S反応気体圧カニ 21Pa 基板温度: 270℃ 高周波電カニ600W なお、本実施例における窒化ケイ素薄嘆け、反応気体中
に混入させた四フッ化炭素に寄因する炭素とフッ素とを
含有している。第8図を第1図を比較すると、本実施例
における窒化ケイ素薄嘆3の固体基板と段差付近におけ
る表面の傾斜は従来方法によるものよりもなだらかにな
っていることが分る。第9図、第1θ図に、核窒化ケイ
素薄模上に第2図、第3図と同様にして形成し九第2層
A/薄暎4の断面図、第2暦A/配線5の平面図をそれ
ぞれ示す、仁れら図面から分るように、本発明による方
法で堆積させた窒化ケイ素薄膜3上に堆積させた第2層
AI薄IK4は、固体基板上段差をよく被覆しており、
該段差付近における膜厚は従来方法によるものと比較し
て厚くなっている。
また、第2暦A/配線5を形成する際の固体基板上段差
付近における食刻過剰も低減されている。
これにより、第2暦A/配線5の配線抵抗の増大および
断線の発生が防止された。
本実施例においては、窒化ケイ素薄嗅を放電中で食刻す
る気体として四フッ化炭素を用いたが、他の炭化水素の
ハロゲン置換体、たとえばCHF5゜CCla e C
C/ F s * CCe x F2 y CCl s
 F *CHC/ z F + CHCI Fa * 
CBrFi m CC/ sFs *02 Fa 、 
C2C/2F4 、 CzHrzF4* CzCeFs
 *CzHsC/Ft 、 C2H41J 、 CaF
s  またはこれらの混合気体を用い死場合にも同様な
効果が得られた。また、他のハロゲン化合物、九とえば
sap。
に代表される水素化ケイ素の各種ハロゲン置換体S F
a * B C/ 3を用いた場合にも同様な効果が得
      1られた。
実施例 2 本発明の他の実施例として、酸化ケイ素薄膜を形成する
場合について述べる。第1図と同様にして第1層Al配
線が形成された半導体基板上に1反応気体としてモノシ
ラン、亜酸化窒素(NxO)、堆積させる酸化ケイ素を
放電中で食刻する性質を有する四フッ化炭素(CF4)
−および反応ガス圧力調整用のアルゴンから成る混合気
体を用いて酸化ケイ素薄膜を堆積させた場合その表面形
状は第8図に示し次窒化ケイ素薄膜3Q表面形状とほぼ
同じとなった。本実施例2における酸化ケイ素薄膜は第
1図の窒化ケイ素薄膜3の堆積に用いたのと同一の装置
を用いて以下の条件で堆積させ念。
膜厚は1μmである。
堆積条件 モノシラン流量: 0.83 m”/8亜酸化窒素流量
: 1.66crIM”/sアルゴン流量:&33副易
/3 四7 ”) 化炭素111量: 0.493”/s反反
応体体圧カニ21 P a 基板温度:270を 高周波電カニ600W なお、本実施例における酸化ケイ素薄膜は、反応気体中
に混入させた四フッ化炭素に寄因する炭素とフッ素とを
含有している。
本実施例においては、酸化ケイ素薄膜を放電中で食刻す
る気体として四フッ化炭素を用い九が、前記実施例1と
同様にCHF3 、 C!Fil 、 C2H41J 
C4Fm等の炭化水素のハロゲン置換体またはこれらの
混合気体を用いた場合にも同様な効果が得られた。なお
、炭化水素のハロゲン置換体のうち塩素ま友は臭素を含
むものについては十分な効果は得られなかった。
【図面の簡単な説明】
第1図は第1層Al配線を有する半導体基板上に従来の
プラズマCVD法により堆積させ友窒化ケイ素薄膜の形
状を示す断面図、第2図は該窒化ケイ素薄嘆上に蒸着法
により堆積させた第2層Ae@嗅の形状を示す断面図、
第3図は該Af薄嘆を選択食刻することにより形成した
第1層Al配線を示す平面図、第4図とla5図はとも
に固体基板の表面形状管示す断面図、第6図は第5図に
示し九固体基板表面上における薄膜の堆積速度の分布を
示す図、第7図は第6図に示し九堆積速度の分布のもと
に堆積させた絶縁性薄膜の断面形状を計算により求めた
結果を示す図、第8図?′1ta1層A/配線を有する
半導体基板上に本発明のプラズマCVD法により堆積さ
せた窒化ケイ素薄膜の形状を示す断面図、第9図は該窒
化ケイ素薄膜上に蒸着法により堆積させた第2屠A/薄
膜の形状を示す断面図、第10図は該人l薄膜を選択食
刻することにより形成した第2暦A/配線を示す平面図
である。 1・・・半導体基板、2・・・第1屠A/配線、3・・
・窒化ケイ素薄膜、4・・・第2膚A/薄膜−5・・・
第2層Al¥J 1 図    ′yfJz  図″′
fJ 6 図 914亭ル〔1ニリイ1を八−L ■ 7  図     第 3 口 縁)5ン 14ノ′ 二 〇 ¥J ? 図 −−− I lO図 −

Claims (1)

  1. 【特許請求の範囲】 1、 プラズマ化学気相堆積法により絶縁性薄膜を堆積
    させる絶縁性薄膜の形成方法において、上記堆積させる
    絶縁性薄膜を放電中において食刻する性質を有する気体
    を反応気体中に含有せしめてなることを特徴とする絶縁
    性薄膜の形成方法。 2、特許請求の範囲@1項において、上記堆積させる絶
    縁性薄膜がケイ素と窒素を主成分とする化合物またはケ
    イ素、窒素、水素を主成分とする化合物であり、かつ、
    反応気体中に該絶縁性薄膜を放電中で食刻する性質を有
    する気体として各種ハロゲン化合物のうちの少なくとも
    1種類が含有されていることを特徴とする絶縁性薄膜の
    形成方法。 3、特許請求の範囲第1項において、上記反応気体中に
    絶縁性薄@を放電中で食刻する性質を有する気体として
    各楕炭化水素の各種ハロゲン置換体、モノ7ラン(Si
    H4)の各種I−ロゲン置換体、六フッ化イオウ、三塩
    化ホウ素のうちの少なくとも1種類が含有されているこ
    とを特徴とする絶縁性薄膜の形成方法。
JP7996182A 1982-05-14 1982-05-14 絶縁性薄膜の形成方法 Pending JPS58197822A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7996182A JPS58197822A (ja) 1982-05-14 1982-05-14 絶縁性薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7996182A JPS58197822A (ja) 1982-05-14 1982-05-14 絶縁性薄膜の形成方法

Publications (1)

Publication Number Publication Date
JPS58197822A true JPS58197822A (ja) 1983-11-17

Family

ID=13704898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7996182A Pending JPS58197822A (ja) 1982-05-14 1982-05-14 絶縁性薄膜の形成方法

Country Status (1)

Country Link
JP (1) JPS58197822A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6362238A (ja) * 1986-09-02 1988-03-18 Toshiba Corp 薄膜堆積方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6362238A (ja) * 1986-09-02 1988-03-18 Toshiba Corp 薄膜堆積方法

Similar Documents

Publication Publication Date Title
CN114553171A (zh) 一种声表面波器件电极结构及其制作方法
JP2004523889A5 (ja)
JP3231470B2 (ja) 半導体装置
JPS58197822A (ja) 絶縁性薄膜の形成方法
US5641546A (en) Passivation of electronic modules using high density plasmas
JPS63152147A (ja) アルミニウム合金配線装置およびその製造方法
JPS584948A (ja) 半導体装置
Panigrahy et al. Suppression of leakage current using annealed Er 2 O 3 nanowires as a superior dielectric material
JPH07507147A (ja) Uvおよび/または電子ビーム放射に感応するラッカフィルムの形成方法
JPS61183433A (ja) アルミニウム合金薄膜とその製造方法
JPS60120526A (ja) 微細パタン形成法
JPH01283838A (ja) 半導体装置
JPS5973413A (ja) 薄膜状絶縁材とその製造方法
JPS5922116Y2 (ja) 薄膜形成装置
JP3031796B2 (ja) 薄膜形成方法及び半導体装置の製造方法
JP2948062B2 (ja) Cu配線形成方法
JPS61502716A (ja) シリコン酸化物領域を有するデバイスの製作
JPS56148845A (en) Manufacture of semiconductor device
JPS6320377B2 (ja)
JPS63181428A (ja) レジストパタ−ンの形成方法
JPH0760869B2 (ja) 高熱伝導性絶縁基板
JPH01253257A (ja) 半導体集積デバイス
JPH04320338A (ja) Psgの気相成長に関わる半導体装置の製造方法
JPH1079358A (ja) スパッタ法
JPS5957456A (ja) 半導体装置の製造方法