JPS58197777A - 半導体不揮発性記憶装置 - Google Patents
半導体不揮発性記憶装置Info
- Publication number
- JPS58197777A JPS58197777A JP57082006A JP8200682A JPS58197777A JP S58197777 A JPS58197777 A JP S58197777A JP 57082006 A JP57082006 A JP 57082006A JP 8200682 A JP8200682 A JP 8200682A JP S58197777 A JPS58197777 A JP S58197777A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- information
- shielding film
- ultraviolet irradiation
- ultraviolet rays
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 230000005055 memory storage Effects 0.000 title 1
- 230000015654 memory Effects 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000011159 matrix material Substances 0.000 claims abstract description 8
- 230000005669 field effect Effects 0.000 claims 5
- XUFQPHANEAPEMJ-UHFFFAOYSA-N famotidine Chemical compound NC(N)=NC1=NC(CSCCC(N)=NS(N)(=O)=O)=CS1 XUFQPHANEAPEMJ-UHFFFAOYSA-N 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 2
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 230000008595 infiltration Effects 0.000 abstract 1
- 238000001764 infiltration Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000003967 crop rotation Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/681—Floating-gate IGFETs having only two programming levels
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、電気的に情報の書込みおよび読出しができ
、かつ紫外線照射によって書込まれた情報を消去するこ
とが可能な紫外線照射消去型の半導体不揮発性記憶装置
に関するものである。
、かつ紫外線照射によって書込まれた情報を消去するこ
とが可能な紫外線照射消去型の半導体不揮発性記憶装置
に関するものである。
紫外線照射消去型半導体不揮発性記憶装置は、ＦＡＭＯ
８（Ｆｌｏａｔｉｎｇ Ｇａｔ−人ｕａＬａｎｃｈａ
■＊ｊａｃｔｉｔｓｎＭＯ８））ランジスタをメモ
リトランジスタとして有するｇＰＲＯＭ（Ｙ、ｒａｚａ
ｈＬｇ ａｓｊ ＰｒｏｇｒｔｎａｘａｂＬｇＲａａｔ
Ｌ ０ｓＺｙ Ｐｙｌａｍａｒｙ）であり、近年その利
用度が非常に高まっている。
８（Ｆｌｏａｔｉｎｇ Ｇａｔ−人ｕａＬａｎｃｈａ
■＊ｊａｃｔｉｔｓｎＭＯ８））ランジスタをメモ
リトランジスタとして有するｇＰＲＯＭ（Ｙ、ｒａｚａ
ｈＬｇ ａｓｊ ＰｒｏｇｒｔｎａｘａｂＬｇＲａａｔ
Ｌ ０ｓＺｙ Ｐｙｌａｍａｒｙ）であり、近年その利
用度が非常に高まっている。
第１図に、従来用いられているこの種の装置を示す。即
ち、同図はＮチャネルのＦＡＭＯ８型不揮発性記憶素子
の断面図であり、同図において、（１）はＰ型シリコン
基板、（２）はドレイン１ｌｌｌＮ型不純物拡散領域（
以下ドレイ／という） 、（３）はソース側Ｎ型不純物
拡散領域（以下ソースという） 、ｆ４）は基板（１）
の上に形成され九第１の導電層からなる浮遊デー）、（
５）は浮遊ゲート（４）の上に形成された第２の導電層
からなる制御ゲートでらり、浮遊ゲート（４ｊおよび制
御ゲート（５）は周囲を絶縁体（６）により覆われてい
る。なお、図上省略したが、ドレイン（２）、ソース（
３）および制御ゲート（５）は、それぞれ外部と電気的
に接続されるようになっている。また、（７）は紫外線
を示す、ここで紫外線とは、いわゆる紫外線およびそれ
に近い波長の光を含めていうものとする。
ち、同図はＮチャネルのＦＡＭＯ８型不揮発性記憶素子
の断面図であり、同図において、（１）はＰ型シリコン
基板、（２）はドレイン１ｌｌｌＮ型不純物拡散領域（
以下ドレイ／という） 、（３）はソース側Ｎ型不純物
拡散領域（以下ソースという） 、ｆ４）は基板（１）
の上に形成され九第１の導電層からなる浮遊デー）、（
５）は浮遊ゲート（４）の上に形成された第２の導電層
からなる制御ゲートでらり、浮遊ゲート（４ｊおよび制
御ゲート（５）は周囲を絶縁体（６）により覆われてい
る。なお、図上省略したが、ドレイン（２）、ソース（
３）および制御ゲート（５）は、それぞれ外部と電気的
に接続されるようになっている。また、（７）は紫外線
を示す、ここで紫外線とは、いわゆる紫外線およびそれ
に近い波長の光を含めていうものとする。
上記構成において、浮遊ゲート（４）に電子を充電する
ことを情報の書込みといい、その電子を放出することを
消去という。書込みは、ドレイン（２）とＩＩＩ制御ゲ
ート（５）に高電圧を印加し、チャネル領域で発生した
高エネルギ電子を絶縁体（６）のエネルギ・ギャップを
越えて浮遊ゲート（４）に到達させ、浮遊ゲート（４）
を帯電させることにより行なわれる。これに対し消去は
、紫外線（７）を照射することにより浮遊ゲート（４）
から基板（１）に光ｔｉを鬼し、浮遊ゲ−［４）の中の
電荷を放電することにより行なわれるが、従来のＥＦＲ
ＯＭにおいては、第１図に示したようなｌビットのメモ
リトランジスタが１テツプ上に集積されており、「消去
」はこのＩＣノ（ツケージに設けた紫外線透過ガラス等
よりなる窓から紫外線管照射することにより行なうため
にチップ上の全トランジスタの情報、即ち全ビットの情
報が消去されてしまう。
ことを情報の書込みといい、その電子を放出することを
消去という。書込みは、ドレイン（２）とＩＩＩ制御ゲ
ート（５）に高電圧を印加し、チャネル領域で発生した
高エネルギ電子を絶縁体（６）のエネルギ・ギャップを
越えて浮遊ゲート（４）に到達させ、浮遊ゲート（４）
を帯電させることにより行なわれる。これに対し消去は
、紫外線（７）を照射することにより浮遊ゲート（４）
から基板（１）に光ｔｉを鬼し、浮遊ゲ−［４）の中の
電荷を放電することにより行なわれるが、従来のＥＦＲ
ＯＭにおいては、第１図に示したようなｌビットのメモ
リトランジスタが１テツプ上に集積されており、「消去
」はこのＩＣノ（ツケージに設けた紫外線透過ガラス等
よりなる窓から紫外線管照射することにより行なうため
にチップ上の全トランジスタの情報、即ち全ビットの情
報が消去されてしまう。
なお、書込まれた情報の絖出しは、浮遊ゲート（４）の
中の電荷の有無でメモリトランジスタのしきい値が異な
り、それによってドレイン・ソース間を流れる電流量が
変わることを利用して、この１流をセンスアンプで増幅
し１ビか１０′かの区別をすることによって行なわれる
。
中の電荷の有無でメモリトランジスタのしきい値が異な
り、それによってドレイン・ソース間を流れる電流量が
変わることを利用して、この１流をセンスアンプで増幅
し１ビか１０′かの区別をすることによって行なわれる
。
このように、従来の紫外線照射消去型ＢＦＲＯＭは、利
用者が１ビツトもしくは数ｌθピットだけを書換えたい
場合であっても、またどうしても消去したくない情報エ
リアが混在する場合にも、情報の書換えを行なう丸めに
は全ビットを消去しなければならないという欠点があっ
た。
用者が１ビツトもしくは数ｌθピットだけを書換えたい
場合であっても、またどうしても消去したくない情報エ
リアが混在する場合にも、情報の書換えを行なう丸めに
は全ビットを消去しなければならないという欠点があっ
た。
この発明は、以上のような状況に鑑みてなされたもので
あり、その目的は、紫外線の照射にかかわらず情報の保
存が可能なメモリエリアを有する紫外線照射消去型の半
導体不揮発性記憶装置を提供することにある。
あり、その目的は、紫外線の照射にかかわらず情報の保
存が可能なメモリエリアを有する紫外線照射消去型の半
導体不揮発性記憶装置を提供することにある。
このような目的を達成するために、この発明は、マトリ
クス状に配列したＦＡＭＯ８）ランジスタの少なくと４
１個を紫外線を透過させない遮蔽膜で覆ったものである
。以下、実施例を用いて本発明をｉ＃絹に説明する。
クス状に配列したＦＡＭＯ８）ランジスタの少なくと４
１個を紫外線を透過させない遮蔽膜で覆ったものである
。以下、実施例を用いて本発明をｉ＃絹に説明する。
第２図は、この発明の記憶装置を構成するＮチャネルＦ
ＡＭＯＳメモリトランジスタの一列を示す断面図であり
、第１図と同一部分は同一記号を用いてその詳細脱刷は
省略する。第２図において、（８）はアルミニウムもし
くはモリブデン等の金属からなる遮蔽膜で６９、これに
よりトランジスタ領域を覆って紫外線（７）が侵入でき
ないようにしであるＯ ｓ３図は、同じくこの発明の記憶装置を構成するＮテヤ
ネｙＦＡＭＯ８メモリトランジスタの他のガを示す断面
図であり、第２図と同一部分は同−記号を用いてその詳
細説明を省略する。即ち第３図において、金属からなる
遮蔽膜（８）でトランジス夕領域を覆ったことは第２図
と同様でｂるが、Ｐ型シリコン基板（１）との接触面に
同じく紫外線を遮蔽す°る絶縁物からなる遮蔽膜（９）
を介在させたものでらる。このように絶縁性の遮蔽１１
（９）を介在させることにより、基板（１）と導電性の
遮蔽膜（９）との間に電流が流れて雑音の原因となるお
それを１避することができる。
ＡＭＯＳメモリトランジスタの一列を示す断面図であり
、第１図と同一部分は同一記号を用いてその詳細脱刷は
省略する。第２図において、（８）はアルミニウムもし
くはモリブデン等の金属からなる遮蔽膜で６９、これに
よりトランジスタ領域を覆って紫外線（７）が侵入でき
ないようにしであるＯ ｓ３図は、同じくこの発明の記憶装置を構成するＮテヤ
ネｙＦＡＭＯ８メモリトランジスタの他のガを示す断面
図であり、第２図と同一部分は同−記号を用いてその詳
細説明を省略する。即ち第３図において、金属からなる
遮蔽膜（８）でトランジス夕領域を覆ったことは第２図
と同様でｂるが、Ｐ型シリコン基板（１）との接触面に
同じく紫外線を遮蔽す°る絶縁物からなる遮蔽膜（９）
を介在させたものでらる。このように絶縁性の遮蔽１１
（９）を介在させることにより、基板（１）と導電性の
遮蔽膜（９）との間に電流が流れて雑音の原因となるお
それを１避することができる。
第４図は、半導体チップに紫外線で消去されなｗＦＡＭ
Ｏ８）５ンジスタメモリと紫外線で消去される１ｉ”Ａ
Ｍｏ、９ ）ランジスタメモリとを混在させ友メモリを
備えたこの発明の一実施例を示すブロック図である。同
図において、メモリａ珍は、アドレス入力がＡ、〜Ａ１
゜０１１本で６９かつデータ入出力端子ａ湯が１本であ
るから、２”ｘ ｉ ＝２０４８ビットのメモリ容量を
有する。アドレス入力信号Ａ、〜Ａ１・で定められ良信
号は、アドレス人カバソファ（２）、α◆を介して行ア
ドレスデコーダＱ場および列アドレスデコーダ翰に入力
され、デコードされて、） モＩＪ ａｌ）のうち容量
１ビツトの所定のメモリアドレスを選択する。マトリク
ス状に配列されたＦＡＭＯ８））ンジスタメ篭りからな
るメモリ（１１）は、紫外線照射により消去可能な通常
のＦＡＭＯＳメモリトランジスタからなる第１のメモリ
エリア（ｌｌα）と、紫外線遮蔽膜を設けて紫外線によ
る消去を不可能としたＰＡＭＯ８メモリトランジスタか
らなる！！２のメモリエリア（１１ｂ） （斜ｍ部分）
とからな９、両エリアは互いにその列アドレスを異にし
ている。
Ｏ８）５ンジスタメモリと紫外線で消去される１ｉ”Ａ
Ｍｏ、９ ）ランジスタメモリとを混在させ友メモリを
備えたこの発明の一実施例を示すブロック図である。同
図において、メモリａ珍は、アドレス入力がＡ、〜Ａ１
゜０１１本で６９かつデータ入出力端子ａ湯が１本であ
るから、２”ｘ ｉ ＝２０４８ビットのメモリ容量を
有する。アドレス入力信号Ａ、〜Ａ１・で定められ良信
号は、アドレス人カバソファ（２）、α◆を介して行ア
ドレスデコーダＱ場および列アドレスデコーダ翰に入力
され、デコードされて、） モＩＪ ａｌ）のうち容量
１ビツトの所定のメモリアドレスを選択する。マトリク
ス状に配列されたＦＡＭＯ８））ンジスタメ篭りからな
るメモリ（１１）は、紫外線照射により消去可能な通常
のＦＡＭＯＳメモリトランジスタからなる第１のメモリ
エリア（ｌｌα）と、紫外線遮蔽膜を設けて紫外線によ
る消去を不可能としたＰＡＭＯ８メモリトランジスタか
らなる！！２のメモリエリア（１１ｂ） （斜ｍ部分）
とからな９、両エリアは互いにその列アドレスを異にし
ている。
従って、列アドレス入力信号を１Ｈ′もしくはゝＬ′の
いずれかにすることにより、どちらか一方のメモリエリ
アを選択することができる。
いずれかにすることにより、どちらか一方のメモリエリ
アを選択することができる。
他方、メモリＩは、センスアンプを含むリード・ライト
コントロール回路αηに接続されており、リード・ライ
ト信号端子α樟に入力されるリード・ライト信号により
書込みモードか読出しモードかが選択され、バッファを
含むデータ入出力回路Ｑｌを介してデータ入出力端子α
りと接続される。
コントロール回路αηに接続されており、リード・ライ
ト信号端子α樟に入力されるリード・ライト信号により
書込みモードか読出しモードかが選択され、バッファを
含むデータ入出力回路Ｑｌを介してデータ入出力端子α
りと接続される。
上記構成において５．先ず、アドレス入力人。−人、。
のいずれかを設定し、データ入出力端子αりから任意の
データ″ｈｌｊＦまたは１０′を入力し、リード・ライ
ト信号をライトモードにすることにより所定のメモリア
ドレスに任意のデータ１１′または％Ｏ１が書込まれる
。
データ″ｈｌｊＦまたは１０′を入力し、リード・ライ
ト信号をライトモードにすることにより所定のメモリア
ドレスに任意のデータ１１′または％Ｏ１が書込まれる
。
貌出すときには、アドレス入力搗〜Ａｌｌを設定し、リ
ード・ライト信号をリードモードにすることにより、所
定のメモリアドレスから書込まれたデータを示す１１′
か％□ｌかの信号が、センスアンプおよび出カバソファ
を介してデータ入出力端子（１′４に出力される。
ード・ライト信号をリードモードにすることにより、所
定のメモリアドレスから書込まれたデータを示す１１′
か％□ｌかの信号が、センスアンプおよび出カバソファ
を介してデータ入出力端子（１′４に出力される。
次に消去は、紫外線を照射することにより行なうが、本
実施例では、紫外線で消去されるのは従来のＦＡＭ０８
メモリトランジスタ群からなるメモリエリア（Ｕα）の
みであり、遮蔽膜を設けたＦＡＭＯＳメモリトランジス
タ群からなるメモリエリア（１１ｂ）は消去されずに書
込まれたデータを保持する。即ち、この紫外線で消去さ
れないメモリエリア（ｎＡ）は、一度書込みが行なわれ
るとメモリエリア（Ｕα）における書換えにかかわらず
初期の書込まれ九情報を記憶しているということになり
、「ヒユーズＲＯＭＪと同様な働自をする。従って、消
去を必豐としない確定された情報をこのメモリエリア（
ｕｂ）に書込むことにより、予期しない紫外線の照射お
るｉは利用者のＩｌ！＆輪作による紫外線の照射があっ
た場合などの情報消失を防止することができる。
実施例では、紫外線で消去されるのは従来のＦＡＭ０８
メモリトランジスタ群からなるメモリエリア（Ｕα）の
みであり、遮蔽膜を設けたＦＡＭＯＳメモリトランジス
タ群からなるメモリエリア（１１ｂ）は消去されずに書
込まれたデータを保持する。即ち、この紫外線で消去さ
れないメモリエリア（ｎＡ）は、一度書込みが行なわれ
るとメモリエリア（Ｕα）における書換えにかかわらず
初期の書込まれ九情報を記憶しているということになり
、「ヒユーズＲＯＭＪと同様な働自をする。従って、消
去を必豐としない確定された情報をこのメモリエリア（
ｕｂ）に書込むことにより、予期しない紫外線の照射お
るｉは利用者のＩｌ！＆輪作による紫外線の照射があっ
た場合などの情報消失を防止することができる。
また、このように消去可能なメモリと消去不能なメモリ
とをそれぞれ特定エリアにまとめて設けることは、分散
して設ける場合に対して遮蔽膜を形成し易−利点がある
。
とをそれぞれ特定エリアにまとめて設けることは、分散
して設ける場合に対して遮蔽膜を形成し易−利点がある
。
なお、上述した実施ＨにおいてはＦＡＭＯ８）ランジス
タメ篭りを１０行２列のマトリクス構成とし、列アドレ
ス信号Ａ１．によって消去可能なエリアと消去不能なエ
リアとを選別できるようにしたが、これに限らず、いか
なる行または列のアドレス入力信号によって選別できる
ように構成しても良いことは勿論である。
タメ篭りを１０行２列のマトリクス構成とし、列アドレ
ス信号Ａ１．によって消去可能なエリアと消去不能なエ
リアとを選別できるようにしたが、これに限らず、いか
なる行または列のアドレス入力信号によって選別できる
ように構成しても良いことは勿論である。
ｓ５図は、この発明の他の実施ガを示すブロック図でら
る０本実施岡は、メモリ四を、それぞれデータ入出力回
路Ｑυ、（２）を介してデータ入出力端子＠、（至）に
接続された２つのメモリエリア（２０ｃＬ）。
る０本実施岡は、メモリ四を、それぞれデータ入出力回
路Ｑυ、（２）を介してデータ入出力端子＠、（至）に
接続された２つのメモリエリア（２０ｃＬ）。
（２０ｂ）に区分し、第１のメモリエリア（２０４）を
通常の紫外線照射で消去可能なＦＡＭＯ８）ランジスタ
メモリで、第２のメモリエリア（２０”）をａ蔽膜を設
けて消去不能にしたＦＡＭＯ８）ランジスタメモリで構
成し九ものでおる。このような構成にすることにより利
用者は、データ入出力端子（２）からデータ入出力回゛
路ＱＩおよびリード・ライトコントロール回路（２）を
介して消去を必要としない確定され九情報をメモリエリ
ア（２ｏｂ）に、またデータ入出力端子（至）からデー
タ入出力回路（２）およびリード・ライトコントロール
回路（ホ）を介してその他の情報をメモリエリア（２ｏ
Ｉｘ）にと、区分して記憶させることができる。
通常の紫外線照射で消去可能なＦＡＭＯ８）ランジスタ
メモリで、第２のメモリエリア（２０”）をａ蔽膜を設
けて消去不能にしたＦＡＭＯ８）ランジスタメモリで構
成し九ものでおる。このような構成にすることにより利
用者は、データ入出力端子（２）からデータ入出力回゛
路ＱＩおよびリード・ライトコントロール回路（２）を
介して消去を必要としない確定され九情報をメモリエリ
ア（２ｏｂ）に、またデータ入出力端子（至）からデー
タ入出力回路（２）およびリード・ライトコントロール
回路（ホ）を介してその他の情報をメモリエリア（２ｏ
Ｉｘ）にと、区分して記憶させることができる。
なお、上述した実施例は、２つのデータ入出力端子と、
それぞれに対応した２つのメモリエリアを有する例でお
るが、より多数のデータ入出力端子とそれに対応するメ
モリエリアとがめる場合には、それらのうちいずれか複
数のメモリエリアを消去不能なＦＡｎ０８ ）ツ、ンジ
スタメモリで構成するようにしても良いことは勿論であ
る。
それぞれに対応した２つのメモリエリアを有する例でお
るが、より多数のデータ入出力端子とそれに対応するメ
モリエリアとがめる場合には、それらのうちいずれか複
数のメモリエリアを消去不能なＦＡｎ０８ ）ツ、ンジ
スタメモリで構成するようにしても良いことは勿論であ
る。
第６図は、この発明の更に他の実施例を示すブロック図
である０本実施岡では、メモリを第１のメモリエリア（
２７Ｋ）〜（２７Ｃ）と＠２のメモリエリア（２７４）
とに区分し、第２のメモリエリア（ｎりのみを遮蔽膜を
設けて消去不能なＦムＭＯ８）ツンジスタメモリによっ
て構成し九が、このＩＩ２のメモリエリア（２％）は、
特定の列アドレスを有し、しかも特定のデータ入出力端
子に対応している。
である０本実施岡では、メモリを第１のメモリエリア（
２７Ｋ）〜（２７Ｃ）と＠２のメモリエリア（２７４）
とに区分し、第２のメモリエリア（ｎりのみを遮蔽膜を
設けて消去不能なＦムＭＯ８）ツンジスタメモリによっ
て構成し九が、このＩＩ２のメモリエリア（２％）は、
特定の列アドレスを有し、しかも特定のデータ入出力端
子に対応している。
以上説明したように、この発明によれば、マトリクス状
に配列したＦＡＭＯ８メモリトランジスタの一部を紫外
線を透過させない遮蔽膜で覆ったことにより、その部分
においては紫外線の照射にかかわらず一旦書込まれた情
報が保存される。従って、確定され九情報をこの領域に
記憶させることにより、予期しない、あるいは他の部分
の書換えに伴う紫外線の照射による情報の消失を防ぐこ
とができる。また、メモリ領域を通常のＦＡＭＯＳメモ
リトランジスタからなる領域と遮蔽膜を設けたＦＡＭＯ
＆メモリド２ンジスタからなる領域とに区分し、それぞ
れに特定の行または列アドレスを割当てることにより、
特定のアドレス入力信号によっていずれかの領域に属す
るメモリ群を選択することが可能となる。更に、通常Ｏ
ＦＡＭＯＳメモリトランジスタからなる領域と遮蔽膜を
有するＦＡＭＯ８メモリトランジスタからなる領域とを
それぞれ特定のデータ入出力端子に対応させることによ
り、各領域に属するメモリトランジスタ群に対し、それ
ぞれ別のデータ入出力端子を通じて情報の書込みおよび
絖出しを行なうことができる。
に配列したＦＡＭＯ８メモリトランジスタの一部を紫外
線を透過させない遮蔽膜で覆ったことにより、その部分
においては紫外線の照射にかかわらず一旦書込まれた情
報が保存される。従って、確定され九情報をこの領域に
記憶させることにより、予期しない、あるいは他の部分
の書換えに伴う紫外線の照射による情報の消失を防ぐこ
とができる。また、メモリ領域を通常のＦＡＭＯＳメモ
リトランジスタからなる領域と遮蔽膜を設けたＦＡＭＯ
＆メモリド２ンジスタからなる領域とに区分し、それぞ
れに特定の行または列アドレスを割当てることにより、
特定のアドレス入力信号によっていずれかの領域に属す
るメモリ群を選択することが可能となる。更に、通常Ｏ
ＦＡＭＯＳメモリトランジスタからなる領域と遮蔽膜を
有するＦＡＭＯ８メモリトランジスタからなる領域とを
それぞれ特定のデータ入出力端子に対応させることによ
り、各領域に属するメモリトランジスタ群に対し、それ
ぞれ別のデータ入出力端子を通じて情報の書込みおよび
絖出しを行なうことができる。
第１図は従来の半導体不揮発性記憶装置を構成する記憶
素子の一例を示す断面図、４２図はこの発明に係る半導
体不揮発性記憶装置を構成する記憶素子の一例を示す断
面図、１ｉＩ３図は同じくこの発明に係る半導体不揮発
性記憶装置を構成する記憶素子の他の構成例を示す断面
図、第４図はこの発明の一実施例を示すブロック図、第
５図および第６図はそれぞれこの発明の他の実施例を示
すブロック図である◎ （１）・・・・Ｐｆｉシリコン基板、（４）・・・・浮
遊ゲート、（５）・・・・制御ゲート、（６）・・・・
絶縁体、（７）・・・・紫外線、（８） 、 （９）・
・・・１蔽膜、＊ＬＣＡｔＨ）−−−−メモリ、（ｌｌ
α） 、 （２０ｇ） ＋ （２７α） ＋（２７ｈ）
、 （２７Ｃ） ・・・・消去可能な第１のメモリ
エリア、（ｌｌｂ）、（加り、 （２７Ａ）・・・・消
去不能な第２のメモリエリア、ａｓ、（２１，ｇ４・・
・・データ入出力端子、（１１，Ｑ◆・・・・アドレス
人カパツ７ア、ＱＣＪ・・・・行アドレスデコーダーα
呻・・・・列アドレスデコーダ。 代 理 人 葛 野 信 −第１図 第２図 第３図
素子の一例を示す断面図、４２図はこの発明に係る半導
体不揮発性記憶装置を構成する記憶素子の一例を示す断
面図、１ｉＩ３図は同じくこの発明に係る半導体不揮発
性記憶装置を構成する記憶素子の他の構成例を示す断面
図、第４図はこの発明の一実施例を示すブロック図、第
５図および第６図はそれぞれこの発明の他の実施例を示
すブロック図である◎ （１）・・・・Ｐｆｉシリコン基板、（４）・・・・浮
遊ゲート、（５）・・・・制御ゲート、（６）・・・・
絶縁体、（７）・・・・紫外線、（８） 、 （９）・
・・・１蔽膜、＊ＬＣＡｔＨ）−−−−メモリ、（ｌｌ
α） 、 （２０ｇ） ＋ （２７α） ＋（２７ｈ）
、 （２７Ｃ） ・・・・消去可能な第１のメモリ
エリア、（ｌｌｂ）、（加り、 （２７Ａ）・・・・消
去不能な第２のメモリエリア、ａｓ、（２１，ｇ４・・
・・データ入出力端子、（１１，Ｑ◆・・・・アドレス
人カパツ７ア、ＱＣＪ・・・・行アドレスデコーダーα
呻・・・・列アドレスデコーダ。 代 理 人 葛 野 信 −第１図 第２図 第３図
Claims (3)
- （１）半導体基板上に絶縁された電荷蓄積可能な浮遊ゲ
ートと制御ゲートとを備えかつ電気的に情報の書込みが
可能であると共に書込まれえ情報の消去が紫外線照射に
よって可能な電界効果メモｌランラスタをマトリクス状
に配列してなる記憶素子を有する紫外線照射消去型の半
導体不揮発性記憶装置において、上記電界効果メモリト
ランジスタの少なくとも１個を紫外線を透過させない遮
蔽膜で覆ったことを特徴とする半導体不揮発性記憶装置
。 - （２）半導体基板上に絶縁され九電荷蓄積可能な浮遊ゲ
ートと制御ゲートとを備えかつ電気的に情報の書込みが
可能であると共に書込まれ九情報の消去が紫外線照射に
よって可能な電界効果メモＩＪ トランジスタをマトリ
クス状に配列してなる記憶素子を有する紫外線照射消去
型の半導体不揮発性記憶装置において、上記電界効果メ
モリトランジスタのうち特定の行アドレスまたは列アド
レスを有するメモリエリアに属するメモリトランジスタ
群を紫外線を透過させな一遮蔽膜で覆い、アドレス制御
回路に入力される特定のアドレス入力信号により遮蔽膜
で覆うたメモリトランジスタ群またはその他のトランジ
スタ群のいずれかを選択し得るようにした半導体不揮発
性記憶装置〇 - （３）半導体基板上に絶縁された電荷蓄積可能な浮遊ゲ
ートと制御ゲートとを備えかつ電気的に情報の書込みが
可能であると共に書込まれ九情報の消去が紫外線照射に
よって可能な電界効果メモｌランラスタをマトリクス状
に配列してなる記憶素子含有する紫外線照射消去型の半
導体不揮発性記憶装置において、それぞれ上記記憶素子
の特定のメモリエリアに対応する複数のデータ入出力端
子を備え、上記電界効果メモリトランジスタのうち特定
のデータ入出力端子に対応するメモリエリアに属するト
ランジスタ群を紫外線を透過させない遮蔽膜で覆ったこ
とを特徴とする半導体不揮発性記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082006A JPS58197777A (ja) | 1982-05-12 | 1982-05-12 | 半導体不揮発性記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082006A JPS58197777A (ja) | 1982-05-12 | 1982-05-12 | 半導体不揮発性記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58197777A true JPS58197777A (ja) | 1983-11-17 |
| JPS638627B2 JPS638627B2 (ja) | 1988-02-23 |
Family
ID=13762434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57082006A Granted JPS58197777A (ja) | 1982-05-12 | 1982-05-12 | 半導体不揮発性記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197777A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS616868A (ja) * | 1984-06-20 | 1986-01-13 | Nec Corp | Ｍｉｓ型電界効果半導体装置 |
| US4758984A (en) * | 1985-12-18 | 1988-07-19 | Fujitsu Limited | Semiconductor memory device including read only memory element for storing fixed information |
| US4942450A (en) * | 1987-07-08 | 1990-07-17 | Nec Corporation | Semiconductor memory device having non-volatile memory transistors |
| US5070378A (en) * | 1988-09-22 | 1991-12-03 | Nec Corporation | Eprom erasable by uv radiation having redundant circuit |
| US7311385B2 (en) | 2003-11-12 | 2007-12-25 | Lexmark International, Inc. | Micro-fluid ejecting device having embedded memory device |
-
1982
- 1982-05-12 JP JP57082006A patent/JPS58197777A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS616868A (ja) * | 1984-06-20 | 1986-01-13 | Nec Corp | Ｍｉｓ型電界効果半導体装置 |
| US4758984A (en) * | 1985-12-18 | 1988-07-19 | Fujitsu Limited | Semiconductor memory device including read only memory element for storing fixed information |
| US4942450A (en) * | 1987-07-08 | 1990-07-17 | Nec Corporation | Semiconductor memory device having non-volatile memory transistors |
| US5070378A (en) * | 1988-09-22 | 1991-12-03 | Nec Corporation | Eprom erasable by uv radiation having redundant circuit |
| US7311385B2 (en) | 2003-11-12 | 2007-12-25 | Lexmark International, Inc. | Micro-fluid ejecting device having embedded memory device |
| US7673973B2 (en) | 2003-11-12 | 2010-03-09 | Lexmark Internatinoal, Inc. | Micro-fluid ejecting device having embedded memory devices |
| US7954929B2 (en) | 2003-11-12 | 2011-06-07 | Lexmark International, Inc. | Micro-fluid ejecting device having embedded memory in communication with an external controller |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS638627B2 (ja) | 1988-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6510086B2 (en) | Nonvolatile semiconductor memory | |
| US8670272B2 (en) | Memory with weighted multi-page read | |
| US5109361A (en) | Electrically page erasable and programmable read only memory | |
| US7952924B2 (en) | NAND memory device and programming methods | |
| US7688627B2 (en) | Flash memory array of floating gate-based non-volatile memory cells | |
| KR960001320B1 (ko) | 반도체기억장치 | |
| US8400840B2 (en) | NAND memory device and programming methods | |
| JPS58111192A (ja) | 仮想接地を用いるメモリアレイ | |
| JP2647101B2 (ja) | 不揮発性半導体メモリ装置 | |
| JPS58197777A (ja) | 半導体不揮発性記憶装置 | |
| JPS596581A (ja) | 半導体不揮発性記憶装置 | |
| JPH04257270A (ja) | 半導体記憶装置 | |
| TW200419574A (en) | Nonvolatile memories with asymmetric transistors, nonvolatile memories with high voltage lines extending in the column direction, and nonvolatile memories with decoding circuits sharing a common area | |
| JPS62219296A (ja) | 半導体集積回路装置 | |
| JP2723247B2 (ja) | 不揮発性半導体メモリ装置 | |
| JP3540881B2 (ja) | 不揮発性半導体記憶装置の書き込み方法 | |
| JPH05275658A (ja) | 不揮発性半導体記憶装置 | |
| JPH04360574A (ja) | 半導体不揮発性メモリとそのプログラム方法 | |
| JPH05290588A (ja) | 不揮発性半導体記憶装置 | |
| JPS63161599A (ja) | 不揮発性半導体メモリ | |
| JPS6051200B2 (ja) | 紫外線消去型不揮発性半導体メモリ | |
| JPH02112286A (ja) | 不揮発性半導体メモリ | |
| JPH05129624A (ja) | 半導体記憶装置 | |
| JPH0869698A (ja) | メモリシステム | |
| JPH04326574A (ja) | 半導体記憶装置の製造方法 |