JPS5819592Y2 - electronic musical instruments - Google Patents
electronic musical instrumentsInfo
- Publication number
- JPS5819592Y2 JPS5819592Y2 JP12909776U JP12909776U JPS5819592Y2 JP S5819592 Y2 JPS5819592 Y2 JP S5819592Y2 JP 12909776 U JP12909776 U JP 12909776U JP 12909776 U JP12909776 U JP 12909776U JP S5819592 Y2 JPS5819592 Y2 JP S5819592Y2
- Authority
- JP
- Japan
- Prior art keywords
- key
- channel
- circuit
- state
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
この考案は電子楽器に関し、特に複数の発音チャンネル
を有する電子楽器における発音チャンネルの表示に関す
るものである。[Detailed Description of the Invention] This invention relates to an electronic musical instrument, and particularly to displaying sound generation channels in an electronic musical instrument having a plurality of sound generation channels.
近年、電子技術の急速な発達に伴なって種々の電子楽器
が開発されており、電子楽器に代表される電子オルガン
は、多くの音色および各種効果音が得られることから音
楽としての表現が豊かに出せ、初心者でも比較的容易に
演奏できる楽器として広く愛用されている。In recent years, with the rapid development of electronic technology, various electronic musical instruments have been developed, and electronic organs, which are represented by electronic musical instruments, are rich in musical expression because they can produce many tones and various sound effects. It is widely used as an instrument that is relatively easy to play, even for beginners.
この場合、電子楽器における楽音形成方法としては音源
信号開閉方式やシンセサイザ方式等がある。In this case, methods for forming musical tones in electronic musical instruments include a sound source signal opening/closing method and a synthesizer method.
音源信号開閉方式は従来一般に用いられている電子オル
ガンに適用されているものであり、合鍵の音高に対応し
た周波数の音源信号を発生し、鍵盤部における鍵操作に
よって操作鍵音高に対応する音源信号を選択的に導出し
て音色形成回路に供給することにより所望の楽音を得る
ものである。The sound source signal opening/closing method has been applied to commonly used electronic organs in the past, and it generates a sound source signal with a frequency corresponding to the pitch of the duplicate key, and responds to the pitch of the operated key by key operation on the keyboard. A desired musical tone is obtained by selectively deriving a sound source signal and supplying it to a tone forming circuit.
また、シンセサイザ方式は、鍵操作に伴ない操作音高に
対応して電圧信号(以下音高電圧と称す)を発生し、こ
の音高電圧を用いて電圧制御型発振器を駆動制御するこ
とにより操作鍵音高に対応した音源信号を得、この音源
信号を用いて所望の楽音を得るものである。In addition, the synthesizer method generates a voltage signal (hereinafter referred to as pitch voltage) in response to the pitch of the key operation, and uses this pitch voltage to drive and control a voltage-controlled oscillator. A sound source signal corresponding to the key pitch is obtained, and this sound source signal is used to obtain a desired musical tone.
この場合、シンセサイザ方式による電子楽器においては
、楽音形成回路を合鍵に対応して設けることは高価かつ
複雑となるので、同時最大発音数を特定数に限定し、こ
の特定数に対応した楽音形成回路:すなわち発音チャン
ネルを設け、押鍵によって指定された音の発音を適宜の
発音チャンネルに割当て処理することによって、複数の
音を同時に発音するようにすることが考えられている。In this case, in a synthesizer-based electronic musical instrument, it would be expensive and complicated to provide a musical tone forming circuit corresponding to the master key, so the maximum number of simultaneous sounds is limited to a specific number, and a musical tone forming circuit corresponding to this specific number is used. In other words, it has been proposed to generate a plurality of sounds at the same time by providing a sound generation channel and assigning the sound specified by a pressed key to the appropriate sound generation channel.
そして、この特定数の発音チャンネルに鍵盤部での操作
鍵を表わす押鍵信号を割当て処理するのがチャンネルプ
ロセッサである。The channel processor allocates key depression signals representing keys operated on the keyboard section to the specified number of sound generation channels.
このチャンネルプロセッサは、押鍵信号を各発音チャン
ネルのうち空チャンネルに順次割当て、特定数の発音チ
ャンネルにすべて押鍵信号が割当てられると以後の押鍵
信号に対する割当て動作を中止し、離鍵に伴なう空チヤ
ンネル存在時のみ以後の押鍵信号をこの空チャンネルに
割当て処理するように構成されている。This channel processor sequentially allocates key press signals to empty channels of each sound generation channel, and when all key press signals are assigned to a specific number of sound generation channels, it stops allocating subsequent key press signals, and when a key is released, Only when an empty channel exists, subsequent key press signals are assigned to this empty channel for processing.
したがって、上述したように構成された電子楽器におい
ては、押鍵に対する発音チャンネルの位置が定まらない
ため(ある押鍵信号はどの発音チャンネルに割当てられ
るかわからないため)に。Therefore, in the electronic musical instrument configured as described above, the position of the sound generation channel with respect to the pressed key is not determined (because it is not known which sound generation channel a certain key pressed signal will be assigned to).
各発音チャンネルに対する動作チェックが極めて困難に
なる。It becomes extremely difficult to check the operation of each sound generation channel.
すなわちある鍵が押鍵された場合、この押鍵信号がどの
発音チャンネルに割当処理されているかが判別し難く、
これに伴なって保守。In other words, when a certain key is pressed, it is difficult to determine which sound generation channel this key press signal is assigned to.
Maintenance will be carried out accordingly.
点検等のサービスが迅速に行なえない等の種々欠点を有
する。It has various drawbacks, such as the inability to perform inspections and other services quickly.
したがって、この考案による目的は、チャンネルプロセ
ッサによる押鍵信号の割当てチャンネルを容易に判別で
きる電子楽器を提供することである。Therefore, an object of this invention is to provide an electronic musical instrument that can easily determine the channel to which a key press signal is assigned by a channel processor.
このような目的を達成するために、この考案による電子
楽器は、押鍵信号を各発音チャンネルに割当て処理する
チャンネルプロセッサの発音チャンネル選択信号によっ
て駆動される発音チャンネル表示部を設けることによっ
て割当チャンネルの表示を行なうようにしたものである
。In order to achieve this purpose, the electronic musical instrument according to this invention is provided with a sound generation channel display section that is driven by a sound generation channel selection signal of a channel processor that allocates and processes key press signals to each sound generation channel, thereby indicating the assigned channels. It is designed for display.
以下1図面を用いてこの考案による電子楽器を詳細に説
明する。The electronic musical instrument according to this invention will be explained in detail below using one drawing.
第1図はこの考案による電子楽器の一実施例を示すブロ
ック図であって、大別すると合鍵にそれぞれ設けられた
キースイッチのうち、押鍵によって動作(メーク接点の
場合は閉成動作、ブレーク接点の場合は開動作)したキ
ースイッチを検出し。FIG. 1 is a block diagram showing an embodiment of an electronic musical instrument according to this invention.It can be roughly divided into key switches provided on each duplicate key, which operate depending on the key press (in the case of make contacts, closing operation, break operation, etc.). Detects a key switch that has opened (in the case of a contact, the key switch is open).
この検出したキースイッチに表わすコード化した信号、
すなわちキーコードKCを発生するキーコーダ100と
、キーコーダ100から供給されろキーコードKCを同
時発音可能なチャンネル(鍵の数よりはるかに少ない。The coded signal displayed on this detected key switch,
That is, there are a key coder 100 that generates the key code KC and a channel (much fewer than the number of keys) that can simultaneously sound the key code KC supplied from the key coder 100.
)のうちのいずれかのチャンネルに割当てる動作を実行
するチャンネルプロセッサ200と、チャンネルプロセ
ッサ200を介して供給されるキーコードKCに対応し
た音高電圧KVを発生するキーコード・音高電圧変換部
300と、チャンネルプロセッサ200によって各チャ
ンネルに割当てられた動作キースイッチの押鍵および離
鍵に対応して前記音高電圧KVを制御するチャンネル別
音高電圧制御部400と、チャンネル別音高電圧制御部
400の各チャンネルから供給される音高電圧KVにそ
れぞれ対応した楽音信号を各チャンネル別に発生する楽
音形成部500と、前述した各部に種々のタイミング信
号を供給するタイミング信号発生部600と、発音して
いるチャンネルを表示する発音チャンネル表示部700
とから構成されている。), and a key code/pitch voltage converter 300 that generates a pitch voltage KV corresponding to the key code KC supplied via the channel processor 200. , a channel-by-channel tone pitch voltage control section 400 that controls the tone pitch voltage KV in response to key presses and key releases of operation key switches assigned to each channel by the channel processor 200, and a channel-by-channel tone pitch voltage control section. A musical tone forming section 500 that generates musical tone signals corresponding to the tone pitch voltages KV supplied from each of the 400 channels, and a timing signal generating section 600 that supplies various timing signals to each of the above-mentioned sections. Sound generation channel display section 700 that displays the channel being played.
It is composed of.
キーコーダ100においては、多数のキースイッチ10
1a〜101nを有するキースイッチ回路102が設け
られており、このキースイッチ回路102の各キースイ
ッチ101a〜101nは複数のブロック(例えば各オ
クターブ毎のグループ)に分けられているとともに、各
ブロック内のキースイッチを複数のノート(例えばc
、 c#。In the key coder 100, a large number of key switches 10
A key switch circuit 102 having 1a to 101n is provided, and each of the key switches 101a to 101n of this key switch circuit 102 is divided into a plurality of blocks (for example, a group for each octave), and the key switches 101a to 101n in each block are key switch for multiple notes (e.g. c
, c#.
D、・・・Bの12音名の鍵)に区分し、各キースイッ
チ101a〜101nの一方の端子(可動接点)a側を
各ブロックの同一ノート毎に共通接続して各ノート別に
配線N□〜Nmを引き出すとともに。D, . □ ~ While drawing out Nm.
他方端子(固定端子)b側を同一ブロック毎に共通接続
して各ブロック別に配線B1〜BLを引き出している。The other terminal (fixed terminal) b side is commonly connected for each block, and wirings B1 to BL are drawn out for each block.
従って、このキースイッチ回路102は、ブロック配線
B1〜BLを「行」とし、ノート配線N工〜Nmを「列
」としたマトリクス(行列配線)の各交点部分の行列間
に各キースイッチ101a〜101nがそれぞれ接続さ
れていることになる。Therefore, in this key switch circuit 102, each key switch 101a to 101a to 101a to 101a to 101a to 101a to 101a to 101a to 101a to 101a to 101a to 101a to 101a to 101a to 101b are connected to each other in a matrix (matrix wiring) in which the block wirings B1 to BL are "rows" and the note wirings N to Nm are "columns". 101n are connected to each other.
この結果、キースイッチ回路102から引き出されてい
る全配線数、つまりブロック配線B0〜BLとノート配
線N0〜Nmの総合計配線数は全キースイッチ101a
〜101nの数に比べてはるかに少ないものとなってい
る。As a result, the total number of wires drawn out from the key switch circuit 102, that is, the total number of wires of the block wires B0 to BL and the note wires N0 to Nm, is equal to the total number of wires drawn out from the key switch circuit 101a.
The number is much smaller than that of ~101n.
例えば全キースイッチ101a〜101nの数が「L×
m」個であるとすると、キースイッチ回路102から引
き出される全配線数はノート数m+ブロック数りであり
、その数はrm+LJ本となる。For example, the number of all key switches 101a to 101n is "L×
If the number of wires is "m", the total number of wires drawn out from the key switch circuit 102 is the number of notes (m)+the number of blocks, and the number is rm+LJ.
このように構成されたキースイッチ回路102の各キー
スイッチ101a〜101nは、ノート配線N工〜Nm
を介してノート検出回路103に接続されており、また
ブロック配線B1〜BLを介してブロック検出回路10
4に接続されている。Each of the key switches 101a to 101n of the key switch circuit 102 configured in this way is connected to the notebook wiring N to Nm.
It is connected to the note detection circuit 103 via block wiring B1 to BL, and connected to the block detection circuit 10 via block wiring B1 to BL.
Connected to 4.
この場合、全キースイッチ101a〜101n中のすべ
ての動作キースイッチの検出は、数種類の検出動作状態
(以下単にステートという)を順次実行することによっ
て検出動作が完了するようになっている。In this case, the detection of all operating key switches among all the key switches 101a to 101n is completed by sequentially executing several types of detection operation states (hereinafter simply referred to as states).
その第1ステー)ST、は、ノート検出回路103から
ノート配線N工〜Nmを介してすべてのキースイッチ1
01a〜101nの可動接点側aに信号を加え、動作中
のキースイッチのみの固定接点側すを通して当該動作中
のキースイッチが属するブロックのブロック配線B1〜
BLに前記印加信号を導き出し、この導き出された信号
をブロック検出回路104に供給して記憶する。The first stage ST) connects all the key switches 1 from the note detection circuit 103 to the note wiring N~Nm.
A signal is applied to the movable contact side a of 01a to 101n, and the block wiring B1 to the block to which the operating key switch belongs is applied through the fixed contact side of only the operating key switch.
The applied signal is derived from the BL, and the derived signal is supplied to the block detection circuit 104 and stored.
これにより、どのブロックに動作中(オンされている)
のキースイッチ(1個あるいは複数個)が存在するかが
検出される。This will tell you which blocks are active (turned on).
The presence of one or more key switches is detected.
なお、この第1ステートにおけるブロック検出回路10
4の記憶タイミングは、タイミング信号発生部600に
同期して作動している状態制御回路105から供給され
る第1ステート信号によって決定される。Note that the block detection circuit 10 in this first state
The storage timing of No. 4 is determined by the first state signal supplied from the state control circuit 105 operating in synchronization with the timing signal generating section 600.
そして、ブロック検出回路104の記憶動作が完了する
と、状態制御回路105はこれを検出して第2ステート
の制御を行なう。When the storage operation of the block detection circuit 104 is completed, the state control circuit 105 detects this and controls the second state.
次に、第2ステートST2においては、フロック検出回
路104に記憶されたブロック(1フロツクあるいは複
数ブロック)のうち、あらかじめ定められた優先順位に
したがって1フロツクを抽出し、ブロック検出回路10
4から抽出されたブロックに対応するブロック配線B工
〜BLを介して当該ブロックに含まれる各キースイッチ
の固定接点す側に信号を加え、これによって当該ブロッ
ク内の各ノートのキースイッチの可動接点a側のノート
配線N0〜Nmから該信号を導き出してノート検出回路
103に記憶させる。Next, in the second state ST2, one flock is extracted from among the blocks (one block or a plurality of blocks) stored in the block detection circuit 104 according to a predetermined priority order, and the block detection circuit 104
A signal is applied to the fixed contact side of each key switch included in the block through the block wiring B to BL corresponding to the block extracted from 4, and thereby the movable contact of the key switch of each note in the block is applied. The signal is derived from the note wirings N0 to Nm on the a side and stored in the note detection circuit 103.
このようにすれば、動作中のキースイッチ101a〜1
01nに対応するノート配線N工〜Nmのみにフロック
検出回路103からの信号が伝達されることになり、こ
の信号をノート検出回路103に記憶させることによっ
て、抽出されたブロックにおける動作中のキースイッチ
(1個あるいは複数個)のノートが検出されることにな
る。In this way, the operating key switches 101a to 1
The signal from the flock detection circuit 103 will be transmitted only to the note wiring N~Nm corresponding to 01n, and by storing this signal in the note detection circuit 103, the operating key switch in the extracted block will be transmitted. (one or more) notes will be detected.
また、ブロック検出回路104において抽出されたブロ
ック信号は。Furthermore, the block signal extracted by the block detection circuit 104 is as follows.
該ブロックを表わす複数ビット(この場合は3ビツト)
のフロックコード信号(以下、フロックコードBCとい
う)K変換してサンプルホールド回路106に供給して
記憶させる。Multiple bits representing the block (3 bits in this case)
The flock code signal (hereinafter referred to as flock code BC) is K-converted and supplied to the sample hold circuit 106 for storage.
なお、この第2ステートにおけるブロック検出回路10
40170ツク抽出タイミングおよびノート検出回路1
03における記憶タイ□ングは、前述した第1ステート
の場合と同様に、状態制御回路105から供給されろ第
2ステート信号によって決定されている。Note that the block detection circuit 10 in this second state
40170 track extraction timing and note detection circuit 1
The memory timing in 03 is determined by the second state signal supplied from the state control circuit 105, as in the case of the first state described above.
そして、ノート検出回路103の記憶動作が完了すると
、状態制御回路105はこれを検出して第3ステートの
制御を行なう。When the storage operation of the note detection circuit 103 is completed, the state control circuit 105 detects this and controls the third state.
次に第3ステートST3は、前記第2ステー1・に続く
動作状態であり、前記第2ステー)においてノート検出
回路103に記憶されたノート(1個あるいは複数個)
をシステムクロックに同期し、かつあらかじめ定められ
た優先順位にしたがって順次抽出し、この抽出したノー
ト信号を該ノートを表わす複数ビット(この場合は4ビ
ツト)のノートコード信号(以下、ノートコードNCと
いう)に変換してサンプルホールド回路106に順次供
給する。Next, the third state ST3 is an operating state following the second stage 1, in which the note (one or more) stored in the note detection circuit 103 in the second stage
are synchronized with the system clock and sequentially extracted according to a predetermined priority order, and the extracted note signals are converted into a multi-bit (4 bits in this case) note code signal (hereinafter referred to as note code NC) representing the note. ) and sequentially supply it to the sample hold circuit 106.
この第3ステートは、ノート検出回路103に記憶され
ているノートに関してのみ実行されろものであるために
1時間的な無駄は一切生じない。Since this third state is executed only for notes stored in the note detection circuit 103, no time is wasted at all.
例えばノート検出回路103に、3種類のノートが記憶
されていると、あるフロックに関する第3ステートは3
フロツク時間で終了する。For example, if three types of notes are stored in the note detection circuit 103, the third state regarding a certain block is 3.
Ends in flock time.
そして、ノート検出回路103に記憶されているノート
コード信号がすべて読み出されろと、状態制御回路10
5がこれを検出して次のステートに制御する。Then, the state control circuit 10 requests that all note code signals stored in the note detection circuit 103 be read out.
5 detects this and controls to the next state.
この場合、ブロック検出回路104にまだブロック信号
の記憶が存在する場合には前記第2ステートおよび第3
ステートの制御にもどり。In this case, if the block signal is still stored in the block detection circuit 104, the second state and the third state are
Return to state control.
これらのステートを前記同様に実行する。These states are executed in the same manner as described above.
またフロック検出回路104にブロック信号の記憶が存
在しない場合にはキースイッチ回路102のフロック配
線B1〜BLに残されている電荷(配線の浮遊容量また
は各配線にそれぞれ接続された微少コンデンサに充電さ
れた電荷)をすべて放電させてリセットした後に再び前
記第1ステートに移行する。In addition, if there is no block signal stored in the flock detection circuit 104, the charge remaining in the flock wiring B1 to BL of the key switch circuit 102 (the stray capacitance of the wiring or the minute capacitor connected to each wiring is charged) After resetting by discharging all the charges (charges accumulated), the state returns to the first state.
一方、サンプルホールド回路106は、第3ステートの
状態においてブロック検出回路104から供給されるブ
ロックコードBCを記憶保持しており、ノート検出回路
103から供給されるノートコードNCと同期させて出
力する。On the other hand, the sample and hold circuit 106 stores and holds the block code BC supplied from the block detection circuit 104 in the third state, and outputs it in synchronization with the note code NC supplied from the note detection circuit 103.
したカーって。サンプルホールド回路106からは、ブ
ロックコードBCとノートコードNCが組合された7ビ
ツト構成によるキーコードKCが送り出されることにな
り、このキーコードKCによって動作キースイッチを容
易に識別することができる。That's a car. The sample and hold circuit 106 sends out a key code KC having a 7-bit configuration in which a block code BC and a note code NC are combined, and the operating key switch can be easily identified by this key code KC.
このようにして、全動作キースイッチの検出が終了する
までには、第1ステートST1→第2ステートST
→第3ステートST3 というようにステップするが、
ブロック検出回路104に最初に記憶したすべてのフロ
ックに関するブロックコードBCを送出しかつ最後のブ
ロックにおけるt1作キースイッチのノートに関するノ
ートコードNCを送出し終えると、ブロック検出回路1
04およびノート検出回路103の記憶がすべて抽出さ
れて全くなくなるために、これによって第4ステートS
Toすなわち待期状態となる。In this way, the first state ST1 → the second state ST
→ 3rd state ST3 and so on,
When the block detection circuit 104 sends out the block codes BC related to all the blocks initially stored and finishes sending out the note code NC related to the note of the t1 key switch in the last block, the block detection circuit 104
This causes the fourth state S
To, that is, the state becomes a standby state.
そして。キースイッチ回路102.ノート検出回路10
3およびブロック検出回路104の動作がすべてリセッ
トされたことを確認すると再び第1ステートST、にも
とり、以後は前述したように第2ステー4ST 、第
3ステートST3の状態を繰返して第4ステー)STo
、つまり待期状態に達することにより、全キースイッチ
の検出動作が1通り繰返される。and. Key switch circuit 102. Note detection circuit 10
After confirming that all operations of 3 and the block detection circuit 104 have been reset, the state is returned to the first state ST, and thereafter the state of the second state 4ST and the third state ST3 are repeated as described above, and the state is returned to the fourth state). STo
That is, by reaching the standby state, the detection operation of all the key switches is repeated once.
キーコーダ100のサンプルホールド回路106から送
り出されるキーコードKCは、チャンネルプロセッサ2
00に供給され、ここにおいて楽音信号を形成するチャ
ンネルが割当てられる。The key code KC sent out from the sample hold circuit 106 of the key coder 100 is transmitted to the channel processor 2.
00, where the channels forming the musical tone signal are assigned.
この場合、サンプルホールド回路106から送り出され
るキーコードKCは一定期間保持されており。In this case, the key code KC sent out from the sample and hold circuit 106 is held for a certain period of time.
この保持時間はチャンネルプロセッサ200において1
つの割当て処理が実行される動作時間に対応している。This holding time is set at 1 in channel processor 200.
This corresponds to the operating time during which two allocation processes are executed.
次ニ、チャンネルプロセッサ200は、キーコードメモ
リ201と、キーオン・オフ検出回路202と、トラン
ケート回路203および押鍵状態メモリ204とによっ
て構成されている。Second, the channel processor 200 includes a key code memory 201, a key on/off detection circuit 202, a truncate circuit 203, and a key depression state memory 204.
キーコードメモリ201は同時発音可能なチャンネル数
に対応する特定数の記憶回路を備えており、この記憶回
路は循環シフトレジスタで構成すると好都合である。The key code memory 201 is provided with a specific number of storage circuits corresponding to the number of channels that can be sounded simultaneously, and this storage circuit is advantageously constructed of a circular shift register.
この場合、チャンネル数がA。キーコードKCのビット
数がBであるとすると。In this case, the number of channels is A. Assume that the number of bits of key code KC is B.
B個の記憶単位を有するAステージ(1ステージBビツ
ト)のシフトレジスタが用いられ記憶された(既に割当
てられた)キーコードKCはクロックパルスによって順
次シフトして時分割的に送り出されて楽音波形発生のた
めの制御信号として利用されるとともに、このシフトレ
ジスタの入力側に帰還されて循環するようになっている
。An A stage (1 stage B bits) shift register having B storage units is used, and the stored (already assigned) key code KC is sequentially shifted by clock pulses and sent out in a time-division manner to create a musical sound waveform. It is used as a control signal for generation, and is fed back to the input side of this shift register for circulation.
キーオン・オフ検出回路202は、キーコーダ100か
ら供給される入力キーコードKCとキーコードメモリ2
01から順次時分割的に送り出される全記憶キーコード
KCとを比較し、一致した場合には入力キーコードKC
と同一のキーコードKCがあるチャンネルにすでに割当
てられているものとしてキーコードメモリ201への記
憶を阻止、つまりチャンネルの割当てを中止する。The key-on/off detection circuit 202 detects the input key code KC supplied from the key coder 100 and the key code memory 2.
Compare all stored key codes KC that are sequentially sent out from 01 in a time-sharing manner, and if they match, the input key code KC is
It is assumed that the same key code KC has already been assigned to a certain channel and is prevented from being stored in the key code memory 201, that is, the channel assignment is stopped.
また。上述した比較結果が不一致の場合には、新たなキ
ーが操作されたものであるから、この入力キーコードK
Cをキーコードメモリ201の空いているチャンネルに
記憶させる。Also. If the above comparison results do not match, it means that a new key has been operated, so this input key code K
C is stored in an empty channel of the key code memory 201.
更に、上述した比較結果が不一致でかつ全チャンネルに
キーコードKCが割当てられている場合には、トランケ
ート回路203によってすでに離鍵されている音で最も
減衰が進んでいる音が割当てられているチャンネルを検
出し、このチャンネルに記憶されているキーコードKC
を入力キーコードKCに強制的に書き変えるように制御
する。Furthermore, if the above comparison results do not match and the key code KC is assigned to all channels, the channel to which the sound whose attenuation has progressed the most among the sounds whose keys have already been released by the truncate circuit 203 is assigned. Detects the key code KC stored in this channel.
is forcibly rewritten into the input key code KC.
また、このキーオン・オフ検出回路202は、各チャン
ネルへの入力キーコードKCの割当て状態をその都度押
鍵状態メモリ204に供給して記憶させ、その読み出し
出力によって後述する各チャンネルの発音動作制御を行
なわせるとともに、離鍵を検出して押鍵状態メモリ20
4の対応する記憶内容を変更し、そのチャンネルの発音
を所定の条件に従いながら、つまり徐々に減衰させる等
の制御を行ないながら発音を終了させる。In addition, this key-on/off detection circuit 202 supplies the assignment state of the input key code KC to each channel to the key press state memory 204 for storage, and controls the sound generation operation of each channel, which will be described later, based on the readout output. At the same time, the key release is detected and the key press state memory 20 is stored.
4, and the sound generation of that channel is terminated while complying with predetermined conditions, that is, while performing control such as gradual attenuation.
以後の動作においては、押鍵状態メモリ204に記憶さ
れた内容から空チャンネルを選択し、キーコードメモリ
201の対応するチャンネルのステージに入力キーコー
ドKCを記憶する。In the subsequent operation, an empty channel is selected from the contents stored in the key press state memory 204, and the input key code KC is stored in the stage of the corresponding channel in the key code memory 201.
なお、キーコードメモリ201と押鍵状態メモリ204
は互いに同期した状態で各チャンネルに対応した部分が
時分割的に選択されて信号の記憶が行なわれるようにな
っている。Note that the key code memory 201 and key press state memory 204
The signals are stored by selecting portions corresponding to each channel in a time-division manner in synchronization with each other.
以上のような構成のキーコーダ100およびチャンネル
フロセッサ200は1例えば特願昭50100879号
(特開昭52−24518号):発明の名称「キースイ
ッチ検出処理装置」の明細書中に詳細に説明されている
。The key coder 100 and channel processor 200 having the above-described configurations are described in detail in, for example, the specification of Japanese Patent Application No. 50100879 (Japanese Unexamined Patent Publication No. 52-24518) entitled "Key Switch Detection Processing Device". ing.
勿論、これ以外の既に公開されている他のキーコーダ、
チャンネルプロセッサを使用してもよい。Of course, other key coders that have already been released,
A channel processor may also be used.
次に、キーコード音高電圧発生部300は、サンプリン
グ回路301と、サンプリング周期を制御するサンプリ
ング制御回路302と、デジタルアナログ変換回路30
3とによって構成されている。Next, the key code tone high voltage generation section 300 includes a sampling circuit 301, a sampling control circuit 302 that controls the sampling period, and a digital-to-analog conversion circuit 30.
3.
そして、このキーコード音高電圧発生部300は、チャ
ンネルプロセッサ200から供給されるキーコードKC
をサンプリング回路301においてサンプリングし、こ
のサンプリングしたキーコードKCをデジタルアナログ
変換回路303に供給する。This key code tone high voltage generation section 300 generates a key code KC supplied from the channel processor 200.
is sampled in a sampling circuit 301, and the sampled key code KC is supplied to a digital-to-analog conversion circuit 303.
この場合、サンプリング回路301はサンプリング制御
回路302の出力によってサンプリング周期が決定され
ており、その周期はキーコードメモリ201の内容をシ
フトするためのクロックをチャンネル数よりも1個多く
カウントした時間となっている。In this case, the sampling period of the sampling circuit 301 is determined by the output of the sampling control circuit 302, and the period is the time when the clock for shifting the contents of the key code memory 201 is counted by one more than the number of channels. ing.
したがって、サンプリング回路301は、キーコードメ
モリ201のシフトがほぼ一巡する毎に、順次異なるチ
ャンネルに対応したキーコードKCをサンプリングする
とともに。Therefore, the sampling circuit 301 sequentially samples the key codes KC corresponding to different channels every time the key code memory 201 is shifted approximately once.
このサンプリングしたキーコードKCを次のサンプリン
グ時まで出力し続けることになり、これによって減速サ
ンプリングを行なっている。This sampled key code KC continues to be output until the next sampling, thereby performing deceleration sampling.
これは。前述したキーコーダ100およびチャンネルプ
ロセッサ200がキースイッチ101a〜101nの状
態(押鍵状態および離鍵状態)の検出およびチャンネル
への割当てを迅速に行なう必要があるのに対し、音高電
圧を扱う部分は並列処理を行なっているために高速動作
を必要としないのと、アナログ信号の音高電圧を高速で
扱うと動作が追従しない。this is. While the key coder 100 and channel processor 200 described above need to quickly detect the states of the key switches 101a to 101n (key pressed state and key released state) and assign them to channels, the part that handles the pitch voltage is Since parallel processing is performed, high-speed operation is not required, and the operation cannot follow the high-speed voltage of the analog signal.
すなわち回路系および配線系における微少静電容量によ
って波形がなまり、これによってキーコードKCに一致
した正確な楽音が得られなくなる。That is, the waveform becomes dull due to minute capacitance in the circuit system and wiring system, and as a result, it becomes impossible to obtain an accurate musical tone that matches the key code KC.
このような種々の理由によってキーコードKCの減速サ
ンプリングを行ない、このサンプリングされたキーコー
ドKCをアナログ信号に変換し、音高電圧KVとして各
チャンネルの電圧制御型可変周波数発振器に供給してい
る。For these various reasons, the key code KC is sampled at a deceleration rate, and the sampled key code KC is converted into an analog signal and supplied as a pitch voltage KV to the voltage-controlled variable frequency oscillator of each channel.
サンプリング回路301の出力側に接続されたデジタル
・アナログ変換回路303が上述したキーコードKCを
対応する音高電圧KVに変換する部分である。A digital-to-analog conversion circuit 303 connected to the output side of the sampling circuit 301 is a part that converts the above-mentioned key code KC into a corresponding tone pitch voltage KV.
このデジタル・アナログ変換回路303は、前述したよ
うにサンプリング回路301で減速サンプリングされた
キーコードKCを入力とし、このキーコードKCをフロ
ックコードBCとノートコードNCに分けてそれぞれを
デコードする。The digital-to-analog conversion circuit 303 inputs the key code KC decelerated and sampled by the sampling circuit 301 as described above, divides the key code KC into a flock code BC and a note code NC, and decodes each code.
そして、ブロックコードBCのデコードされた出力によ
って抵抗分圧回路から該ブロックに対応する電圧信号を
取り出し、この取り出した電圧信号をノートコードNC
をデコードした出力によって該ノートに対応してさらに
分圧することにより当該キーコードKCK対応した音高
電圧KVを発生する。Then, a voltage signal corresponding to the block is extracted from the resistor voltage divider circuit by the decoded output of the block code BC, and this extracted voltage signal is transferred to the note code NC.
By further dividing the voltage according to the note using the decoded output, a tone pitch voltage KV corresponding to the key code KCK is generated.
この音高電圧KVは、サンプリング制御回路302から
供給される制御信号によって、サンブリリング回路30
1の各サンプリングされたキーコードKCが割当てられ
たチャンネルと同一のチャンネルに分配される。This sound pitch voltage KV is controlled by the sampling circuit 30 by a control signal supplied from the sampling control circuit 302.
Each sampled key code KC of 1 is distributed to the same channel to which it is assigned.
この場合、各チャンネルへの音高電圧KVの分配動作は
、前述した押鍵状態メモリ204と同期して作動してお
り0選択されるチャンネルも一致している。In this case, the operation of distributing the pitch voltage KV to each channel operates in synchronization with the key depression state memory 204 described above, and the channels selected as 0 also match.
このようにして。キーコードKCに対応するアナログ電
圧に変換された音高電圧KVは各チャンネルに分配され
るわけであるが、キーコードKCを音高電圧KVに変換
する場合に、デジタル−アナログ変換部分における回路
系の微少容量によって、変換された音高電圧KVの立上
り部分に多少のなまり(スミア)が発生する。In this way. The tone pitch voltage KV converted to the analog voltage corresponding to the key code KC is distributed to each channel, but when converting the key code KC to the tone pitch voltage KV, the circuit system in the digital-to-analog conversion part is Due to the minute capacitance of , some distortion (smear) occurs at the rising edge of the converted sound pitch voltage KV.
したがって、キーコードKCK対応して変換された音高
電圧KVを、その最初の部分。Therefore, the key code KCK corresponds to the converted pitch voltage KV, its first part.
つまり立上り開始部分から後段の楽音形成回路に供給す
ると、この音高電圧KVの立上り部分におけるなまり部
分においてキーコードKCと全く異なった楽音が発生さ
れ、この楽音周波数が徐々に上昇して目的とするキーコ
ードKCに対応した周波数の楽音を発生する。In other words, when the tone is supplied from the rising start portion to the subsequent musical tone forming circuit, a musical tone that is completely different from the key code KC is generated in the rounded portion of the rising portion of this tone high voltage KV, and the frequency of this musical tone gradually increases to reach the target. A musical tone having a frequency corresponding to the key code KC is generated.
この場合、上述した音高電圧KVの立上り時におけるな
まりの発生部分は微少な時間であるが、楽器においては
発音開始時の楽音を重要視される。In this case, although the above-mentioned rounding occurs at the rise of the pitch voltage KV for a very short time, in a musical instrument, importance is placed on the musical tone at the start of sound generation.
このために、上述したデジタル・アナログ変換回路30
3は5デジタル・アナログ変換が完全になされた状態に
おいて始めて音高電圧KVを各チャンネルに分配するよ
うに構成されている。For this purpose, the above-mentioned digital-to-analog conversion circuit 30
3 is configured to distribute the tone pitch voltage KV to each channel only after 5 digital-to-analog conversion has been completed.
つまり、サンプリング回路301からキーコードKCが
供給されてから微少時間(サンプリング出力の1/)の
範囲にわたってゲートをかげた後に各チャンネルへの音
高電圧KVの分配を行なっている。That is, after the key code KC is supplied from the sampling circuit 301, the gate is closed for a very short time (1/1 of the sampling output), and then the pitch voltage KV is distributed to each channel.
次に、チャンネル別音高電圧制御部400は。Next, the channel-by-channel sound high voltage control section 400.
各チャンネル別にそれぞれ独立して設けられた音高電圧
制御回路401a〜401hKよって構成されている。It is constituted by pitch voltage control circuits 401a to 401hK provided independently for each channel.
この音高電圧制御回路401a〜401hは、前記デジ
タル・アナログ変換回路303から供給される音高電圧
KVを各チャンネル別に入力し、かつ押鍵状態メモリ2
04から供給されるキーオン信号によってゲート回路を
開くことにより音高電圧KVをコンデンサに記憶し、こ
のコンデンサの端子電圧を後述する楽音形成部500に
送出するように構成されている。The tone pitch voltage control circuits 401a to 401h input the tone pitch voltage KV supplied from the digital-to-analog converter circuit 303 for each channel, and store the key press state memory 2.
The tone pitch voltage KV is stored in a capacitor by opening the gate circuit in response to a key-on signal supplied from 04, and the terminal voltage of this capacitor is sent to a tone forming section 500, which will be described later.
次に、楽音形成部500は各チャンネル別に設けられた
楽音形成回路501a〜501hを有している。Next, the tone forming section 500 has tone forming circuits 501a to 501h provided for each channel.
この楽音形成回路501a〜501hは。図示しない電
圧制御型可変周波数発振器(以下VCOと称する。These musical tone forming circuits 501a to 501h. A voltage controlled variable frequency oscillator (hereinafter referred to as VCO), not shown.
)電圧制御型可変フィルタ(以下V−CFと称する。) Voltage controlled variable filter (hereinafter referred to as V-CF).
)および電圧制御型可変利得増幅器(以下VCAと称す
る。) and a voltage-controlled variable gain amplifier (hereinafter referred to as VCA).
)と、前記各部ξVCO,VCF、VCA)の制御タイ
ミングおよび制御量をプログラムするエンベロープジェ
ネレータ(E’G)とから構成されており、音高電圧制
御回路401a〜401hから音高電圧KVが供給され
ると、VCOが入力音高電圧KVK対応した周波数の発
振を行なう。) and an envelope generator (E'G) that programs the control timing and control amount of each section ξVCO, VCF, VCA), and is supplied with pitch voltage KV from pitch voltage control circuits 401a to 401h. Then, the VCO oscillates at a frequency corresponding to the input pitch voltage KVK.
この発振出力はVCFおよびVCAを介して楽音信号と
して送出され、ミキシング用抵抗を介して他のチャンネ
ルを担当する楽音形成回路から送出される楽音信号と混
合された後に図示しないスピーカに供給されるようにな
っている。This oscillation output is sent out as a musical tone signal via the VCF and VCA, mixed with the musical tone signal sent out from the musical tone forming circuit in charge of other channels via a mixing resistor, and then supplied to a speaker (not shown). It has become.
この場合、VCO,VCFおよびVCAをエンプローブ
ジェネレータEGから発生する制御波形信号で制御する
ことにより、この制御波形信号に従ってVCOでは発振
周波数が微少に変化し、またVCFではその周波数特性
が変化して自然性、音楽性豊かな楽音信号を形成し、更
にVCAでは制御波形に従って楽音エンベロープを制御
される。In this case, by controlling the VCO, VCF, and VCA with a control waveform signal generated from the enprobe generator EG, the oscillation frequency of the VCO changes slightly according to this control waveform signal, and the frequency characteristics of the VCF change. It forms a musical tone signal that is rich in naturalness and musicality, and furthermore, in the VCA, the musical tone envelope is controlled according to the control waveform.
このエンベロープジェネレータEGは、電子楽器の図示
しなL・操作パネルに設けられている調整レバーの制御
下におかれており、その制御開始タイミングは、押鍵状
態メモリ204から供給されろキーオン信号によって行
なわれている。This envelope generator EG is placed under the control of an adjustment lever provided on the L/operation panel (not shown) of the electronic musical instrument, and its control start timing is determined by a key-on signal supplied from the key press state memory 204. It is being done.
タイミング信号発生部600は1図示しない基準発振器
から供給される基準クロック信号(システムクロック)
をカウントして種々の同期信号を作り、この同期信号を
上述した各部に供給して全体としての動作上の同期を得
ている。The timing signal generator 600 receives a reference clock signal (system clock) supplied from a reference oscillator (not shown).
is counted to generate various synchronization signals, and these synchronization signals are supplied to each of the above-mentioned parts to obtain overall operational synchronization.
次に発音チャンネル表示部700は、チャンネ/L/
フロセッサ200を構成する押鍵状態メモリ204の各
出力端にそれぞれ接続されたドライブ回路701a〜7
01hと、この各ドライブ回路701a〜701hの出
力端にそれぞれ接続された発光ダイオード等の表示素子
702a〜702hとによって構成されている。Next, the sound generation channel display section 700 displays the channel /L/
Drive circuits 701a to 701 connected to each output terminal of the key press state memory 204 constituting the processor 200
01h, and display elements 702a to 702h, such as light emitting diodes, connected to the output terminals of each of the drive circuits 701a to 701h, respectively.
このように構成された電子楽器において、ある鍵が押鍵
されて対応するキースイッチ101が閉じると、前述し
たようにキーコーダ100において押鍵に対応したキー
コード信号KCが発生され。In the electronic musical instrument configured as described above, when a certain key is pressed and the corresponding key switch 101 is closed, the key code signal KC corresponding to the pressed key is generated in the key coder 100 as described above.
このキーコード信号KCはチャンネルプロセッサ200
に供給される。This key code signal KC is sent to the channel processor 200.
is supplied to
チャンネルプロセッサ200は、キーオン・オフ検出回
路202において空チャンネルまたはトランケート回路
203との協動によってトランケートの最も進行したチ
ャンネルを選択し、この選択したチャンネルに対応した
コードメモリ201の対応位置にキーコード信号KCを
記憶させる。The channel processor 200 selects an empty channel or the channel in which the truncation has progressed most in cooperation with the truncate circuit 203 in the key-on/off detection circuit 202, and stores a key code signal in the corresponding position of the code memory 201 corresponding to the selected channel. Memorize KC.
一方、キーオン・オフ検出回路202は1選択したチャ
ンネルを押鍵状態メモリ204に記憶させる。On the other hand, the key-on/off detection circuit 202 stores one selected channel in the key-depression state memory 204.
押鍵状態メモリ204は押鍵状態を記憶したチャンネル
に対応する発音チャンネルの音高電圧制御回路401a
〜401hにキーオン信号を供給することにより、当該
チャンネルから押鍵に対応した楽音信号をそれぞれ送出
させる。The key depression state memory 204 is a pitch voltage control circuit 401a of the sound generation channel corresponding to the channel in which the key depression state is stored.
By supplying a key-on signal to channels 401h to 401h, musical tone signals corresponding to key depressions are transmitted from the respective channels.
一方、押鍵状態メモリ204から各チャンネルに並列的
に供給されるキーオン信号は。On the other hand, the key-on signals are supplied in parallel to each channel from the key press state memory 204.
各チャンネル別に設けられたドライブ回路701a〜7
01hK供給され、ここに於いて増幅された後に各表示
素子702a〜702hにそれぞれ供給される。Drive circuits 701a to 7 provided for each channel
01hK is supplied, and after being amplified here, it is supplied to each of the display elements 702a to 702h, respectively.
この結果、チャンネルプロセッサ200があるチャンネ
ルを選択すると、この選択されたチャンネルに対応する
表示素子702a〜702hのみが点灯することになり
、この各表示素子702a〜702hの点灯状態を見る
ことによって選択されている発音チャンネルを知ること
ができ、これによって迅速なメンテナンスが行なえる。As a result, when the channel processor 200 selects a certain channel, only the display elements 702a to 702h corresponding to the selected channel are lit, and the selection is made by looking at the lighting state of each display element 702a to 702h. This allows you to know which pronunciation channels are currently being used, which allows for quick maintenance.
以上説明したように、この考案による電子楽器は、押鍵
信号を順次空いている発音チャンネルに割当て押鍵に対
応した発音を行なわせるチャンネルプロセッサを有する
電子楽器において、チャンネルプロセッサによる割当て
チャンネルを表示する発音チャンネル表示部を設けたの
で、チャンネルプロセッサによるチャンネルの割当て状
態カ明確に表示され、これに伴なってメンテナンスが極
めて容易に行なえる優れた効果を有する。As explained above, the electronic musical instrument according to this invention has a channel processor that sequentially allocates key press signals to vacant sound generation channels and generates sound corresponding to key presses, and displays the channels assigned by the channel processor. Since the sound generation channel display section is provided, the channel allocation status by the channel processor can be clearly displayed, which has the excellent effect of making maintenance extremely easy.
なお、以上の説明ではチャンネルプロセッサ200から
送出されるキーコードKCに基づき楽音信号を形成する
手段としてシンセサイザ方式を使用した場合につき説明
したが、この考案はそれに限定されるものではなく楽音
形成方式として他の方式を採用してもよいことは言うま
でもない。In the above explanation, the synthesizer method is used as a means for forming a musical tone signal based on the key code KC sent from the channel processor 200, but this invention is not limited to this, and can be used as a musical tone forming method. It goes without saying that other methods may be used.
要は、チャンネルプロセッサを有する電子楽器にこの考
案は適用できるものである。In short, this invention can be applied to electronic musical instruments having a channel processor.
図はこの考案による電子楽器の一実施例を示すフロック
図である。
100・・・・・・キーコーダ、200・・・・・・チ
ャンネルプロセッサ、300・・・・・・キーコード音
高電圧変換部、400・・・・・・チャンネル別音高電
圧制御部、500・・・・・・楽音形成部、600・・
・・・・タイミング信号発生部、700・・・・・・発
音チャンネル表示部。The figure is a block diagram showing an embodiment of an electronic musical instrument according to this invention. 100...Key coder, 200...Channel processor, 300...Key code tone high voltage conversion unit, 400...Channel specific tone high voltage control unit, 500 ...Musical tone formation section, 600...
. . . Timing signal generation section, 700 . . . Sound generation channel display section.
Claims (1)
対応した押鍵信号を前記発音チャンネルのうち空いてい
るチャンネルに割当て該押鍵信号に対応した楽音の発音
制御を行なうチャンネルプロセッサとを少なくとも有す
る電子楽器において。 前記チャンネルプロセッサによる割当てチャンネルを表
示するチャンネル表示部を設けたことを特徴とする電子
楽器。[Claims for Utility Model Registration] A plurality of sound generation channels for forming musical tones, and a key press signal corresponding to a key operated on a keyboard is assigned to an empty channel among the sound generation channels, and a musical sound corresponding to the key press signal is generated. An electronic musical instrument comprising at least a channel processor that performs control. An electronic musical instrument comprising a channel display section that displays channels assigned by the channel processor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12909776U JPS5819592Y2 (en) | 1976-09-25 | 1976-09-25 | electronic musical instruments |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12909776U JPS5819592Y2 (en) | 1976-09-25 | 1976-09-25 | electronic musical instruments |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5346828U JPS5346828U (en) | 1978-04-20 |
JPS5819592Y2 true JPS5819592Y2 (en) | 1983-04-22 |
Family
ID=28738314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12909776U Expired JPS5819592Y2 (en) | 1976-09-25 | 1976-09-25 | electronic musical instruments |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5819592Y2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5648685A (en) * | 1979-09-28 | 1981-05-01 | Nippon Musical Instruments Mfg | Electronic musical instrument |
-
1976
- 1976-09-25 JP JP12909776U patent/JPS5819592Y2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5346828U (en) | 1978-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3986423A (en) | Polyphonic music synthesizer | |
US3610805A (en) | Attack and decay system for a digital electronic organ | |
US3929051A (en) | Multiplex harmony generator | |
US3844379A (en) | Electronic musical instrument with key coding in a key address memory | |
US4082027A (en) | Electronics musical instrument | |
US4080862A (en) | Electronic musical instrument having octave slide effect | |
US4114497A (en) | Electronic musical instrument having a coupler effect | |
US4166405A (en) | Electronic musical instrument | |
GB2083669A (en) | Key data entry system | |
US4058043A (en) | Programmable rhythm apparatus | |
JPH0760310B2 (en) | Touch control device | |
US4186637A (en) | Tone generating system for electronic musical instrument | |
JPS5819592Y2 (en) | electronic musical instruments | |
US4220068A (en) | Method and apparatus for rhythmic note pattern generation in electronic organs | |
US4872385A (en) | Automatic rhythm performing apparatus with modifiable correspondence between stored rhythm patterns and produced instrument tones | |
US4481853A (en) | Electronic keyboard musical instrument capable of inputting rhythmic patterns | |
JPH0213318B2 (en) | ||
JPS6048759B2 (en) | electronic musical instruments | |
JPS6340319B2 (en) | ||
US4152966A (en) | Automatic chromatic glissando | |
JPS6114518B2 (en) | ||
US4630517A (en) | Sharing sound-producing channels in an accompaniment-type musical instrument | |
US4186640A (en) | Electronic musical instrument | |
US4240317A (en) | Electronic musical instrument | |
JPS6113239B2 (en) |