JPS58186838A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPS58186838A JPS58186838A JP6893082A JP6893082A JPS58186838A JP S58186838 A JPS58186838 A JP S58186838A JP 6893082 A JP6893082 A JP 6893082A JP 6893082 A JP6893082 A JP 6893082A JP S58186838 A JPS58186838 A JP S58186838A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- voltage
- output
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はたとえばマイクロコンピュータ用の半導体集積
回路に係り、特にその入力回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a semiconductor integrated circuit for, for example, a microcomputer, and particularly to an input circuit thereof.
従来、半導体集積回路の入力回路の閾値電圧は集積回路
毎に固有の値を有している。このため、マイクロコンピ
ュータ用集積回路のように外部入力機器の種類により定
まる入力仕様(たとえば入力ローレベル電圧■LはTT
L仕様では0.8■、キー人力仕様では1.3■である
)に合わせて集積回路の入力回路の閾値な変える必要が
ある場合、従来は集積回路毎にマスクパターンを設計変
更しなくてはならず、生産効率が悪く、製品コストが高
くなりがちであった。Conventionally, the threshold voltage of an input circuit of a semiconductor integrated circuit has a unique value for each integrated circuit. For this reason, input specifications determined by the type of external input device such as an integrated circuit for a microcomputer (for example, input low level voltage ■L is TT
If it is necessary to change the threshold value of the input circuit of an integrated circuit according to the L specification (0.8■ for the key manual specification and 1.3■ for the key manual specification), conventionally the mask pattern design has not been changed for each integrated circuit. However, production efficiency was poor and product costs tended to be high.
本発明は上記の事情に鑑みてなされたもので、使用に際
して入力回路の闇値電圧を所望値に簡単に設定でき、入
力回路の汎用性が大きい半導体集積回路を提供するもの
である。The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a semiconductor integrated circuit in which the dark voltage of the input circuit can be easily set to a desired value during use, and the input circuit has great versatility.
すなわち、本発明の半導体集積回路は、プログラムによ
りデジタル入力が設定される巧う、コンバータ回路の出
力を基準電圧とし、この基準電圧と入力端子からの入力
電圧とをコンパレータ回路によって比較判定し、比較出
力を後段回路の入力信号とするものである。したがって
、入力回路の閾値電圧がプログラムにより簡単に所望値
に設定されるようになり、入力回路の汎用性が大きくな
る。That is, in the semiconductor integrated circuit of the present invention, the output of a converter circuit whose digital input is set by a program is used as a reference voltage, and a comparator circuit compares and determines this reference voltage with an input voltage from an input terminal. The output is used as an input signal for the subsequent circuit. Therefore, the threshold voltage of the input circuit can be easily set to a desired value by a program, and the versatility of the input circuit is increased.
以下、図面を参照して本発明の一実施例を詳細に説明す
る。第1図はたとえばマイクロコンピュータ用の半導体
集積回路の入力回路部分を示すもので、10は入力端子
であって、外部人力ピン(図示せず)に接続されている
。ノ1はコンパレータ回路であって、その比較入力とし
て入力端子10からの入力゛電圧Vinが導かれ、基準
入力として1)//A(デシタル/アナログ)コンバー
タ回路12からの出力電圧が導かれ、比較出力が入力信
号として次段回路(図示せず)へ与えられる。上記”/
Aコンバータ回路12は、集積回路の使用に際してユー
ザの使用プログラムにより設定されるデジタル入力が与
えられるもので、たとえばユーザの使用プログラムを内
蔵したROM(リードオンリーメモリ)からのデータが
データテーブル13を通じて入力する。Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 shows an input circuit portion of a semiconductor integrated circuit for a microcomputer, for example, and 10 is an input terminal, which is connected to an external input pin (not shown). No. 1 is a comparator circuit, to which the input voltage Vin from the input terminal 10 is led as a comparison input, and the output voltage from the A (digital/analog) converter circuit 12 is led as a reference input. The comparison output is given to the next stage circuit (not shown) as an input signal. the above"/
The A converter circuit 12 is provided with a digital input set by the user's program when using the integrated circuit. For example, data from a ROM (read only memory) containing the user's program is input through the data table 13. do.
なお、コンパレータ回路11は、たとえば図示接続のN
チャンネルE/D回路を用いた差動増幅回路よりなるも
ので、エンノ\ンスメント(角型MO8)ランジスタT
8.’r2 のドレインが負荷抵抗用のディプレッショ
ン0型MO8)ランジスタT8+T4を介してVDD電
源に接続され、上記トランジスタT l + ’l 2
のソース同志が共通接続されると共に定電流源用り型M
O8トランジスタT。を共通に介して接地されている。Note that the comparator circuit 11 is connected to N
It consists of a differential amplification circuit using a channel E/D circuit, and has an enhancement (square MO8) transistor T.
8. The drain of 'r2 is connected to the VDD power supply via depletion 0 type MO8) transistors T8+T4 for load resistance, and the drain of the transistors Tl+'l2
The sources of M are connected in common and constant current source type M
O8 transistor T. is grounded through common.
D//Aコンバータ回路12は、たとえば図示のような
梯子型抵抗回路が用いられており、■はインバーターで
ある。The D//A converter circuit 12 uses, for example, a ladder-type resistor circuit as shown in the figure, and symbol (2) is an inverter.
而して、上記構成において、プログラム入力によって巧
す、コンバータ回路12の出力電圧が■1に設定されて
いる場合、入力端子1θの入力端子Vinが■、以下で
はコンパレータ回路11において基準電圧入力側のトラ
ンジスタT。In the above configuration, when the output voltage of the converter circuit 12 is set to ■1 by the program input, the input terminal Vin of the input terminal 1θ is set to ■, and below, in the comparator circuit 11, the reference voltage input side transistor T.
がオンになるので、このトランジスタT2とソース端同
志が共通されている比較電圧入力側のトランジスタT、
はオフであり、比較出力としてはトランジスタT、を介
してほぼVDD電位が現われる。これに対して入力電圧
VinがV、を超えると、比較入力側のトランジスタ]
゛1がオンになるので、比較出力としてはトランジスタ
T、およびT。を介してほぼ接地電位が現われる。この
とき、基準入力側のトランジスタT2はオフになってい
る。すなわち、−上述の動作は集積回路の入力回路の閾
値電圧が■1に設定されていることを意味している。以
下同様に、D/Aコンバータ回路12の出力電圧が■2
+・・・に設定された場合には、−F記入力回路の閾値
電圧が■tz・・・に設定されることになり、この様子
を第2図に示している。is turned on, so the transistor T2 on the comparison voltage input side, whose source end is common to that of this transistor T2,
is off, and approximately the VDD potential appears as a comparative output via the transistor T. On the other hand, when the input voltage Vin exceeds V, the transistor on the comparison input side]
Since "1" is turned on, the comparison outputs are transistors T and T. Approximately ground potential appears through. At this time, the transistor T2 on the reference input side is turned off. That is, the above operation means that the threshold voltage of the input circuit of the integrated circuit is set to 1. Similarly, the output voltage of the D/A converter circuit 12 is
+..., the threshold voltage of the -F input circuit is set to ■tz..., and this situation is shown in FIG.
すなわち、上述したような集積回路によれば、必要な入
力仕様に応じてユーザがプログラムにより”/Aコンバ
ータ回路12の出力値を設定し、その出力値を基準電圧
としてコンパレータ回路11を動作させることにより、
入力回路閾値電圧を所望値に簡単に設定することができ
る。That is, according to the above-described integrated circuit, the user can set the output value of the /A converter circuit 12 by a program according to the required input specifications, and operate the comparator circuit 11 using the output value as a reference voltage. According to
The input circuit threshold voltage can be easily set to a desired value.
なお、前記コンパレータ回路11、DAコンバータ回路
12のは体向構成は上記例に限られるものではなく、た
とえばCM 08回路を用いた構成であってもよいこと
は8つまでもない。また、コンパレータ回路11の比較
出力を基準入力端トランジスタT2のドレインから取り
出して入力電圧と同相成分を得るようにしてもよい。It should be noted that the configurations of the comparator circuit 11 and the DA converter circuit 12 are not limited to the above example, and may be configured using, for example, a CM 08 circuit. Alternatively, the comparison output of the comparator circuit 11 may be extracted from the drain of the reference input terminal transistor T2 to obtain an in-phase component with the input voltage.
上述したように本発明の半導体集積回路によれば、使用
に際してプログラムにより簡単に入力回路閾値電圧を所
望値に設定できるので、設計および製造においてもマー
ジンが持てることになる。また、たとえばマイクロコン
ピュータに適用した場合にユーザが幅広く利用できるよ
うになり、しかも1つのマイクロコンピュータを設計し
ておくだけで入力回路の仕様を満足できるので、閾値電
圧が異なる砂くのマイクロコンピュータを生産する場合
に比べて生産効率がよく製品コストが安くなる。As described above, according to the semiconductor integrated circuit of the present invention, since the input circuit threshold voltage can be easily set to a desired value by a program during use, a margin can be provided in design and manufacturing. In addition, when applied to microcomputers, for example, it can be used by a wide range of users, and the specifications of the input circuit can be satisfied just by designing one microcomputer, so different microcomputers with different threshold voltages can be used. Compared to manufacturing, production efficiency is better and product costs are lower.
第11図は本発明に係る半導体集積回路の一実施例を示
す回路図、第2図は第1図の動作説明のために示す特性
図である。
10・・・入力端子
11・・・コンパレータ回路
12・・巧勺、コンバータ回路
出願友代理人 弁理士 鈴 江 武 彦“ケ
第1図
1
第2図
コ
ー一一トカ協計覧瓜VinFIG. 11 is a circuit diagram showing an embodiment of the semiconductor integrated circuit according to the present invention, and FIG. 2 is a characteristic diagram shown for explaining the operation of FIG. 1. 10... Input terminal 11... Comparator circuit 12... Converter circuit, patent attorney Patent attorney Suzue Takehiko
Claims (2)
問直電圧が決定される入力回路を具備してなることを特
徴とする半導体集積回路。(1) A semiconductor integrated circuit comprising an input circuit whose voltage is determined by a reference voltage set by a program.
前記基準電圧とを比較判定するコンパレータ回路であり
、上記基準電圧はプログラムにより設定されるデジタル
入力をD/A変換するD/Aコンバータ回路の出力電圧
であることを特徴とする特徴請求の範囲第1項記載の半
導体集積回路。(2) The input circuit is a comparator circuit that compares and determines the input voltage from the input terminal and the reference voltage, and the reference voltage is a D/A converter circuit that D/A converts digital input set by a program. 2. The semiconductor integrated circuit according to claim 1, wherein the output voltage is .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6893082A JPS58186838A (en) | 1982-04-24 | 1982-04-24 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6893082A JPS58186838A (en) | 1982-04-24 | 1982-04-24 | Semiconductor integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58186838A true JPS58186838A (en) | 1983-10-31 |
Family
ID=13387864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6893082A Pending JPS58186838A (en) | 1982-04-24 | 1982-04-24 | Semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58186838A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0334361A (en) * | 1989-06-29 | 1991-02-14 | Nec Corp | Semiconductor integrated circuit device |
US6215336B1 (en) | 1998-04-30 | 2001-04-10 | Nec Corporation | Reference type input first stage circuit in a semiconductor integrated circuit |
-
1982
- 1982-04-24 JP JP6893082A patent/JPS58186838A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0334361A (en) * | 1989-06-29 | 1991-02-14 | Nec Corp | Semiconductor integrated circuit device |
US6215336B1 (en) | 1998-04-30 | 2001-04-10 | Nec Corporation | Reference type input first stage circuit in a semiconductor integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3003625B2 (en) | CMLCMOS conversion circuit | |
JPH0220017B2 (en) | ||
US4779059A (en) | Current mirror circuit | |
JPS58186838A (en) | Semiconductor integrated circuit | |
US3717777A (en) | Digital to analog converter including improved reference current source | |
JPH0573292B2 (en) | ||
US6556163B2 (en) | Analog to digital conversion device | |
US6316978B1 (en) | Comparator with process and temperature insensitive hysteresis and threshold potentials | |
US7009547B2 (en) | Current steering folding circuit | |
JPH0243371B2 (en) | ||
JP3052433B2 (en) | Level shift circuit | |
JP2540978B2 (en) | Level conversion circuit | |
JP2830516B2 (en) | Current comparator | |
JP2570480B2 (en) | Level conversion circuit | |
ATE346423T1 (en) | TRANSCONDUCTANCE CIRCUIT WITH CONTROLLABLE TRANSCONDUCTANCE FOR LOW SUPPLY VOLTAGE | |
JPH09270693A (en) | Level conversion circuit | |
JP2882229B2 (en) | Semiconductor integrated circuit | |
JPS58114238A (en) | Total adder | |
SU1480094A1 (en) | Output stage of operational amplifier | |
JPS59228430A (en) | semiconductor circuit | |
JPS63142910A (en) | Signal suppression circuit | |
JPH0368574B2 (en) | ||
JPS6113413B2 (en) | ||
JPS603726A (en) | Reference power source | |
JPH08186738A (en) | Level conversion circuit |