JPS5817748A - 共通使用方式 - Google Patents
共通使用方式Info
- Publication number
- JPS5817748A JPS5817748A JP11592581A JP11592581A JPS5817748A JP S5817748 A JPS5817748 A JP S5817748A JP 11592581 A JP11592581 A JP 11592581A JP 11592581 A JP11592581 A JP 11592581A JP S5817748 A JPS5817748 A JP S5817748A
- Authority
- JP
- Japan
- Prior art keywords
- devices
- signal
- output
- interface
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000007246 mechanism Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 description 4
- 238000003708 edge detection Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、略同−〇機構から成る複数の装置Ｂの各々と
、他機構から成る単一の装置Ａとを１対ｌの対応関係を
保持しつつ切換え接続する装置Ａの共通使用方式に関す
る。
、他機構から成る単一の装置Ａとを１対ｌの対応関係を
保持しつつ切換え接続する装置Ａの共通使用方式に関す
る。
例えば、唯一の送受器（装置Ａ）を複数のチャネル（装
置Ｂ）が共有して使用する無１１１７ステムにおける各
装置間の接続制御方式に関する。
置Ｂ）が共有して使用する無１１１７ステムにおける各
装置間の接続制御方式に関する。
従来の共通使用方式においては、単一の装ｆｆｔｌｔＡ
に制御回路を設け、各々複数の装置Ｂとの接続を切換え
接続するのが一般的である。
に制御回路を設け、各々複数の装置Ｂとの接続を切換え
接続するのが一般的である。
しかし乍ら、かかる共通使用方式では、装ＭＡの制御回
路に障害が発生した場合には、システム全ての機能が中
断し、又その補修も煩雑なものとなる。
路に障害が発生した場合には、システム全ての機能が中
断し、又その補修も煩雑なものとなる。
本発明は、上記従来の共通使用方式における問題点を解
決するもので、複数の装置Ｂの各々に制御回路を設け、
単一の装置Ａとの対応関係を１対１に保持しつつ切換え
接続することを目的としている。
決するもので、複数の装置Ｂの各々に制御回路を設け、
単一の装置Ａとの対応関係を１対１に保持しつつ切換え
接続することを目的としている。
即ち、本発明は、装置Ｂに予め決められた優先順位で夫
々装置Ｂ全ての同期をとシ、各装置Ｂから共有する装置
Ａを使用する丸めの要求信号を夫々時分割で送出可能と
し、装置Ａが不使用中であることを各装置８間相互の監
視によシ確紹した場合、所定の装置Ｂにおいて装置内部
に設けられた接続ズイ、チを閉じると供に該装置Ｂよシ
他の装置Ｂぺ装置人の使用を禁止する信号を送出するこ
とを特徴としている。
々装置Ｂ全ての同期をとシ、各装置Ｂから共有する装置
Ａを使用する丸めの要求信号を夫々時分割で送出可能と
し、装置Ａが不使用中であることを各装置８間相互の監
視によシ確紹した場合、所定の装置Ｂにおいて装置内部
に設けられた接続ズイ、チを閉じると供に該装置Ｂよシ
他の装置Ｂぺ装置人の使用を禁止する信号を送出するこ
とを特徴としている。
具体的には、例えば複数の装置８間に、１本の共通線に
対し各装置からの引出し線を結ぶような接続方法（以下
いもする式と称す）の制御線を設け、この制御線に、各
装置Ｂの有するタイミング制御回路からリセット・パル
スを送出した装置Ｂのタイミングを基準として他の全て
の装置Ｂのタイミング制御回路の同期をとる。次いで、
装置Ａの使用を要求する所定の装置Ｂは、装置Ａの使用
状態をいもする式の状態表示線から他の装置Ｂの状態に
よｐ確認した後、装置Ａが不使用中であれば、装置Ａが
使用中であることを該状態表示線によ）他の装置Ｂに通
知して、装置Ａの使用権を得るようにしている。
対し各装置からの引出し線を結ぶような接続方法（以下
いもする式と称す）の制御線を設け、この制御線に、各
装置Ｂの有するタイミング制御回路からリセット・パル
スを送出した装置Ｂのタイミングを基準として他の全て
の装置Ｂのタイミング制御回路の同期をとる。次いで、
装置Ａの使用を要求する所定の装置Ｂは、装置Ａの使用
状態をいもする式の状態表示線から他の装置Ｂの状態に
よｐ確認した後、装置Ａが不使用中であれば、装置Ａが
使用中であることを該状態表示線によ）他の装置Ｂに通
知して、装置Ａの使用権を得るようにしている。
以下、本発明による共通使用方式の具体的回路構成と、
その動作の一実施例について図面を参照して説明をする
。
その動作の一実施例について図面を参照して説明をする
。
第１図において、１は装置人使用状態表示インターフェ
イスで、装置Ｂ−１〜Ｂ−５をいもづる式に接続してい
る。２はタイミング発生回路リセットパルスインターン
エイスで、１と同様に装置Ｂ置Ｂとのインターフェイス
である。ＳＷＩ〜ＳＷ５は装置Ａと装置Ｂとを接続する
スイッチであり装置Ａの使用権を得た装置Ｂは、１のイ
ンターフェイスによシ他の装置Ｂにそのことを通知する
と同時に装置内のスイッチを閉じる。即ち、ここではＳ
Ｗ・１〜ＳＷ５のうち同時に複数のスイッチが閉じるこ
とがないよう゛に制御する。
イスで、装置Ｂ−１〜Ｂ−５をいもづる式に接続してい
る。２はタイミング発生回路リセットパルスインターン
エイスで、１と同様に装置Ｂ置Ｂとのインターフェイス
である。ＳＷＩ〜ＳＷ５は装置Ａと装置Ｂとを接続する
スイッチであり装置Ａの使用権を得た装置Ｂは、１のイ
ンターフェイスによシ他の装置Ｂにそのことを通知する
と同時に装置内のスイッチを閉じる。即ち、ここではＳ
Ｗ・１〜ＳＷ５のうち同時に複数のスイッチが閉じるこ
とがないよう゛に制御する。
第２図に上記装置Ｂ−３に関するインターフェイス制御
回路を示す。ＩＣｌ３およびＩＣ１４はオーブンコレク
タのラインドライバーである。抵抗Ｒ１およびＲ２はそ
れぞれインターフェイス１と２の高レベル側のレベルを
決定するプルアップ抵抗である。８３−１．８３−２は
装置Ｂを故障若しくはその他の理由により、インターフ
ェイス１、および２から切離すために設けられているス
イッチである。
回路を示す。ＩＣｌ３およびＩＣ１４はオーブンコレク
タのラインドライバーである。抵抗Ｒ１およびＲ２はそ
れぞれインターフェイス１と２の高レベル側のレベルを
決定するプルアップ抵抗である。８３−１．８３−２は
装置Ｂを故障若しくはその他の理由により、インターフ
ェイス１、および２から切離すために設けられているス
イッチである。
本制御回路では装置Ｂのいずれかが装置Ａを使用してい
る場合インターフェイス１のレベル７ｊ）ＩＱに設定さ
れる。このθレベル詩仙の装置Ｂのインターフェイス１
の受信入力信号１４を０にする。
る場合インターフェイス１のレベル７ｊ）ＩＱに設定さ
れる。このθレベル詩仙の装置Ｂのインターフェイス１
の受信入力信号１４を０にする。
したがって装置Ａを使用していない装置Ｂはこの“０“
レベルをＩＣ２で取ｐ込み、記憶する。これによシ出力
信号１５は０になるのでＩＣ６のアンドゲートによシ、
装置人使用要求がたとえ存在しても、出力１６を強制的
に０”レベルにする。
レベルをＩＣ２で取ｐ込み、記憶する。これによシ出力
信号１５は０になるのでＩＣ６のアンドゲートによシ、
装置人使用要求がたとえ存在しても、出力１６を強制的
に０”レベルにする。
これにより、上記第１図で示した１でＯＮとなる８Ｗ３
へ送出される信号がＯとなるため、装置Ａを使用してい
る装置Ｂ以外の装置は装置Ａに接続されない。図の装置
機番指定は手動または、信号２１により自動的に行なわ
れる。
へ送出される信号がＯとなるため、装置Ａを使用してい
る装置Ｂ以外の装置は装置Ａに接続されない。図の装置
機番指定は手動または、信号２１により自動的に行なわ
れる。
インターフェイス２の支配権はインターフェイス１，２
に接続されている装置Ｂのうちで例えば最も若番のもの
が得るように設計可能で、これはカウンターＣ１の最上
位桁の出力とＩＣｌ０．ＩＣ１１’ （フリ、ラフ０ツ
ブ）およびＩＣ７（アンドゲート）で実現されている。
に接続されている装置Ｂのうちで例えば最も若番のもの
が得るように設計可能で、これはカウンターＣ１の最上
位桁の出力とＩＣｌ０．ＩＣ１１’ （フリ、ラフ０ツ
ブ）およびＩＣ７（アンドゲート）で実現されている。
第３図にインターフェイス２の支配権を装置１ｔＢ−１
が得ている場合の装置Ｂ−３に関する定常状態における
タイムチャートを示す。 ゛この夕゛イムチャートは
装置Ｂ−３が装ｍＡの使用権を確立する過程を示してい
る。
が得ている場合の装置Ｂ−３に関する定常状態における
タイムチャートを示す。 ゛この夕゛イムチャートは
装置Ｂ−３が装ｍＡの使用権を確立する過程を示してい
る。
７し、−７゜、２８４例えｉｌ’８□２゜運、。
ツクで全ての装置Ｂが゛独自に内蔵しているものである
。ＩＣ９はインターフェイス２に装置Ｂ−１が送出した
リセットパルスのし″シーバーである。
。ＩＣ９はインターフェイス２に装置Ｂ−１が送出した
リセットパルスのし″シーバーである。
ＩＣ３はフリ、ラフ０ツブでＩＣ９の出力１９を内蔵ク
ロックで同期化して−る。
ロックで同期化して−る。
カウン゛ターＣ１はＩＣ３の出力１ｏでｍ−周期でリセ
ットされる。図ではシステムに収容される装置Ｂが１５
台以下゛の場合を示しているり一致回路２２の出力１１
はカウンタＣ１の出力が装置Ｂは装置８３．がイ□−７
８イ５□。支配、４ていないためにリセットパルス１０
にょシ、そのレベルが１゛になることを禁止されている
。し九がってＩＣＩにより信号１１は抑圧されるため出
力１３のレベルは１０１になる。仁のためＩＣ１４の出
力はオープンになり、インターフェイス２に影響を与え
ない。立上シ検出回路２０は信号１１の立上りを検出し
て、パルスを発生する。このパルス出カフと位相を１８
００反転したパルス６の立上りの工、ジの位相差を利用
してＩＣ２とＩＣＩの７す、ラフ０．プをセットする。
ットされる。図ではシステムに収容される装置Ｂが１５
台以下゛の場合を示しているり一致回路２２の出力１１
はカウンタＣ１の出力が装置Ｂは装置８３．がイ□−７
８イ５□。支配、４ていないためにリセットパルス１０
にょシ、そのレベルが１゛になることを禁止されている
。し九がってＩＣＩにより信号１１は抑圧されるため出
力１３のレベルは１０１になる。仁のためＩＣ１４の出
力はオープンになり、インターフェイス２に影響を与え
ない。立上シ検出回路２０は信号１１の立上りを検出し
て、パルスを発生する。このパルス出カフと位相を１８
００反転したパルス６の立上りの工、ジの位相差を利用
してＩＣ２とＩＣＩの７す、ラフ０．プをセットする。
ここで常にＩＣ２が先に動作してインターフェイスｌの
状態を記憶し、その結果信号１５と装置Ａの存在を示す
信号４および装置Ａの使用要求信号５のアンド条件成立
をもって装置Ａが接続されＩＣＩの出力１７がルベルに
なることによ１）ＩＣ１３の出力は０になる。以上の過
程によシ装置Ｂ−３が装置Ａの使用権を確立する。
状態を記憶し、その結果信号１５と装置Ａの存在を示す
信号４および装置Ａの使用要求信号５のアンド条件成立
をもって装置Ａが接続されＩＣＩの出力１７がルベルに
なることによ１）ＩＣ１３の出力は０になる。以上の過
程によシ装置Ｂ−３が装置Ａの使用権を確立する。
以上の実施例からも明らかとまったよ５＆Ｃ１本発明に
よれば複数の装置Ｂへ比較的簡単な同一構造の制御回路
を設けるととによシ、クステム（又は装置Ａ）が共通使
用制御装置を持つことなしに７ステムを分散制御方式で
動作きせることかできる。
よれば複数の装置Ｂへ比較的簡単な同一構造の制御回路
を設けるととによシ、クステム（又は装置Ａ）が共通使
用制御装置を持つことなしに７ステムを分散制御方式で
動作きせることかできる。
従って、個々の制御装置の障害に際しても、系全体の動
作を中断することなく、当該装置を系から切シ離し補修
することが可能である。
作を中断することなく、当該装置を系から切シ離し補修
することが可能である。
又、本発明においては、簡単に複数の装置の優先順位を
定めることができるため、ンステム構成の自由度が増し
、その設計も容易となる。
定めることができるため、ンステム構成の自由度が増し
、その設計も容易となる。
第１図は本発明を適用した７ステム全体のプロ、り図を
、第２図は、第１図の装置Ｂ−３における接続制御回路
を、第３図は、装置Ｂ−３における接続制御回路の動作
タイムチャートをそれぞれ表わしている。 図中Ａは装置Ａ、Ｂ−１〜Ｂ−５は装［Ｂ、ＳＷ１〜Ｓ
Ｗ５は接続切換スイッチ、１，２．３はイン′−２“−
′・８３１・８３−２は切断厘・チ、ＩＣｌ３．ＩＣ４
，ＩＣ１４，ＩＣｌ０．ＩＣ９，ＩＣ１２はイ：ｙＡ−
／回路、ＩＣＩ、ＩＣ２、ＩＣ３，ＩＣＩＩは７リツプ
フロツプ回路。 ＩＣ５，ＩＣ６，ＩＣ７はアンド回路、Ｒ１，Ｒ２は抵
抗、ＣＩはカウンター回路、２０は立上り検出回路、２
２は一致回路である。
、第２図は、第１図の装置Ｂ−３における接続制御回路
を、第３図は、装置Ｂ−３における接続制御回路の動作
タイムチャートをそれぞれ表わしている。 図中Ａは装置Ａ、Ｂ−１〜Ｂ−５は装［Ｂ、ＳＷ１〜Ｓ
Ｗ５は接続切換スイッチ、１，２．３はイン′−２“−
′・８３１・８３−２は切断厘・チ、ＩＣｌ３．ＩＣ４
，ＩＣ１４，ＩＣｌ０．ＩＣ９，ＩＣ１２はイ：ｙＡ−
／回路、ＩＣＩ、ＩＣ２、ＩＣ３，ＩＣＩＩは７リツプ
フロツプ回路。 ＩＣ５，ＩＣ６，ＩＣ７はアンド回路、Ｒ１，Ｒ２は抵
抗、ＣＩはカウンター回路、２０は立上り検出回路、２
２は一致回路である。
Claims (1)
- 略同−の機構から成る複数の装置Ｂの各々と、他機構か
ら成る単一の装置Ａとを１対１の対応関係を保持しつつ
切換え接続するに際し、装置Ｂに予め決められた優先順
位で夫々装置Ｂ全ての同期をとシ、各装置Ｂから共有す
る装置Ａを使用するための要求信号を夫々時分割で送出
可能とし、装置Ａが不使用中であることを各装置３間相
互の監視によシ確認した場合、所定の装置Ｂにおいて、
装置内部に設けられた接続スイッチを閉じると供に該装
置Ｂよシ他の装置Ｂへ装置Ａの使用を禁止する信号を送
出することを特徴とする共通使用方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11592581A JPS5817748A (ja) | 1981-07-24 | 1981-07-24 | 共通使用方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11592581A JPS5817748A (ja) | 1981-07-24 | 1981-07-24 | 共通使用方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5817748A true JPS5817748A (ja) | 1983-02-02 |
Family
ID=14674583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11592581A Pending JPS5817748A (ja) | 1981-07-24 | 1981-07-24 | 共通使用方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5817748A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53112625A (en) * | 1977-03-14 | 1978-10-02 | Hitachi Ltd | Bus occupation control system |
| JPS562764A (en) * | 1979-06-22 | 1981-01-13 | Panafacom Ltd | Information transfer control system |
-
1981
- 1981-07-24 JP JP11592581A patent/JPS5817748A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53112625A (en) * | 1977-03-14 | 1978-10-02 | Hitachi Ltd | Bus occupation control system |
| JPS562764A (en) * | 1979-06-22 | 1981-01-13 | Panafacom Ltd | Information transfer control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4442502A (en) | Digital information switching system | |
| EP0482957B1 (en) | Method of data communication in an automobile communication network | |
| CA1240399A (en) | Duplex controller synchronization circuit | |
| CA1122296A (en) | Digital data communications device with standard option connection | |
| JPH0727509B2 (ja) | 機器内バスを利用した動作制御方法 | |
| JPS5817748A (ja) | 共通使用方式 | |
| JPS6347036B2 (ja) | ||
| JP2793811B2 (ja) | 遠隔監視制御システム | |
| JPS63981B2 (ja) | ||
| JP2739789B2 (ja) | データ送受信システム | |
| JPH0243846A (ja) | 回線終端装置 | |
| JPS568986A (en) | Circuit reservation system of key telephone set | |
| JP2625105B2 (ja) | タイマ装置 | |
| JP2728500B2 (ja) | 時刻データ同値化方式 | |
| JPS62190953A (ja) | 通信制御装置における回線制御装置の管理回路 | |
| JPS5832363Y2 (ja) | デ−タ交換装置 | |
| JP2623521B2 (ja) | 分散処理形電子交換機 | |
| JPS6113745A (ja) | 電話端末装置 | |
| JPS6273358A (ja) | マイクロコンピユ−タとその周辺装置の制御方法 | |
| JPH0131759B2 (ja) | ||
| JPH0417595B2 (ja) | ||
| JPH02121049A (ja) | 入出力装置 | |
| JPH0477027A (ja) | 並列競合制御回路 | |
| JPH0650502B2 (ja) | 多重化装置系の自動運転切換制御方式 | |
| JPH0342004B2 (ja) |