JPS58172061A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPS58172061A JPS58172061A JP57053807A JP5380782A JPS58172061A JP S58172061 A JPS58172061 A JP S58172061A JP 57053807 A JP57053807 A JP 57053807A JP 5380782 A JP5380782 A JP 5380782A JP S58172061 A JPS58172061 A JP S58172061A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- white
- picture signal
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/403—Discrimination between the two tones in the picture signal of a two-tone original
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/401—Compensating positionally unequal response of the pick-up or reproducing head
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/48—Servo-type converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Input (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、アナログ画像信号をディジタル化する信号処
理装置に関するものである。
理装置に関するものである。
ファクシミリなどに於ける原稿の読み取りにはＣＣＤ
（チャージ・カップルド・デバイス）ラインセンサ、あ
るいは、密着ラインセンサと呼ばれる様な光電変換デバ
イスを用いる。このような光電変換デバイスを用いて、
原稿」二の情報を画像信号に変換する場合、原稿を照射
する光源のむらやラインセンサの各画素間の感度ばらつ
き、あるいは、レンズを用いた場合の周辺光量低下など
の原因により、歪を含んだアナログ画像信号になる。
（チャージ・カップルド・デバイス）ラインセンサ、あ
るいは、密着ラインセンサと呼ばれる様な光電変換デバ
イスを用いる。このような光電変換デバイスを用いて、
原稿」二の情報を画像信号に変換する場合、原稿を照射
する光源のむらやラインセンサの各画素間の感度ばらつ
き、あるいは、レンズを用いた場合の周辺光量低下など
の原因により、歪を含んだアナログ画像信号になる。
第１図は、上記歪を補正して、ディジタル画像信号に変
換する従来の信号処理装置のブロック図である。
換する従来の信号処理装置のブロック図である。
１はピークホールド回路、２はＡ／Ｄ、Ｄ／Ａ変挨回路
、３はメモリ、４は抵抗、５はコンノくレータである。
、３はメモリ、４は抵抗、５はコンノくレータである。
まず、情報のない（全白の）原稿を読み取り、アナログ
画像信号に含まれる歪をメモリ３に記憶する。そのため
、上記全白のアナログ画像信号のピーク値をピークホー
ルド回路１で検出し、このピーク値を最大値としてその
後の全白アナログ画像信号をＡ／Ｄ％Ｄ／Ａ変換回路２
でＡ／Ｄ変換し、メモリ３に記憶する。次に、情報を含
んだアナログ画像信号が人力すると、そのピーク値をピ
ークホールド回路１で再び検出し、このピーク値が最大
値となるように前記全白アナログ画像信号を再生する。
画像信号に含まれる歪をメモリ３に記憶する。そのため
、上記全白のアナログ画像信号のピーク値をピークホー
ルド回路１で検出し、このピーク値を最大値としてその
後の全白アナログ画像信号をＡ／Ｄ％Ｄ／Ａ変換回路２
でＡ／Ｄ変換し、メモリ３に記憶する。次に、情報を含
んだアナログ画像信号が人力すると、そのピーク値をピ
ークホールド回路１で再び検出し、このピーク値が最大
値となるように前記全白アナログ画像信号を再生する。
即ち、メモリ３から読み出されたディジタルの全自画像
信号をＡ／Ｄ１Ｄ／Ａ変換回路３でＤ／Ａ変換してアナ
ログの全自画像信号を得る。そして、情報を含んだアナ
ログ画像信号と同期してメモリ３から読み出したアナロ
グ全自画像信号を抵抗４で分圧した値を基準値として情
報を含んだ前記アナログ画像信号をコンノ（レータ５で
比較し、歪を補正した白黒２値のディジタル画像信号を
得る。
信号をＡ／Ｄ１Ｄ／Ａ変換回路３でＤ／Ａ変換してアナ
ログの全自画像信号を得る。そして、情報を含んだアナ
ログ画像信号と同期してメモリ３から読み出したアナロ
グ全自画像信号を抵抗４で分圧した値を基準値として情
報を含んだ前記アナログ画像信号をコンノ（レータ５で
比較し、歪を補正した白黒２値のディジタル画像信号を
得る。
以上の如き動作をする従来の信号処理装置には次のよう
な欠点がある。
な欠点がある。
ラインセンサの各画素間の急げきな感度ばらつきがあっ
た場合には均一な原稿を読み取ったにもかかわらず、ア
ナログ画像信号は、１画素のみ急に大きくなったり逆に
小さくなったりする。この１画素ごとの変化を補正する
には、Ｎ／Ｄ−Ｄ／Ａ変換回路２を並列型Ａ／Ｄ変換器
のような高速なものにする必要がある。特にＡ／Ｄ変換
動作を行う場合、例えば、１画素１μＳでラインセンサ
を動作すれば（高速ファクシミリでは通常の速度である
）１μｓの期間にＡ／Ｄ変換し、７ビツト程度に分解す
る必要がある。このような並列型ＶＤ変換回路は１２８
個のコンノくレータを含み高価である。ここで用いるＡ
／Ｄ変換方式は、１画素で１段ずつ変化して、アナログ
画像信号に追従するような、いわゆる逐次比較型Ａ／Ｄ
変換方式力；望ましい。
た場合には均一な原稿を読み取ったにもかかわらず、ア
ナログ画像信号は、１画素のみ急に大きくなったり逆に
小さくなったりする。この１画素ごとの変化を補正する
には、Ｎ／Ｄ−Ｄ／Ａ変換回路２を並列型Ａ／Ｄ変換器
のような高速なものにする必要がある。特にＡ／Ｄ変換
動作を行う場合、例えば、１画素１μＳでラインセンサ
を動作すれば（高速ファクシミリでは通常の速度である
）１μｓの期間にＡ／Ｄ変換し、７ビツト程度に分解す
る必要がある。このような並列型ＶＤ変換回路は１２８
個のコンノくレータを含み高価である。ここで用いるＡ
／Ｄ変換方式は、１画素で１段ずつ変化して、アナログ
画像信号に追従するような、いわゆる逐次比較型Ａ／Ｄ
変換方式力；望ましい。
また、１画素ごとの変化を補正するには、メモリ３の容
量も大きなものになる。例えば２０４８画素のラインセ
ンサを７ビツトの精度で補正するには、２０４８ｘ７
ピットのメモリ容量が必要である。
量も大きなものになる。例えば２０４８画素のラインセ
ンサを７ビツトの精度で補正するには、２０４８ｘ７
ピットのメモリ容量が必要である。
本発明の目的は、より少いメモリ容量と簡易なＡ／Ｄ変
僕変成方式いて、アナログ画像信号に現われる１画素ご
との急げきな変化を補正することにある。
僕変成方式いて、アナログ画像信号に現われる１画素ご
との急げきな変化を補正することにある。
本発明は、１画素ごとの急げきな変化は、一定な割合あ
るいは範囲にあることから、変化の割合あるいは範囲を
定め、その間をＡ／Ｄ変換することによって、これを補
正するようにしたものである。
るいは範囲にあることから、変化の割合あるいは範囲を
定め、その間をＡ／Ｄ変換することによって、これを補
正するようにしたものである。
以下、本発明の一実施例について説明する。
第２図は、本発明の詳細な説明するための波形図、第３
図は、本発明の一実施例を説明するためのブロック図で
ある。
図は、本発明の一実施例を説明するためのブロック図で
ある。
１画素あるいは、数画素におよび急げきな変化ｇを含む
全白アナログ画像信号Ｃは、ゆるやかな歪が重畳され、
点線でかこまれた上限ａと下限すの間に発生する。この
点線ａとｂの間にある、全白アナログ画像信号Ｃのあら
ゆる歪を補正する。
全白アナログ画像信号Ｃは、ゆるやかな歪が重畳され、
点線でかこまれた上限ａと下限すの間に発生する。この
点線ａとｂの間にある、全白アナログ画像信号Ｃのあら
ゆる歪を補正する。
第３図の一実施例において、６は上限ａの電圧を発生す
る昇圧回路、７は下限すの゛電圧を発生する分圧回路、
８はＡ／Ｄ変換回路、９ばＤ／Ａ変換回路、３−１及び
３−２は、メモリである。
る昇圧回路、７は下限すの゛電圧を発生する分圧回路、
８はＡ／Ｄ変換回路、９ばＤ／Ａ変換回路、３−１及び
３−２は、メモリである。
メモリ３−１及び３−２への全自画像信号を記憶する動
作について述べる。先ず、全白アナログ画像信号Ｃを入
力してピーク値をピークホールド回路１にて検出する。
作について述べる。先ず、全白アナログ画像信号Ｃを入
力してピーク値をピークホールド回路１にて検出する。
次に再び次ラインの全白アナログ画像信号Ｃを入力して
すでに横用したピーク値を最大値としてその差をＡ／Ｄ
−Ｄ／Ａ変換回路２にてＡ／Ｄ変換する。この時のＡ
／Ｄ変換動作は、例えば逐次比較方式のような旨速動作
の可能な方式がよく、Ａ／Ｄ変換したディジタル信号を
メモリ３−１に記憶する。逐次比較型のＡ／Ｄ・Ｄ／Ａ
変換回路２では、第２図の全白アナログ画像信号Ｃの急
げきな変化ｇに追従できず、Ａ／Ｄ・Ｄ／Ａ変換回路２
の出力には急げきな変化ｇを無視した全日アナログ画像
信号ｄが発生する。この信号を昇圧回路７６、分圧回路
７によって処理して第２図の上限波形ａと下限波形すを
発生する。
すでに横用したピーク値を最大値としてその差をＡ／Ｄ
−Ｄ／Ａ変換回路２にてＡ／Ｄ変換する。この時のＡ
／Ｄ変換動作は、例えば逐次比較方式のような旨速動作
の可能な方式がよく、Ａ／Ｄ変換したディジタル信号を
メモリ３−１に記憶する。逐次比較型のＡ／Ｄ・Ｄ／Ａ
変換回路２では、第２図の全白アナログ画像信号Ｃの急
げきな変化ｇに追従できず、Ａ／Ｄ・Ｄ／Ａ変換回路２
の出力には急げきな変化ｇを無視した全日アナログ画像
信号ｄが発生する。この信号を昇圧回路７６、分圧回路
７によって処理して第２図の上限波形ａと下限波形すを
発生する。
波形ａとｂを最大値及び最小値として、全白アナログ画
像信号ＣをＡ／Ｄ変換回路８にてディジタル信号に変換
する。Ａ／Ｄ変換回路８は、高速なものを必要とするが
上限ａと下限すの範囲がせまいため、ビット構成が小さ
なもので十分な精度を得ることが可能で容易に実施でき
る。この一実施例は第４図にて説明する。
像信号ＣをＡ／Ｄ変換回路８にてディジタル信号に変換
する。Ａ／Ｄ変換回路８は、高速なものを必要とするが
上限ａと下限すの範囲がせまいため、ビット構成が小さ
なもので十分な精度を得ることが可能で容易に実施でき
る。この一実施例は第４図にて説明する。
Ａ／Ｄ変換回路８の出力をメモリ３−２に記憶する。メ
モリ３−１と３−２への記憶動作は同期して付うことか
り能である。
モリ３−１と３−２への記憶動作は同期して付うことか
り能である。
次に情報を含んだアナログ画像信号Ｃ′を入力すると前
ラインまでのアナログ画像信号によって得られたピーク
値をピークホールド回路１によって発生させる。このピ
ーク値を最大値として、メモリ３−１及び３−２から上
記画像信号と周期して読み出した信号をＡ／Ｄ−Ｄ／Ａ
変換回路２及びＤ／Ａ変換回路９にてＤ／Ａ変換し、全
白アナログ画像信号ｅ（−ｃ）をＤ／Ａ変換回路９の出
力に得る。この全白アナログ画像信号ｅをもとに抵抗４
及びコンパレータ５によって歪を補正した、白黒２値デ
ィジタル画像信号出力ｆを得る。
ラインまでのアナログ画像信号によって得られたピーク
値をピークホールド回路１によって発生させる。このピ
ーク値を最大値として、メモリ３−１及び３−２から上
記画像信号と周期して読み出した信号をＡ／Ｄ−Ｄ／Ａ
変換回路２及びＤ／Ａ変換回路９にてＤ／Ａ変換し、全
白アナログ画像信号ｅ（−ｃ）をＤ／Ａ変換回路９の出
力に得る。この全白アナログ画像信号ｅをもとに抵抗４
及びコンパレータ５によって歪を補正した、白黒２値デ
ィジタル画像信号出力ｆを得る。
第４図は、第３図の昇圧回路６、分圧回路７、Ａ／Ｄ変
換回路８、Ｄ／Ａ変換回路９のより詳細な回路ブロック
図の一例で、抵抗４とコンパレータ５は、Ａ／Ｄ変換回
路８内の抵抗４−１とコンパレータ５−１〜５− ｎ、
、によってその機能をはたしている。
換回路８、Ｄ／Ａ変換回路９のより詳細な回路ブロック
図の一例で、抵抗４とコンパレータ５は、Ａ／Ｄ変換回
路８内の抵抗４−１とコンパレータ５−１〜５− ｎ、
、によってその機能をはたしている。
４−１〜４−３は抵抗、５−１〜５−ｎはコンパレータ
、１０はバイナリ・エンコーダ回路、１１はラッチ回路
、１２はスイッチ回路、１３〜１〜１３−４はオペアン
プ、１４−１〜１４−４はＭＯＳスイッチ、ｒ、〜ｒ４
は抵抗である。
、１０はバイナリ・エンコーダ回路、１１はラッチ回路
、１２はスイッチ回路、１３〜１〜１３−４はオペアン
プ、１４−１〜１４−４はＭＯＳスイッチ、ｒ、〜ｒ４
は抵抗である。
Ａ／Ｄ−Ｄ／Ａ変換回＄？５２は逐次比較型でその出力
に急げきな変化には追従できない全白アナログ画像信号
ｄｆ：得る。オペアンプ１３−１とｒ。
に急げきな変化には追従できない全白アナログ画像信号
ｄｆ：得る。オペアンプ１３−１とｒ。
〜ｒ４による昇圧回路６を通して、第２図上限波形ａを
出力する。オペアンプ１３−３と抵抗４−３の分圧回路
７によって、下限波形すを得る。この出力は、メモリ３
−２への書込み動作時にＭＯＳスイッチ１４−２．１４
−３をオンとして、オペアンプ１３−４及び１３−２に
入力する。オペアンプ１３−４と１３−２の出力は波形
ａとｂになり、抵抗４−１にてこの波形ａとｂの間の電
圧に区分する。前記区分した電圧とをアナログ画像信号
Ｃ′とをコンパレータ５−１〜５−ｎによって比較スる
。コンパレータ５−１〜５− ｎの出力はバイナリ・エ
ンコーダ回路′″−ＩＯによってバイナリ信号に変換し
てメモリ３−２に記憶する。
出力する。オペアンプ１３−３と抵抗４−３の分圧回路
７によって、下限波形すを得る。この出力は、メモリ３
−２への書込み動作時にＭＯＳスイッチ１４−２．１４
−３をオンとして、オペアンプ１３−４及び１３−２に
入力する。オペアンプ１３−４と１３−２の出力は波形
ａとｂになり、抵抗４−１にてこの波形ａとｂの間の電
圧に区分する。前記区分した電圧とをアナログ画像信号
Ｃ′とをコンパレータ５−１〜５−ｎによって比較スる
。コンパレータ５−１〜５− ｎの出力はバイナリ・エ
ンコーダ回路′″−ＩＯによってバイナリ信号に変換し
てメモリ３−２に記憶する。
オペアンプ１３−４．１３−２、抵抗４−１、コンパレ
ータ５−１．５−ｎ、バイナリ、エンコーダ回路１０で
、第３図のＡ／Ｄ変換回路８を構成する。ところで、上
限波形ａと下限波形すは全白アナログ画像信号Ｃの急げ
きな変化の範囲にとればよく、十分に狭くすることが可
能である。そのため、その間を区分するための抵抗４−
１とコンパレータ５−１〜５−ｎの数は、それ程多くす
る必要がない。例えば、コンパレータの数は１５個程度
でも十分な精度の歪補正が可能であり、十分実用にたえ
るものである。
ータ５−１．５−ｎ、バイナリ、エンコーダ回路１０で
、第３図のＡ／Ｄ変換回路８を構成する。ところで、上
限波形ａと下限波形すは全白アナログ画像信号Ｃの急げ
きな変化の範囲にとればよく、十分に狭くすることが可
能である。そのため、その間を区分するための抵抗４−
１とコンパレータ５−１〜５−ｎの数は、それ程多くす
る必要がない。例えば、コンパレータの数は１５個程度
でも十分な精度の歪補正が可能であり、十分実用にたえ
るものである。
オペアンプ１３−２〜１３−４Ｕ、ボルティジフオロア
として用いている。
として用いている。
次にメモリ３−２を読み出し動作状態にして、情報を含
んだアナログ画像信号Ｃ′をディジタル化する。メモリ
３−２からのデータはラッチ回路１１を通ってスイッチ
回路１２に入力する。抵抗４−２にあられれるいずれか
の電圧を遇択して、ＭＯＳスイッチ１４＝１に出方する
。こうして得られるスイッチ回路１２の出力は波形Ｃに
ほぼ等しくなる。ＭＯＳスイッチ１４−１及び１４−４
をオンして、抵抗４−１を分圧抵抗として用い、第３図
の抵抗４と同様な機能をもたせる。コンパレータ５−１
〜５− ｎを用いて、アナログ画像信号Ｃ′のディジタ
ル化が可能である。出力は、バイナリ出力として、バイ
ナリ・エンコーダ回路１０から（ｌてもよいが、コンパ
レータ５−ｎ）出力を白黒２値のディジタル画像信号出
力ｆとすれば第３図に対応したものになる。
んだアナログ画像信号Ｃ′をディジタル化する。メモリ
３−２からのデータはラッチ回路１１を通ってスイッチ
回路１２に入力する。抵抗４−２にあられれるいずれか
の電圧を遇択して、ＭＯＳスイッチ１４＝１に出方する
。こうして得られるスイッチ回路１２の出力は波形Ｃに
ほぼ等しくなる。ＭＯＳスイッチ１４−１及び１４−４
をオンして、抵抗４−１を分圧抵抗として用い、第３図
の抵抗４と同様な機能をもたせる。コンパレータ５−１
〜５− ｎを用いて、アナログ画像信号Ｃ′のディジタ
ル化が可能である。出力は、バイナリ出力として、バイ
ナリ・エンコーダ回路１０から（ｌてもよいが、コンパ
レータ５−ｎ）出力を白黒２値のディジタル画像信号出
力ｆとすれば第３図に対応したものになる。
メモリ３−１及び３−２は、ＲＡＭ（ランダム・アクセ
ス・メモリ）、ＲＯＭ（リード・オンリ・メモリ）ある
いは、不揮撥性ＲＡＭなど、いずれのものを用いても本
発明は実施可能である。
ス・メモリ）、ＲＯＭ（リード・オンリ・メモリ）ある
いは、不揮撥性ＲＡＭなど、いずれのものを用いても本
発明は実施可能である。
また、例えばコンパレータ５−１〜５−ｎを１５個にし
た場合、バイナリ・エンコーダ回路１０の出力は４ビツ
トでよ＜、２０４８画素のラインセンサを補正するため
のメモリ３−２は、２０４８Ｘ４ ビットでよい。
た場合、バイナリ・エンコーダ回路１０の出力は４ビツ
トでよ＜、２０４８画素のラインセンサを補正するため
のメモリ３−２は、２０４８Ｘ４ ビットでよい。
なお、メモリ３−１は、２０４８Ｘｌ ビットであれ
ば十分であるから、全部合わせても２０４８Ｘ５ピツト
で十分ということになり、従来のものに比べ、メモリ容
量を減少することができる。そして、Ａ／Ｄ−Ｄ／Ａ変
換回路２は、例えば逐次比較型の簡易なものでよい。
ば十分であるから、全部合わせても２０４８Ｘ５ピツト
で十分ということになり、従来のものに比べ、メモリ容
量を減少することができる。そして、Ａ／Ｄ−Ｄ／Ａ変
換回路２は、例えば逐次比較型の簡易なものでよい。
本発明によれば、波形を記憶するためのメモリ容量を減
少することが可能でかつ、簡易なＡ／Ｄ変換方式を採用
してラインセンサの各画素間の急激な感度のばらつきを
補正できる信号処理装置を実現できる効果がある。
少することが可能でかつ、簡易なＡ／Ｄ変換方式を採用
してラインセンサの各画素間の急激な感度のばらつきを
補正できる信号処理装置を実現できる効果がある。
第１図は従来の装置を説明するためのブロック図、第２
図は本発明の詳細な説明するための画像信号波形図、第
３図は本発明の一実施例によるブロック図、第４図は本
発明による第３図のブロックの詳細な回路ブロック図の
一例である。 １・・・ピークホールド回路、２・・・Ａ／Ｄ −Ｄ／
Ａ変換回路、３．ｇ−１，３−２・・・メモリ、４．４
−１゜４−２．４−３・・・抵抗、５．５−１．・・・
・・・・・・。 ５−ｎ・・・コンパレータ、６・・・昇圧回路、７・・
・分圧回路、８・・・Ａ／Ｄ変換回路、９・・・Ｄ／Ａ
変換回路、１０・・・バイナリ・エンコーダ回路、１１
・・・ラッチ回路、１２・・・スイッチ回路、１３−１
．１３−２゜１３−３．１３−４・・・オペアンプ、１
４−１゜第 ｌ 図 結 ２１２］ ′ｌｌ４ｔＪ ′ｔｉ
図は本発明の詳細な説明するための画像信号波形図、第
３図は本発明の一実施例によるブロック図、第４図は本
発明による第３図のブロックの詳細な回路ブロック図の
一例である。 １・・・ピークホールド回路、２・・・Ａ／Ｄ −Ｄ／
Ａ変換回路、３．ｇ−１，３−２・・・メモリ、４．４
−１゜４−２．４−３・・・抵抗、５．５−１．・・・
・・・・・・。 ５−ｎ・・・コンパレータ、６・・・昇圧回路、７・・
・分圧回路、８・・・Ａ／Ｄ変換回路、９・・・Ｄ／Ａ
変換回路、１０・・・バイナリ・エンコーダ回路、１１
・・・ラッチ回路、１２・・・スイッチ回路、１３−１
．１３−２゜１３−３．１３−４・・・オペアンプ、１
４−１゜第 ｌ 図 結 ２１２］ ′ｌｌ４ｔＪ ′ｔｉ
Claims (1)
- １、歪を含んだアナログ画像信号をディジタル化する信
号処理装置において、全白アナログ画像信号のピーク値
を検出するピークホールド手段、全白ピーク値を最大値
として全白アナログ画像信号をディジタル信号に変換す
る手段、前記ディジタル信号を記憶する手段、ならびに
前記ディジタル信号に変換したと等価な全白アナログ信
号を昇圧する手段、前記全白アナログ信号を分圧する手
段、昇圧された全白アナログ信号と分圧された全白アナ
ログ信号を最大値及び最小値として、全白アナログ画像
信号を再びディジタル化する手段とこのディジタル信号
を記憶する手段、その後入来するアナログ画像信号を入
力した場合、入力ごとにそのピーク値を検出し、このピ
ーク値を最大値として前記記憶手段から読み出した信号
をアナログ信号に変換する手段、このアナログ信号を昇
圧、分圧した電圧を最大値、最小値として、前記側の記
憶手段から読み出した信号をアナログ信号に変換する手
段、このアナログ信号出力と前記情報を含んだアナログ
画像信号とを比較してディジタル画像信号を出力する手
段を有することを特徴とする信号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57053807A JPS58172061A (ja) | 1982-04-02 | 1982-04-02 | 信号処理装置 |
| US06/424,368 US4594733A (en) | 1982-04-02 | 1982-09-27 | Signal processing system and the method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57053807A JPS58172061A (ja) | 1982-04-02 | 1982-04-02 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58172061A true JPS58172061A (ja) | 1983-10-08 |
| JPS6340071B2 JPS6340071B2 (ja) | 1988-08-09 |
Family
ID=12953063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57053807A Granted JPS58172061A (ja) | 1982-04-02 | 1982-04-02 | 信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4594733A (ja) |
| JP (1) | JPS58172061A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4922087A (en) * | 1987-09-10 | 1990-05-01 | Minolta Camera Kabushiki Kaisha | Image reader capable of calculating the real focal length of a projecting lens |
| US5048106A (en) * | 1987-09-09 | 1991-09-10 | Minolta Camera Kabushiki Kaisha | Image reader |
| US5068913A (en) * | 1987-07-08 | 1991-11-26 | Minolta Camera Kabushiki Kaisha | Image reader with platen criterial mark for determining document scan start |
| US5115478A (en) * | 1986-01-10 | 1992-05-19 | Minolta Camera Kabushiki Kaisha | Image reader |
| US5208873A (en) * | 1987-09-10 | 1993-05-04 | Minolta Camera Kabushiki Kaisha | Image reader having an editor for setting a threshold value |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3413651C3 (de) * | 1983-04-12 | 1997-11-20 | Canon Kk | Bildsignalverarbeitungsgerät |
| US4972501A (en) * | 1984-03-01 | 1990-11-20 | Canon Kabushiki Kaisha | Image processing apparatus |
| US4870501A (en) * | 1986-04-24 | 1989-09-26 | Canon Kabushiki Kaisha | Image readout apparatus |
| EP0281795A1 (de) * | 1987-02-25 | 1988-09-14 | BBC Brown Boveri AG | Verfahren zum Abtasten eines zeitlich veränderlichen elektrischen Signals sowie Vorrichtung zur Durchführung und Anwendung des Verfahrens |
| US4982294A (en) * | 1987-07-24 | 1991-01-01 | Eastman Kodak Company | Apparatus for enhancing and thresholding scanned microfilm images and methods for use therein |
| JPH05268090A (ja) * | 1992-03-17 | 1993-10-15 | Mitsubishi Electric Corp | 抵抗ラダー及びデコード方式 |
| JP3255554B2 (ja) * | 1995-03-02 | 2002-02-12 | キヤノン株式会社 | 画像処理装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3267293A (en) * | 1963-04-25 | 1966-08-16 | Sperry Rand Corp | Character recognition circuit |
| US3599148A (en) * | 1969-04-22 | 1971-08-10 | Burroughs Corp | Quantizing circuit correction for character recognition systems |
| JPS56157577A (en) * | 1980-05-09 | 1981-12-04 | Hitachi Ltd | Signal procession device |
| US4420742A (en) * | 1980-05-09 | 1983-12-13 | Hitachi, Ltd. | Scan signal processing system |
-
1982
- 1982-04-02 JP JP57053807A patent/JPS58172061A/ja active Granted
- 1982-09-27 US US06/424,368 patent/US4594733A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5115478A (en) * | 1986-01-10 | 1992-05-19 | Minolta Camera Kabushiki Kaisha | Image reader |
| US5068913A (en) * | 1987-07-08 | 1991-11-26 | Minolta Camera Kabushiki Kaisha | Image reader with platen criterial mark for determining document scan start |
| US5048106A (en) * | 1987-09-09 | 1991-09-10 | Minolta Camera Kabushiki Kaisha | Image reader |
| US4922087A (en) * | 1987-09-10 | 1990-05-01 | Minolta Camera Kabushiki Kaisha | Image reader capable of calculating the real focal length of a projecting lens |
| US5208873A (en) * | 1987-09-10 | 1993-05-04 | Minolta Camera Kabushiki Kaisha | Image reader having an editor for setting a threshold value |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6340071B2 (ja) | 1988-08-09 |
| US4594733A (en) | 1986-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4602291A (en) | Pixel non-uniformity correction system | |
| US4578711A (en) | Video data signal digitization and correction system | |
| JPS58172061A (ja) | 信号処理装置 | |
| JPS6339142B2 (ja) | ||
| JPH0369271A (ja) | 画像読取り装置 | |
| US4571573A (en) | Apparatus for converting an analog signal to a binary signal | |
| JP3091084B2 (ja) | 信号処理回路 | |
| US4812667A (en) | Past record correcting/reading apparatus | |
| JP3113476B2 (ja) | ピーク値検出保持回路 | |
| JP2915448B2 (ja) | イメージセンサの２値化出力方法 | |
| JPH0345081A (ja) | ドリフト補正回路 | |
| JPS6339141B2 (ja) | ||
| JP2506643B2 (ja) | 前歴補正読取装置 | |
| JPH06303426A (ja) | 撮像情報補正方法および撮像装置 | |
| JP2512221B2 (ja) | シェ―ディング歪補正装置 | |
| JPS6161559A (ja) | 情報読取装置 | |
| JPS633502B2 (ja) | ||
| JPS63287161A (ja) | 画像読取装置 | |
| JPH0522596A (ja) | 画像読取のアナログ画信号処理方法 | |
| JPH0379166A (ja) | シェーディング補正回路 | |
| JP2673995B2 (ja) | 画像信号処理装置 | |
| JPH04301968A (ja) | 画像信号処理装置 | |
| JPS62163470A (ja) | 画像処理装置 | |
| JPH0654947B2 (ja) | 信号処理装置 | |
| JPH04291575A (ja) | イメージスキャナ |