JPS58165164A - Managing system of information source - Google Patents
Managing system of information sourceInfo
- Publication number
- JPS58165164A JPS58165164A JP4630082A JP4630082A JPS58165164A JP S58165164 A JPS58165164 A JP S58165164A JP 4630082 A JP4630082 A JP 4630082A JP 4630082 A JP4630082 A JP 4630082A JP S58165164 A JPS58165164 A JP S58165164A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- resource
- flag
- interfaces
- information source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
数個の情報源との間における情報データの入出力を管理
する情報源管理方式に関し、特に、各CPUが各情報源
をそれぞれ直接に共通に使用し得るようkしたものであ
る。[Detailed Description of the Invention] Regarding an information source management method for managing the input/output of information data between several information sources, the present invention particularly relates to an information source management method that allows each CPU to directly and commonly use each information source. It is something.
一般に、仕事の量や処理達ms、種々の機能の向上等を
図る観点から構一されるいわゆるマルチCPU系におい
て、複数個のCPUが、例えばプリンタ、ディスク等の
複数個のリソースすなわち情報源を共有して使用する場
合に、複数個のOPUから同時に同一のリソースに対し
てアクセスすることにより、そのリソース内の情報デー
タが破壊され良や、別個の情報データが混合してしまい
、所望のデータ処理を行ない得なくなるおそれがある。In general, in so-called multi-CPU systems, which are designed to improve the amount of work, processing speed, and various functions, multiple CPUs control multiple resources, such as information sources, such as printers and disks. In the case of shared use, if multiple OPUs access the same resource at the same time, the information data in that resource may be destroyed, or separate information data may be mixed, resulting in the desired data not being accessed. There is a risk that the process will not be possible.
このように1複数個のOPtJが同一リソースを共有し
て使用する場合に、、・・従来は、上述のような事態の
発生を避ける丸めの手段として、いずれか単一のリソー
スをアクセスし得るCPUをいずれかの単一のCPUに
限定して、他のCPUは間接的にそのリソースをアクセ
スし得るに留まるようにし、リソース−に稼動中である
ことを表示するブラダを設けて複数個のOPUが同時に
同一リソースをアクセスすることを防止していた。した
がって、従来は、かかるマルチCPU系の運用の態様が
極めて煩雑で、自由度が限られて低く、複数個のCPU
と複数個のリソースとの相互間における情報データの入
出力の効率が低く、IFWkIlのCPUが各リソース
の取り合いをして、マルチCPU系全体のいわゆるデッ
ドロックと称する機能停止状態に陥る危険性があるとい
う欠点があつ九。In this way, when multiple OPtJs share and use the same resource... Conventionally, as a means of rounding to avoid the above situation, it is possible to access any single resource. By limiting the CPU to any single CPU, other CPUs can only indirectly access the resource, and by providing a bladder for the resource to indicate that it is active. This prevents OPUs from accessing the same resource at the same time. Therefore, in the past, the mode of operation of such a multi-CPU system was extremely complicated, the degree of freedom was limited and low, and multiple CPUs
The efficiency of input/output of information data between the IFWkIl and multiple resources is low, and there is a risk that the IFWkIl CPUs will compete for each resource and the entire multi-CPU system will end up in a so-called deadlock state. There are nine drawbacks.
本発明の目的は、上述し九従来の欠点を除去し、リソー
ス管理用のOPUを別個に設けることによって各OPU
が直接に各リソースを共有して自由に効率よく使用し得
るリソースすなわち情報源管理方式を提供することにあ
る。It is an object of the present invention to eliminate the above-mentioned nine conventional drawbacks and to provide separate OPUs for resource management so that each OPU
The object of the present invention is to provide a resource management system that allows users to directly share each resource and use it freely and efficiently.
以下に図面を参照して本発明の詳細な説明する。The present invention will be described in detail below with reference to the drawings.
本発明方式によるマルチCPU系の情報源管理装置の構
成例を第1v!J(2)、@に示し、その管理動作の態
様を表わすタイムチャートを第2図に示す。A configuration example of a multi-CPU type information source management device according to the method of the present invention is shown in Part 1v! J(2), @, and a time chart showing the aspect of its management operation is shown in FIG.
図示の構成において、CPU/ N0PUnはYルチG
PU系を構成する各個別のOPUすなわち演算処理装置
であ)、リソース管理用cpu R−cpttは各CP
UCPU/ −0PUnが共通に使用するリソース7〜
mR8−/−R3−yrrの使用状□況を管理する専用
のcpuである。各CPU CPU/〜、nとリソース
管理用課
CPU R−CPUとの関に#iブンター7エースI/
F/〜I/Fnをそれぞれ介在させる。各インターフェ
ースI/F / 〜I/F nには、第1V!JCB)
K示すように、各CPU CPU/ N0PUnからリ
ソース管理用CPU R−CPU K向けて送出される
アロケート7ラグおよびレリーズフラグの信号、リソー
ス管理用CPUR−apuから各OPU/ 〜n CP
U/ N0PUnに向けて送出されるイネーブルフラグ
およびデッドロックブッダ、並びに、各OPU/ 〜n
CPU/ N0PUnが数値を設定する対象のリソー
ス番号レジスタを設けておく。In the configuration shown, CPU/N0PUn is
Each individual OPU, that is, an arithmetic processing unit that constitutes the PU system), and the resource management CPU R-cptt is
Resources 7~ commonly used by UCPU/-0PUn
This is a dedicated CPU that manages the usage status of mR8-/-R3-yrr. The connection between each CPU CPU/~, n and the resource management section CPU R-CPU is
F/ to I/Fn are interposed respectively. Each interface I/F/~I/F n has the first V! JCB)
As shown in K, the allocate 7 lag and release flag signals are sent from each CPU CPU/N0PUn to the resource management CPU R-CPU K, and each OPU/~n CP is sent from the resource management CPU-apu to the resource management CPU R-CPU K.
Enable flag and deadlock Buddha sent to U/N0PUn and each OPU/~n
A resource number register is provided for which the CPU/N0PUn sets a numerical value.
かかる構成の各個別のインターフェースI/F /〜I
/Fnおよびリソース管理用0PUR−CPUによって
各cPU 0PU−/ NCPU−nと各りV −X
/ 〜mR8−/−R8−mとの相互間の連結およびそ
の解除が行なわれる。すなわち、本発明情報源管理方式
においては、各CPU CPU/ N0PUn Olh
ずれか−ッ1F)CPUがリソース/ 〜HR8−/
−R8−mのいずれかとの間にて情報データの入出力を
希望する場合には、つぎのようKして情報源管理が行な
われる。Each individual interface I/F /~I of such configuration
/Fn and resource management 0PUR-CPU for each cPU 0PU-/NCPU-n and each V-X
/~mR8-/-R8-m and the mutual linkage and release thereof are performed. That is, in the information source management method of the present invention, each CPU
1F) CPU is a resource / ~HR8-/
-R8-m, when inputting/outputting information data is desired, information source management is performed as follows.
、1゛。, 1゛.
l)各CPU @においては、使用を希望するリソース
の番号をリソース管理用0PUR−CPUがイネーブル
フラグを設定するまで待機する。第2図に示す期間1が
かかる待機期間を示す。l) Each CPU @ waits until the resource management 0PUR-CPU sets an enable flag for the number of the resource it wishes to use. Period 1 shown in FIG. 2 indicates this waiting period.
l) リソース管理用0PUR−CPUは、各CPU
ツインター7エースのアロケートフラグを例えば各イン
ターフェースのスキャニングスイッチtnわち走査用切
換えスイッチを介するなどしてチ、ニックしてお9、も
しアロケートフラグがセットされていたときには、その
インターフェースのリソース番号レジスタの内容を読出
して、所望のリソースを判別し、相互間の情報データ授
受の接続を行なう。また、いずれかのCPUが指定した
リソースが排他的に使用されるリソースであった場合に
、そのリソースがそのとき他のCPUによって使用され
ていれば、そのリソースが使用されなくなり、待機状1
1になるまで、イネーブル7ラダのセットを保留し、複
数のCPUからの指定があつ九場合には指定の順番に従
って順次にそのリソースとの連結を行なっていく。また
、そのときに指定のリソースが使用されていなかった場
合には、直ちにイネーブルフラグをセットする。さらに
1指定したリソースが排他的に使用するリソースではな
かった場合にも、CPUからの指定に応じて直ちにイネ
ーブル7ラダをセットする。l) 0PUR-CPU for resource management is
Check and nick the allocate flag of the twinter 7 ace, for example, via the scanning switch tn of each interface, that is, the scanning changeover switch.9 If the allocate flag is set, the resource number register of that interface is The contents are read, the desired resource is determined, and a connection is established for mutual exchange of information data. In addition, if a resource specified by one of the CPUs is a resource that is used exclusively, and that resource is being used by another CPU at that time, the resource will no longer be used and a standby state will occur.
The setting of the enable 7 ladder is suspended until it becomes 1, and if there are specifications from multiple CPUs, connections with the resources are sequentially performed in accordance with the order of the specifications. Furthermore, if the specified resource is not being used at that time, the enable flag is immediately set. Furthermore, even if the resource designated by 1 is not a resource to be exclusively used, enable 7 ladder is immediately set in response to the designation from the CPU.
−) 各0PIJ @ においては、イネーブルフラグ
がセットされたことを確認して、指定したリソースとの
間にて情報データの入出力を開始し、その際にはリソー
ス管理用0PUR−QPUは介入しない。-) Each 0PIJ @ confirms that the enable flag is set and starts inputting and outputting information data to and from the specified resource, and the resource management 0PUR-QPU does not intervene at this time. .
また、その情報データの入出力が終了すると、リソース
番号レジスタにそのリソースの番号ヲセットシえうえで
、レリーズフラグをセットしてそのリソースとの連結を
解除することができる。第2図示のタイムチャートの最
下欄に示す期間nがこの期間に該当する。なお、そのと
きK cptyが複数のリソースを並列に使用する場合
におめても、上述した過程(1)および(−)に従って
それら複数のリソースとの連結をそれぞれ達成すること
ができる。When the input/output of the information data is completed, the number of the resource is set in the resource number register, and the release flag is set to release the connection with the resource. The period n shown in the bottom column of the time chart shown in the second figure corresponds to this period. Note that even in the case where K cpty uses a plurality of resources in parallel, connection with the plurality of resources can be achieved according to the above-mentioned processes (1) and (-), respectively.
lv) リソース管理用0PUR−CPUは、各CP
Uのレリーズフラグをアロケートフラグと同様の態様に
よってチェックしており、もしセットされていた場合に
はそのインターフェースのリソース番号レジスタの内容
管参照して、そのCPUと指定されたリソースとの連結
の解除を行なう。lv) 0PUR-CPU for resource management is
The release flag of U is checked in the same manner as the allocate flag, and if it is set, the content of the resource number register of that interface is referenced and the connection between that CPU and the specified resource is released. Do the following.
V)例えば、リソ−X t 、 2R8−/ 、 R8
−Jを排他的に使用されるリソースとし、CPU/ C
PU−/がリソース/ R8−/を使用し、かつ、(
iPUコCPU−コがリソースコ R8−2を使用して
いてそのリソース/ R8−/についてアロケート7
ラグを七ツシしている状態においては、CPU/ 0P
U−/かリソースコ R8−J Kついてアロケート7
ラグをセットしたときKは、CPU/ CPU−tとC
PUコCPU−2とは、相互に他方の使用中のリソース
の連結解除を待ち合う状態となり、かかる待機状態が継
続するデッドロック状態に陥ることにtkり、マルチC
PU系全体の機能停止に到る危険性が生ずる。かかる状
態の発生を闘避する九めに1リソース管理用CPUR−
OPUにおいては、かかる状lllが発生すると、それ
ら該当するCPU/ 、コのインターフェースのデッド
ロックフラグをそれぞれセットし、そのフラグ信号を受
取つ九各CPU / 、コは、直ちKそのと□
きO情報処理過、程を中止して□、連結しているリソー
スすべての連結を解除する。第2図示のタイムチャー)
Kおける最下欄の期間Bは、かかるデッドロックフラグ
のセット状態にある期間を示している。V) For example, Lyso-Xt, 2R8-/, R8
- Let J be an exclusively used resource and CPU/C
PU-/ uses resource /R8-/, and (
The iPU CPU is using the resource R8-2 and allocates 7 for that resource /R8-/.
When the lag is turned on, the CPU/0P
U-/Ka Resource Co. R8-J Allocate 7 with K
When setting the lag, K is CPU/CPU-t and C
The PU and CPU-2 are mutually waiting for the other to disconnect the resources being used, and this waiting state continues to cause a deadlock state.
There is a risk that the entire PU system will stop functioning. To avoid the occurrence of such a situation, the ninth step is to use the CPU for resource management.
In the OPU, when such a situation occurs, the deadlock flags of the interfaces of the corresponding CPUs are set, and each CPU receives the flag signal and then immediately O Stop the information processing process, and □ cancel the connections of all connected resources. (Time chart shown in second diagram)
Period B in the bottom column of K indicates the period in which the deadlock flag is set.
以上の説明から明らかなように1本発明によれば、マル
チ0PtJ系におけるリンース管理の自由度を高くして
、各OPU &各すソースとの相互間における情報デー
タの入出力の効率を高め、しかも、リソースの取り合い
によってマルチCPU系全体の機能停止状態すなわちデ
ッドロック状態に陥る危険性のない安定なマルチCPU
系を構成することができる。As is clear from the above description, according to the present invention, the degree of freedom in rinse management in a multi-0PtJ system is increased, the efficiency of inputting and outputting information data between each OPU and each source is increased, Moreover, it is a stable multi-CPU system with no risk of the entire multi-CPU system stopping or deadlocking due to resource contention.
system can be constructed.
第1図(4)は本発明方式によるマルチCPU系の情報
源管理装置の構成例を示すブロックaI!!l、第1図
(8)はそのI/Fの構成例を示す縮図、第2図は同じ
くその動作の態様を示すタイムチャートである。
CPU−/NCPU−n−H−演算処理装置(CPU)
、1/F /〜I/y J・++ Illインターフェ
ース、′、。
R−0PtJ・・・リソー^管理用CPU 。
RS −/ −RS −m−・・情報源(リソース)。FIG. 1 (4) is a block aI! showing a configuration example of a multi-CPU type information source management device according to the present invention. ! FIG. 1 (8) is a miniature diagram showing an example of the configuration of the I/F, and FIG. 2 is a time chart showing the mode of operation. CPU-/NCPU-n-H- Arithmetic processing unit (CPU)
,1/F/~I/y J.++ Ill interface,',. R-0PtJ...CPU for resource management. RS-/-RS-m-... Information source (resource).
Claims (1)
データの入出力を管理する情報源管理方式において、前
記情報源の使用の可否を決定するCPUを介在させるこ
とにより、前記複数個のCpUと前記複数個の情報源を
それぞれ連結して情報データの入出力を行ない得る□よ
うにした仁とを特徴とする情報源管理方式。In an information source management method that manages the input/output of information data between iii+i CPUs and a plurality of information sources, by intervening a CPU that determines whether or not the information sources can be used, An information source management system characterized by a CPU and a unit capable of inputting and outputting information data by connecting each of the plurality of information sources.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4630082A JPS58165164A (en) | 1982-03-25 | 1982-03-25 | Managing system of information source |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4630082A JPS58165164A (en) | 1982-03-25 | 1982-03-25 | Managing system of information source |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58165164A true JPS58165164A (en) | 1983-09-30 |
Family
ID=12743350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4630082A Pending JPS58165164A (en) | 1982-03-25 | 1982-03-25 | Managing system of information source |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58165164A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63255758A (en) * | 1987-04-14 | 1988-10-24 | Toshiba Corp | Computer system of plural processors |
GB2414839A (en) * | 2001-09-28 | 2005-12-07 | Intel Corp | Method and apparatus for controlling access by competing threads to a shared resource using a lock register. |
US7159220B2 (en) | 2001-09-28 | 2007-01-02 | Intel Corporation | Flexible acceleration of java thread synchronization on multiprocessor computers |
-
1982
- 1982-03-25 JP JP4630082A patent/JPS58165164A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63255758A (en) * | 1987-04-14 | 1988-10-24 | Toshiba Corp | Computer system of plural processors |
GB2414839A (en) * | 2001-09-28 | 2005-12-07 | Intel Corp | Method and apparatus for controlling access by competing threads to a shared resource using a lock register. |
GB2414839B (en) * | 2001-09-28 | 2006-04-12 | Intel Corp | Controlling access by competing threads from a plurality of processors to a shared resource |
US7159220B2 (en) | 2001-09-28 | 2007-01-02 | Intel Corporation | Flexible acceleration of java thread synchronization on multiprocessor computers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2757961B2 (en) | Apparatus and method for a data processing system in which a plurality of central processing units have an equal relationship | |
DE69108434T2 (en) | Multi-group signal processor. | |
DE69429279T2 (en) | MULTIPROCESSOR PROGRAMMABLE INTERRUPT CONTROL SYSTEM WITH PROCESSOR-INTEGRATED INTERRUPT CONTROLLERS | |
JP2661733B2 (en) | Data processing system | |
US7080377B2 (en) | Method for effective utilizing of shared resources in computerized system | |
JPS5837585B2 (en) | Keisan Kisouchi | |
DE3888353T2 (en) | INTERRUPT NODE FOR PROVIDING INTERRUPTION REQUIREMENTS ON A PENDING BUS. | |
JPH056223B2 (en) | ||
US4363096A (en) | Arbitration controller providing for access of a common resource by a duplex plurality of central processing units | |
JPS58165164A (en) | Managing system of information source | |
Jensen | A distributed function computer for real-time control | |
JPH03265945A (en) | Data sharing system for operating systems of different types | |
JPS59167770A (en) | Managing system of information source | |
JP2827301B2 (en) | Hierarchical bus controller for data processing system | |
DE69230703T2 (en) | Computer bus control system | |
JPS6022264A (en) | Data processor | |
JPS6327936A (en) | File management method | |
JPH0254362A (en) | Parallel process computer | |
JPH0215152Y2 (en) | ||
JPS58151661A (en) | Memory device | |
JPH03176754A (en) | Multiprocessor system | |
JP2576934B2 (en) | Memory-mapped interrupt method | |
JP3039918B2 (en) | Processor system | |
JPS62272352A (en) | Memory control circuit | |
JPS59135554A (en) | Communication method between computer systems |