JPS5816155B2 - 電子アラ−ム時計の鳴止め装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、時刻修正を行うための外部操作部材、特に押
ボタン・スイッチを備えた電子アラーム時計の鳴止め装
置に関する。

一般に電子アラーム時計は、時計装置の時刻内容と記憶
装置に予め設定された記憶内容との一致を検出しブザー
等の鳴り装置から音響を発することによって使用者の聴
覚に報知するものであって、前記鳴り装置の音響を停止
するための鳴止め装置としては、従来、次の様なものが
あげられる。

（イ）鳴り装置の動作を制御するタイマー回路を備え、
前記鳴り装置が音響を発する動作から音響を停止する動
作終了までの時間巾を前記タイマー回路によって設定し
、前記時間巾をこえたとき鳴り装置の動作を停止してな
る鳴止め装置。

（ロ）鳴り装置の電源供給を制御する外部操作部材に連
動してなるスイッチを備え、前記スイッチの開操作によ
り鳴り装置の動作を停止してなる鳴止め装置。

（ハ）鳴り装置の電源供給を制御する輪列系と協動して
なる目安スイッチを備え、前記輪列系の回転移動に伴な
う前記目安スイッチの開動作により前記鳴り装置の動作
を停止してなる鳴止め装置。

ここで、前述（イ）及び（ハ）による鳴止め装置にあっ
ては、鳴り装置が音響を発する動作から音響が停止する
動作終了まで定められた時間巾だけ音響を発し続けるこ
ととなり、例えば、会議中或いは講演中等の他人に迷惑
をかけてはならない場所で電子アラーム時計が突如音響
を発したとき、星座に音響を停止するいわゆる鳴止めを
行うことができない欠点を有し、他人に迷惑をかけるこ
ととなる１又、前述（ロ）による鳴止め装置にあっては
、使用者は電子アラーム時計からの音響を確認したなら
ば、外部操作部材に連動するスイッチを開操作して鳴り
装置の動作の停止すなわち鳴止めをすることが行なわれ
ていた。

この場合でも、会議中或いは講演中等の他人に迷惑をか
けてはならない場所で電子アラーム時計が突如音響を発
したとき、やはり星座に前記外部操作部材の操作により
鳴止めを行なうことが望まれていた。

このような要望をみたす鳴止め装置として押ボタン式外
部操作部材のもつワンタッチ動作の優れた操作性に着目
することができる。

しかし、従来の時刻修正を行なうための押ボタン式外部
操作部材を備えた電子アラーム時計に鳴止め装置として
専用の押ボタン式外部操作部材を時計ケースに配置した
ものでは次の様な欠点がある。

すなわち、電子アラーム時計から音響を発し鳴止め用の
外部操作部材を操作するときは、使用者は時刻修正用の
外部操作部材と鳴止め用の外部操作部材との位置を視覚
的に確認して鳴止め用の外部操作部材を押すという操作
を行なわねばならずある程度の時間を必要とすることに
なり星座に音響を確認してから押すという操作が行なえ
ない。

もし、ここで使用者が視覚的確認を充分性なわす星座に
押すという操作を行なえば時刻修正用の外部操作部材を
誤って押してしまうという誤操作の原因となることは明
白である。

又、電子アラーム時計に鳴止め専用の外部操作部材を設
けることはコスト的に高くなることはもちろんのこと、
特に腕時計の場合にあってはスペース的に厳しい制約を
うけ、各外部操作部材の配置が狭くなり操作性も著しく
悪くなる欠点がある。

本発明の目的は、上記欠点に鑑み、鳴止めのための外部
操作部材を専用に設けることなく、時刻修正の押ボタン
式外部操作部材を併用することによって操作性に優れた
電子アラーム時計の鳴止め装置を提供することにある。

以下、本発明の具体例を図面に基づき説明する。

第１図は本発明の電子アラーム腕時計を示す平面図であ
る。

第１図に於いて、１は電子アラーム腕時計の全体を示し
、この電子アラーム腕時計１には液晶表示装置で構成さ
れる表示部２と、時間修正用の外部操作部材Ａと、分修
正用の外部操作部材Ｂと、アラーム動作表示と時計動作
表示とを切替える選択用の外部操作部材Ｃとが配置され
ている。

この各外部操作部材Ａ、Ｂ、Ｃはいずれも自己復帰機構
の押ボタンであって第２図で後記する押ボタン・スイッ
チＡ ｉ、 Ｂ−１、Ｃ−１と連動している。

さらに、前記表示部２は、時間表示部２ａと、分表示部
２ｂと、外部操作部材Ｃの操作により選択表示される図
中（ＡＬＭ）マークで示されるアラーム動作表示部２ｃ
と、１秒点滅を行うコロン表示部２ｄとより構成されて
いる。

第２図は、本発明になる電子アラーム腕時計１の回路図
である。

第２図に於いて、３は周波数標準として比較的周波数の
高い水晶振動子を含む発振回路であり、本実施例では発
振回路３の発振周波数は３２７６８Ｈｚである。

４は分周回路であり、発振回路３からの３２７６８Ｈｚ
の発振信号をＩＨｚの分周信号φＩまで周波数を低減す
る（ＦＦＩ）〜（ＦＦｔｓ）までの１５段の分局器が縦
続的に接続構成されている。

５は分周回路４からの分周信号φ１を入力として計数す
る６０進計数回路であり、この６０進計数回路５の出力
の計数信号φ２は、通常、１分周期の計数信号を発して
いる。

なお、計数回路５には図中Ｒで示されるリセット端子が
備えられている。

６は桁上げ禁止用のゲート回路群であり、このゲート回
路群６は、否定入力端子を含むＡＮＤゲート６ａと、Ｏ
Ｒゲート６ｂと、ＡＮＤゲート６Ｃとより構成され、通
常の時計動作に於いて、計数回路５からの計数信号φ１
はＡＮＤゲート６ａからＯＲゲート６ｂを介して計数回
路７の入力に供給される。

７は、１分車位の計数を行う１０進計数回路と１０分単
位の計数を行う６進計数回路とが縦続的に接続構成され
てなる６０進計数回路であり、この計数回路７の計数信
号φ３は通常の時計動作にあっては１時間周期の計数信
号を発している。

８は桁上禁止用のゲート回路群であり、このゲート回路
群８は、否定入力端子を含むＡＮＤゲート８ａと、ＯＲ
ゲート８ｂと、ＡＮＤゲート８ｃとより構成され、通常
の時計動作に於いて、計数回路７からの計数信号φ３は
ＡＮＤゲート８ａからＯＲゲート８ｂを介して計数回路
９の入力に供給される。

９は、１時間単位の計数を行う１０進計数回路と１０時
間単位の計数を行う２進計数回路とを含む１２進計数回
路である。

なお前記ゲート回路群６及び８は、時刻修正の時計動作
に於いて、分周回路４の分周信号φｌを計数回路７或い
は計数回路９への供給を行なうとともに計数回路５から
計数回路γへの計数信号φ２の供給を禁止或いは計数回
路７から計数回路９への計数信号φ３の供給を禁止する
ようＡＮＤゲート６ａ、８ａの否定入力端子はＡＮＤゲ
ート６ｃ、８ｃの各入力端子の一端に接続されるととも
に計数回路５のリセット端子に接続される。

なお、ＡＮＤゲート６ｃ 、８ｃの各入力端子の他端は
分周信号φ１の供給されるべき接続構成されている。

１０は表示切替回路であり、指定端子１０ａの論理レベ
ル［０或いは（１］により、計数回路７からのライン群
γａ及び計数回路９からのライン群９ａを入力とする時
刻内容と、後記する記憶回路２９からのライン群２９ａ
及び記憶回路３１からのライン群３１ａを入力とする記
憶内容との切替を行ない、その出力をライン１０ｃに送
出する。

１１はデコーダ及びドライバーと第１図に示す表示部２
よりなる液晶表示装置とで構成される表示手段であり、
この表示手段１１は、コロン表示部２ｄを１秒点滅する
ため分周信号φｌの供給、アラーム動作表示部２ｃの点
灯及び消灯を行うために指定端子１０ａから接続された
ライン１１ａ、さらに、前記ライン群１０ｃの接続によ
る時間表示部２ａ及び分表示部２ｂによる時刻内容或い
は記憶内容の表示を行うようにデコーダ、ドライバー各
表示部分が縦続的に接続構成されている。

Ａ−１は時間修正用の外部操作部材Ａに連動してなる押
ボタン・スイッチ、Ｂ−１は分修正用の外部操作部材Ｂ
に連動してなる押ボタン・スイッチ、Ｃ−１は選択用の
外部操作部材Ｃに連動してなる押ボタン・スイッチであ
り、各押ボタン・スイッチＡ−１、１３−１、Ｃ−１の
接片は論理レベル［月の電源側すなわちプラス極側に接
続されている。

又、接点はそれぞれ抵抗１２，１３．１４を介して論理
レベル［０］の電源マイナス極側に接続されている。

さらに各接点は３人力ＯＲゲート１５の各入力端子に接
続されるとともに音響発生時の押ボタン・スイッチＡ−
１、Ｂ−１、Ｃ−１のうちの単独或いはこれらの絹合せ
の押操作によって計数回路５．γ、９及び記憶回路２９
．３１の内容が崩されることを禁止する禁止手段を構成
するＡＮＤゲート１６，１７，１８の各入力端子の一方
に接続されてなり、ＯＲゲ゛−ト１５の出力はＲ−８型
フリツプフロツプ１９のリセット端子Ｒに接続されてい
る。

さらにＲ−８型フリツプ・フロップ１９のセット端子Ｓ
は前記ＡＮＤゲート１６゜１７．１８の各入力端子の他
方に接続されている。

尚、ＯＲゲート１５、フリップ・フロップ１９及びＡＮ
Ｄゲート３６によって警報制御手段を構成しており、比
較回路３２からの一致検出に基づく出力信号φ４が出力
されたときに押しボタン・スイッチＡ ｉ、 Ｂ−１、
Ｃ−１のいずれか或いはそれらの組合せの押し操作に基
づき圧電ブザー４０から発する音響を停止せしめるよう
構成されている、 ２０．２１．２２は否定入力端子を２端子含む３人力Ａ
ＮＤゲートであり、電子アラーム腕時計１から音響を発
していない通常の時計動作にあるとき、使用者が誤って
各外部操作部材Ａ、Ｂ、Ｃの複数の同時押しによって、
計数回路６，９の時刻内容或いは後記する記憶回路２９
．３１の記憶内容が崩れることを禁止するいわゆる誤動
作をなくすため、ＡＮＤゲート１６．１７．１８の各出
力端子とＡＮＤゲート２３，２４．２５の各入力端子と
が図示する如くそれぞれ接続構成されている。

２３．２４，２５．２６はＡＮＤゲートであり、ＡＮＤ
ゲート２０の出力端子はＡＮＤゲート２５゜２６の入力
端子の一端に接続され、ＡＮＤゲート２１の出力端子は
ＡＮＤゲ゛−ト２３，２４の入力端子の一端に接続され
、さらにＡＮＤゲート２２の出力端子はＴ型フリップ・
フロップ２７の入力端子Ｔに接続されており、このＴ型
フリップ・フロッジ２１の肯定出力端子ＱはＡＮＤゲー
ト２３２５の入力端子の他端に接続されるとともに指定
端子１０ａにも接続されている。

又、Ｔ型フリップ・フロップ２７の否定出力端子ＱはＡ
ＮＤゲート２４．２６の入力端子の他端に接続されてい
る２８はＡＮＤゲートであり、このＡＮＤゲート２８の
入力端子の一方はＡＮＤゲート２３の出力端子と接続さ
れ、ＡＮＤゲート２８の他方の入力端子には分周回路４
の最終段出力端子に接続されて分周信号φ１が供給され
るよう構成されている。

２９は１０進計数回路と６進計数回路とを含む６０進の
記憶回路であ頃アラームの分時刻の記憶内容を記憶する
もので分周信号φ１がＡＮＤゲート２８を介して通過す
るパルス数によって設定されるよう構成されている。

３０は桁上禁止用のゲート回路群であり、このゲート回
路群３０は、否定入力端子を含むＡＮＤゲート３０ａと
、ＯＲゲート３０ｂと、ＡＮＤゲート３０ｃとより構成
され、記憶回路２９が分周信号φｌによって記憶設定し
ている際に、ＡＮＤゲーｔ’３０ａによって桁上禁止さ
れるようＡＮＤゲート２３の出力端子とＡＮＤゲー）３
０ａの否定入力端子とが接続構成されている。

３１は１０進計数回路と２進計数回路とを含む１２進の
記憶回路であり、アラームの時間時刻の記憶内容を記憶
するもので、ＡＮＤゲート２５の出力端子はＡＮＤゲー
ト３０ｃの入力端子の一端に接続され、ＡＮＤゲート３
０ｃの入力端子の他端は分周信号φｌが供給されるよう
接続構成され、さらにＡＮＤゲート３０Ｃからの分周信
号φｌはＯＲゲート３０ｂを介して記憶回路３１の記憶
設定が行なわれるよう構成されている。

３２は比較回路であり、前記計数回路７の分時刻内容と
前記記憶回路２９の分記憶内容との比較と、さらに前記
計数回路９の時間時刻内容と前記記憶回路３１の時間記
憶内容との比較を行なうもので、この比較回路の具体的
構成は第４図に示す。

ここで計数回路７，９の時刻内容と記憶回路２９゜３１
の記憶内容が一致すると比較回路３２の出力端子からは
論理レベル（月の出力信号φ４が１分間発生する。

比較回路３２の出力端子はインバーター３３とＡＮＤゲ
ート３４の入力端子の一端に接続されている。

インバーター３３の出力端子はＲ−８型フリツプ・フロ
ップ１９のセット端子Ｓに接続され、さらに、ＡＮＤゲ
ート３４の入力端子の他端はＡＮＤゲート３５の出力端
子に接続されており、このＡＮＤゲート３５の入力端子
には分周信号φｌと１０２４Ｈｚの分局信号φ５が供給
されるよう接続構成されている。

３６はＡＮＤゲートであり、ＡＮＤゲート３４の出力端
子とＲ−８型フリツプ・フロップ１９の肯定出力端子Ｑ
とがＡＮＤゲート３４の各入力端子に接続されている。

さらに、ＡＮＤゲート３６の出力端子からは抵抗３７を
介してトランジスタ３８のベースに接続されている。

このトランジスタ３８のコレクターには昇圧コイル３９
と、この昇圧コイル３９に並列に接続されてなる圧電ブ
ザー４０を有し電源プラス極側に接続されている。

一方、トランジスタ３８のエミッタは電源マイナス極側
に接地されている。

第３図は第２図で示しである切替回路１０の具体的構成
を示す回路図である。

第３図に於いて、切替回路１０は、１０ｅのＡＮＤゲー
トと、否定入力端子を含むＡＮＤゲーＮＯｆと、ＯＲゲ
ート１０ｇとの組み合せによる最小単位の切替回路１０
ｄが計数回路７及び計数回路９の各ビット毎に備えられ
ている。

図中、部分的に示される７ａ−１，７ａ−２・・・・・
・７ａ−ｎの入力端子は分計数回路７のライン群７ａの
各ビット・ラインとの接続を示し、２９ａ１．２９ａ−
２・・・・・・２９ａ ｎの入力端子は分記憶回路２
９のライン群２９ａの各ビット・ラインとの接続を示し
ており、さらに９ａ １，９ａ−２・・・・・・９
ａ −ｎの入力端子は時間計数回路９のライン群９ａの
各ビット・ラインとの接続を示し、３１ ａ−１，３１
ａ−２・・・・・・３１ａ ｎの入力端子は時間記憶
回路３１のライン群３１ａの各ビット・ラインとの接続
を示している。

１０ｃｍ１，１０ｃ ２・−・・・・・１０ｃ ｍ
の出力端子は第２図に於ける切替回路１０のライン群１
０ｃを示している。

従って、指示端子１０ａの論理レベル〔１或いは［０］
とによって計数回路７．９或いは記憶回路２９゜３１の
いずれかの内容が切替えられることになる。

第４図は第２図に示しである比較回路３２の具体的構成
を示す回路図である。

第４図に於いて、比較回路３２は３２ａのに山ゲ゛−ト
と、３２ｂ−１，３２ｂ−２・・・・・・３２ｂ−ｍの
ＩＮＣＬＵＳＩＶＥ−ＯＲゲート（以下１Ｎ−ＯＲゲー
トと記す）より構成され、図中、部分的に示されている
７ａ Ｌ７ａ ２・・・・・・７ ａ −ｎの入力
端子は分計数回路７のライン群７ａの各ビットラインと
の接続を示し、２９ａ−１、２９ａ−２・・・・・・２
９ ａ −ｎの入力端子は分記憶回路２９のライン群２
９ａの各ビット・ラインとの接続を示しさらに９ａ−１
，９ａ２・・・・・・９ａ ｎの入力端子は時間計数
回路９のライン群９ａの各ビット・ラインとの接続を示
し、３１ ａ−１、３１ａ−２・・・・・・３１ａ−ｎ
の入力端子は時間記憶回路３１のライン群３１ａの各ビ
ット・ラインとの接続を示している。

従って、分計数回路γと分記憶回路２９、そして時間計
数回路９と時間記憶回路３１との、時刻内容と記憶内容
が一致することによってＡＮＤゲート３２ ａの出力端
子からは１分間の論理レベル（１）の出力信号φ４が発
生するこさになる。

以上の構成に基づき、次に電子アラーム腕時計１の作用
について述べる。

先ず、第１に、比較回路３２から出力信号φ４が発生し
ていないとき、すなわち、計数回路７，９の時刻内容と
記憶回路２９．３１との記憶内容が一致しておらず比較
回路３２の出力が論理レベル［０］のときを考える。

このとき、ＡＮＤゲート３５で分周信号φｌと分周信号
φ５とで作成される断続的な鳴り信号はＡＮＤゲート３
４が閉じているため、ＡＮＤゲ゛−ト３４及びＡＮＤゲ
ート３６の出力端子の論理レベル［０］に固定される。

このためトランジスタ３８は動作せず圧電ブザー４０か
らは音響は発しない。

さらに、このときのインバーター３３の出力端子は論理
レベル［１］に固定されるためＲ−８型フリツプ・フロ
ップ１９はセット状態になるとともに、ＡＮＤゲート１
６．１７．１８は開かれる。

従って、計数回路５，７．９及び記憶回路２９．３０の
内容を修正するに間接的に関与する外部操作部材Ｃを操
作して押ボタン・スイッチをＯＮにするとＡＮＤゲート
１８からＡＮＤゲート２２を介してＴ型フリップ・フロ
ップ２７をトリガさせる。

このトリガ操作によってＴ型フリップ・フロップ２７の
肯定出力端子の論理レベルはトリガ操作前の論理レベル
を反転させたものとなる 例えハトリガ操作前輪理レベ
ル［０］であればトリガ操作によって論理レベル〔１］
となる。

この結果、゛切替回路１０の指定端子は論理レベル［１
］に指定されるため記憶回路２９．３１の記憶−内容を
表示手段１１によって表示されるべく切替えられるとと
もにライン１１ａも論理レベル（１］であるため第１図
の（ＡＬＭ）マークで示されるアラーム動作表示部２ｃ
が表示される。

この状態が、記憶回路２９．３１に記憶設定する前段階
である。

次に、外部操作部材Ａの操作によって押ボタン・スイッ
チＡ−１をＯＮにするどＡＮＤゲート１６，２０，２５
，３０ｃはともに開いて分周信号φｌはＡＮＤゲート３
０ｃからＯＲゲー１−３０ｂを介して時間記憶回路３１
の入力端子に供給されてなり、このとき外部操作部材Ａ
を押し続けている期間だけ時間記憶回路３１は分周信号
φｌの計数を行うため、使用者は時間表示部２ａの表示
内容を確認しながら行い、使用者の希望する表示内容が
表示されたならば外部操作部材Ａの押操作を停止させる
。

この操作により記憶回路３１の時間の記憶設定が完了し
たことになる。

次に、外部操作部材Ｂの操作によって押ボタン・スイッ
チＢ−１をＯＮにすると、ＡＮＤゲート１γ。

２１．２３，２８はともに開いて分局信号φｌはＡＮＤ
ゲート２８を介して分記憶回路２９の入力端子に供給さ
れてなり、このとき外部操作部材Ｂを押し続けている期
間だけ分記憶回路３１は分周信号φ１の計数を行うため
、使用者は分表示部２ｂの表示内容を確認しながら行い
、使用者の希望する表示内容が表示されたならば外部操
作部材Ｂの押操作を停止する。

この操作により記憶回路２９の分の記憶設定が完了した
ことになる。

この状態から再び列部操作部材Ｃの操作により押ボタン
・スイッチをＯＮにすると、ＡＮＤゲート１８．２２を
介してＴ型フリップ・フロップ２γはトリガされて肯定
出力端子Ｑは論理レベル（０）、否定出力端子は論理レ
ベル［１］に反転される。

このとき、切替回路１０は計数回路７，９の時刻内容を
表示手段１１に表示すべく切替えられるとともにアラー
ム動作表示部２ｃの表示は消える。

この状態が電子アラーム腕時計１の通常の使用状態であ
って、もしこのとき標準時刻に比べて時間表示部２ａ及
び分表示部２ｂに表示されている時刻内容が異なってい
る場合の時刻修正は次のように行なわれる。

すなわち、時間修正にあっては、時間修正に間接的に関
与する外部操作部材Ａの操作により押ボタン・スイッチ
Ａ−１をＯＮにすると、ＡＮＤゲート１６，２０，２６
．８ｃが開いて、分局信号φｌはＡＮＤゲート８ｃから
ＯＲゲート８ｂを介して時間計数回路９の入力端子に供
給されてなり、このとき外部操作部材Ａを押し続けてい
る期間だけ時間計数回路９は分周信号φｌの計数を行う
ため、使用者は標準時刻の時間と一致する表示内容が表
示されたならば外部操作部材Ａの押操作を停止させる。

この操作により時間計数回路９の時間修正が完了したこ
とになる。

次に、分修正にあっては、外部操作部材Ｂの操作により
押ボタン・スイッチＢ−１をＯＮにすると、ＡＮＤゲー
ｔ１７，２１．２４，６ｃが開いて、ＡＮＤゲート２４
によって秒計数回路５をリセットするとさもに、分周信
号φ１はＡＮＤゲート６ｃからＯＲゲート６ｂを介して
分計数回路γの入力端子に供給されてなり、このとき外
部操作部材Ｂを押し続けている期間だけ分計数回路７は
分局信号φｌの計数を行なうため、使用者は標準時刻の
分と一致する表示内容が表示されたならば外部操作部材
Ｂの押操作を停止させる。

この操作により分計数回路７の分修正が完了したことと
なる。

以上の操作によって、例えば、記憶回路２９゜３１の記
憶内容が第１図に示す如く１０時３５分に記憶設定した
とすると、計数回路５はもちろんのこと、計数回路７，
９は時刻の経過にともない計数が進行され計数回路７．
９の時刻内容が１０時３５分になると比較回路３２の出
力端子からは論理レベル［１］の出力信号φ４が１分間
発生する。

よって、ＡＮＤゲート３５で作成される断続的な鳴り信
号はＡＮＤゲート３４からＡＮＤゲート３６を介してト
ランジスタ３８のベースに抵抗３７を通して供給される
。

従って、この鳴り信号によってトランジスタ３８はスイ
ッチングされて昇圧コイル３９に圧電ブザー４０を駆動
させるに充分大きなバック電圧が発生し、このバック電
圧によって圧電ブザー４０は駆動され音響を発すること
となる。

このとき、インバーター３３によりＲ−８型フリツプ・
フロップ１９はセット解除されるとともにＡＮＤゲート
１６，１７．１８は閉じられる。

このように電子アラーム腕時計１から音響を発したとき
、その鳴止めとして次の操作が行なわれる。

すなわち、各外部操作部材Ａ 、 Ｂ 、 Ｃの単独或
いはそれらの組合せによるいずれかの押操作を無選択に
行なう。

この操作を行なうことによって各外部操作部材Ａ、Ｂ、
Ｃに連動する各押ボタン・スイッチＡＩ、Ｂ−１，Ｃ１
は単独或いはそれらの組合せによるいずれかがＯＮとな
り、ＯＲゲート１５を介してＲ−８型フリツプ・フロッ
プ１９はリセットされてＲ−８型フリツプ・フロップ１
９の肯定出力端子Ｑが論理レベル［０］となる。

従ってＡＮＤゲート３６は閉じて、トランジスタ３８へ
の鳴り信号の供給がなくなり、圧電ブザー４０の音響は
停止する。

又、禁止手段を構成する各ＡＮＤゲート１６゜１７．１
８はすでに比較回路３２の出力端子からインバーター３
３を介してゲートが閉じられているため上述鳴止め操作
にともなう計数回路７，９及び記憶回路２９．３１の計
数内容或いは記憶内容は崩れることはない。

一方、比較回路３２の出力端子の信号は前記鳴止め操作
の有無に関係なく１分後にはＡＮＤゲート３４を閉じる
とともにインバーター３３を介してＲ−８型フリツプ・
フロップ１９をセットしてなり、再び記憶回路２９．３
１の時刻内容と計数回路γ、９の計数内容との一致がす
るまでの時期状態をとる。

なお本実施例は腕時計について述べたが例えば置時計等
の電子アラーム時計に適用できることは明白である。

以上の様に、本発明の電子アラーム時計の鳴止め装置に
よれば、会議中或いは講演中等の他人に迷惑をかけては
ならない場所で、電子アラーム時計が突部音響を発した
とき、電子アラーム時計に配置されている複数の外部操
作部材を無選択に押すという迅速なる簡単な操作を行う
ことができ電子アラーム時計の音響を単座に停止する鳴
止めを実現可能とすると共に鳴止め時に時刻修正やアラ
ーム時刻の修正に関与する複数の外部操作部材のそれぞ
れに連動したスイッチの押操作を行っても、禁止手段の
働きにより計数回路や記憶回路の内容が崩れることが禁
止され、ここで初めて鳴止め機能と修正・設定に関与す
るスイッチとの兼用が可能となった。

又、電子アラーム腕時計に鳴止め専用の外部操作部材及
びそのスペースを設けることを必要としないため、他の
時刻修正用等の外部操作部材の配置に設計的な自由度が
あたえられ、特にスペース的制約のある腕時計にあって
も外部操作部材の操作性に適した配置間隔をとることが
できる等の効果を有する。

【図面の簡単な説明】

第１図は本発明の実施例になる電子アラーム腕時計を示
す平面図、第２図は本発明の実施例になる電子アラーム
腕時計の回路図、第３図は第２図中に示す切替回路１０
の構成を示す回路図、第４図は第２図中に示す比較回路
３２の構成を示す回路図である。 １・・・・・・電子アラーム腕時計、Ａ、Ｂ、Ｃ・・・
・・・外部操作部材、Ａ−１、Ｂ−１、Ｃ−１・・・・
・・押ボタン・スイッチ、１５・・・・・・ＯＲゲート
、１０・・・・・・切替回路、１１・・・・・・表示手
段、１６〜１８・・・・・・ＡＮＤゲート、１９・・・
・・・Ｒ−８型フリツプ・フロップ。 ２０〜２２・・・・・・否定入力端子を含むＡＮＤゲー
ト、２３〜２６・・・・・・ＡＮＤゲート、３２・・・
・・・比較回路、２７・・・・・・Ｔ型フリップ・フロ
ップ、３４〜３６・・・・・・ＡＮＤゲート、３８・・
・・・・トランジスタ、３９・・・・・・昇圧コイル、
４０・・・・・・圧電ブザー。

Claims (1)

1. 【特許請求の範囲】 １ 発振回路と、該発振回路からの発振信号を分周する
   分周回路と、該分周回路からの分周信号を計数する計数
   回路と、該計数回路の内容を修正するに関与する複数の
   スイッチと、アラーム時刻を記憶する記憶回路と、該記
   憶回路の内容と前記計数回路の内容との一致を検出する
   比較回路と、該比較回路からの一致検出に基づく出力信
   号により音響を発する警報手段とを備えた電子時計にお
   いて、前記比較回路からの一致検出に基づく出力信号が
   出力されているときに前記複数のスイッチの単独或いは
   それらの組合せの押操作によって前記警報手段から発す
   る音響を停止する警報制御手段と、前記比較回路からの
   一致検出に基づく出力信号が出力されているときに前記
   複数のスイッチの単独或いはそれらの組合せの押操作に
   よって前記計数回路の内容が崩されることを禁止する禁
   止手段とを備えたことを特徴とする電子アラーム時計の
   鳴止め装置。 ２ 発振回路と、該発振回路からの発振信号を分周する
   分周回路と、該分周回路からの分周信号を計数する計数
   回路と、アラーム時刻を記憶する記憶回路と、該記憶回
   路の内容と前記計数回路の内容との一致を検出する比較
   回路と、該比較回路からの一致検出に基づく出力信号に
   より音響を発する警報手段と、前記計数回路及び前記記
   憶回路の内容を修正するに関与する複数のスイッチとを
   備えた電子時計において、前記比較回路からの一致検出
   に基づく出力信号が出力されているときに前記複数のス
   イッチの単独或いはそれらの組合せの押操作によって前
   記警報手段から発する音響を停止する警報制御手段と、
   前記比較回路からの一致検出に基づく出力信号が出力さ
   れているときに前記複数のスイッチの単独或いはそれら
   の組合せの押操作によって前記計数回路及び前記記憶回
   路の内容が崩されることを禁止する禁止手段とを備えた
   ことを特徴とする電子アラーム時計の鳴止め装置。