[go: up one dir, main page]

JPS58154042A - Control device - Google Patents

Control device

Info

Publication number
JPS58154042A
JPS58154042A JP3639582A JP3639582A JPS58154042A JP S58154042 A JPS58154042 A JP S58154042A JP 3639582 A JP3639582 A JP 3639582A JP 3639582 A JP3639582 A JP 3639582A JP S58154042 A JPS58154042 A JP S58154042A
Authority
JP
Japan
Prior art keywords
control
parameter
address
buffer
adr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3639582A
Other languages
Japanese (ja)
Inventor
Hirokazu Ando
宏和 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3639582A priority Critical patent/JPS58154042A/en
Publication of JPS58154042A publication Critical patent/JPS58154042A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/226Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To reduce the program capacity and to simplify the constitution of a controller, by providing a common control parameter area in addition to plural individual control parameters corresponding to subordinate devices, as a result, unifying control programs corresponding to said devices. CONSTITUTION:An adaptor 21 of a controller of microprogram system is connected to an interface I and then to a host device. A micro-CPU22 fetches a control program CP provided within a control memory 23 and decodes and executes the program to control the adaptor 21. Then the CPU22 reads the buffer memory 23 and a control register 25 and performs writing. The control memory 25 includes areas of a control parameter A for device A, a control parameter B for device B and a control parameter C for device C in addition to a control program CP area. A buffer memory 24 and the register 25 are divided into areas for devices A and B respectively.

Description

【発明の詳細な説明】 発明の対象 本発明は複数の下位装置を制御するマイクロプログラム
方式の制御装置に係シ、特にパラメータ管理の共通化に
より制御プログラムの削減手段を提供するに好適な制御
装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Object of the Invention The present invention relates to a microprogram type control device for controlling a plurality of lower-level devices, and particularly to a control device suitable for providing means for reducing control programs by sharing parameter management. Regarding.

従来技術 近年、大規模集積回路技術の進歩によシミ子装置へのマ
イクロプログラム制御方式の採用は周知の事実であり、
更にハードウェア容量が着しく減少したため、制御すべ
き下位装置のハードウェアの1部(バッファメモリや制
御レジスタ等)または全てを制御装置内に組込む統合制
御方式が多く採用されてきている。
Prior Art It is a well-known fact that in recent years, with the advancement of large-scale integrated circuit technology, a microprogram control method has been adopted for Shimiko devices.
Furthermore, as hardware capacity has steadily decreased, integrated control systems have been increasingly adopted in which part (buffer memory, control registers, etc.) or all of the hardware of lower-level devices to be controlled is incorporated into the control device.

統合制御方式を採用すれば、下位装置毎に必要電源装置
、筐体、メモリアクセス機構等が制御装置内に統合され
るため、システムの原価低減に非常に役立つ。
If an integrated control method is adopted, the power supply, housing, memory access mechanism, etc. required for each lower-level device are integrated into the control device, which is extremely helpful in reducing the cost of the system.

しかしながら、統合したことにより制御装置のマイクロ
プログラム(制御プログラム)量は増加し、下位装置対
応にバッファ、制御レジスタ等の管理が必要となる。
However, due to the integration, the amount of microprograms (control programs) of the control device increases, and it becomes necessary to manage buffers, control registers, etc. for lower-level devices.

バッファや制御レジスタ拡当然アドレス分けして使用さ
れるから、これらの始点アドレス、終点アドレス、アク
セスすべきアドレス情報、フラグ類等の制御プログラム
で使用される管理パラメータ類も下位装置対応にアドレ
ス分けして格納、管理される必要がある。
Since buffers and control registers are expanded and used with separate addresses, the management parameters used in the control program, such as the start point address, end point address, address information to be accessed, flags, etc., are also divided into addresses corresponding to lower-level devices. It needs to be stored and managed.

従ってソフトウェア仕様が同一か類似の下位装置を制御
する場合も、上記の如く管理パラメータが異るため、そ
の制御プログラムは下位装置対応にモジュール化または
ルーチン化して持たねばならず、マイクロプログラムの
容量の増加と複雑化を招くと云う不具合が、従来の制御
装置にはあった。
Therefore, even when controlling lower-level devices with the same or similar software specifications, since the management parameters differ as mentioned above, the control program must be modularized or routineized to correspond to the lower-level devices, and the microprogram capacity is limited. Conventional control devices have drawbacks that increase and complicate the process.

発明の目的 本発明の目的は前記の如き従来の制御装置での不具合を
除去することにあシ、どの下位装置を制御中であるかを
意識することなく管理パラメータを使用できるようにし
ヤ、制御プログラムの容量を削減しかつ簡素化した制御
装置を提供することにある。
OBJECTS OF THE INVENTION The purpose of the present invention is to eliminate the above-mentioned problems with conventional control devices, and to provide a control system that allows management parameters to be used without being aware of which lower device is being controlled. An object of the present invention is to provide a control device that reduces program capacity and is simplified.

本発明の特徴とするところは、従来の制御装置が具備せ
る下位装置対応の複数の個別管理パラメータエリアの他
に新たに共通管理パラメータエリアを設け、かつ個別管
理パラメータ間および個別管理パラメータと共通管理パ
ラメータ間の各パラメータを同一の順序で配列し、下位
装置の制御開始時には該当する個別管理パラメータを共
通パラメータエリアに移し、制御終了時には共通管理パ
ラメータを前記個別管理パラメータエリアに戻し、かつ
、制御の途中では共通管理パラメータのみを使用すれば
よいようにすることで、従来下位装置対応に分かれてい
た制御プログラムを1本化し、それKよシブログラム容
量の削減と簡素化を計ったことにある。
The present invention is characterized by providing a new common management parameter area in addition to the plurality of individual management parameter areas corresponding to lower-level devices provided in conventional control devices, and providing common management between individual management parameters and with individual management parameters. Arrange the parameters between the parameters in the same order, move the corresponding individual management parameters to the common parameter area when starting control of the lower device, return the common management parameters to the individual management parameter area when the control ends, and By making it necessary to use only common management parameters in the middle, the control programs that were previously separated for lower-level devices were unified into one, thereby reducing and simplifying the program capacity.

発明の実施例 以下、本発明の一実施例を第1図〜第7図を用いて説明
する。:′i″ 第4図および第5図は本発明の効果を比較するための従
来の制御動作を・示すものである。
Embodiment of the Invention An embodiment of the present invention will be described below with reference to FIGS. 1 to 7. :'i'' FIGS. 4 and 5 show conventional control operations for comparing the effects of the present invention.

第1図は本発明が適用される制御装置を含むシステム構
成の1例である。
FIG. 1 is an example of a system configuration including a control device to which the present invention is applied.

制御装置2はインターフェイスエによシ上位装置1に接
続され、上位装置1の指令を受けて下位装置5 (デバ
イスA)および下位装置4(デバイスB)を制御する。
The control device 2 is connected to the higher-level device 1 through an interface, and receives commands from the higher-level device 1 to control the lower-level device 5 (device A) and the lower-level device 4 (device B).

本説明では説明の簡略化のため、下位装置(以下デバイ
スと称す)の数を2とした。
In this description, the number of lower-order devices (hereinafter referred to as devices) is assumed to be two to simplify the description.

第2図は本発明によるマイクロプログラム方式制御装置
2の内部プロ、り図の1例である。
FIG. 2 is an example of an internal program diagram of the microprogram type control device 2 according to the present invention.

アダプタ21はインターフェイスIに接続され上位装置
1との信号のやシ取抄を行ない、起動、データ転送、終
了などの動作を司どる。
The adapter 21 is connected to the interface I, performs signal exchange with the host device 1, and controls operations such as startup, data transfer, and termination.

マイクロCP U22は制御メモリ25内の制御プログ
ラムCPをフェッチ、解読、実行しアダプタ21を制御
し、パ、ファメモリ23、制御レジスタ25を読出し、
書込みする。
The micro CPU 22 fetches, decodes, and executes the control program CP in the control memory 25 to control the adapter 21, reads the buffer memory 23, and the control register 25, and
Write.

制御メモリ25には制御プログラムCPエリアの他に、
デバイスA用管理パラメータA1デバイスB用管理パラ
メータBおよび共通管理パラメータCの各エリアが用意
されている。
In addition to the control program CP area, the control memory 25 includes:
Each area of management parameter A for device A, management parameter B for device B, and common management parameter C are prepared.

バッファメモリ24は!バイス入用2.ファ人およびデ
バイスB用パ、ファBに、制御レジスタ25もデバイス
A用しジスタA1デバイスB用しジスタBK分かれてい
る。
Buffer memory 24! Vise required 2. Control registers 25 are also divided into registers A for device A, registers A for device B, and registers BK for device B.

以下管理パラメータ、°パ、ファ、制御レジスタを下記
の様に称す。
The management parameters, parameters, and control registers are referred to below as follows.

パラメータ^、バラタ、−?りB1共湧パラメータC,
バッファA1バ、ファBルジスタ人。
Parameter ^, balata, -? ri B1 co-spring parameter C,
Buffa A1 Ba, Fa B Luzistan.

レジスタB1 パラメータA1バ、ファAルジスタAがデバイス人を構
成し、パラメータB1バッファBルジスタBがデバイス
Bを構成する。
Register B1, parameter A1, register A constitutes a device, and parameter B1, buffer B, register B constitutes device B.

さて、次に以上の如き構成の制御装置で、従来の一制御
動作を説明してみる。
Next, one conventional control operation using the control device having the above configuration will be explained.

ただし、従来の制御装置に於いては、制御メモリ23内
に共通パラメータCエリアが用意されておらず管理パラ
メータはデバイス対応のパラメータAおよびパラメータ
Bのみである。
However, in the conventional control device, the common parameter C area is not prepared in the control memory 23, and the management parameters are only the device-compatible parameters A and B.

第4図は従来の制御装置に於ける制御動作の1例である
FIG. 4 shows an example of a control operation in a conventional control device.

本例での前提条件は次の通シである。The prerequisites for this example are as follows.

t デバイスA、B共、同一の書込みコマンドを受付け
る。
t Both devices A and B accept the same write command.

2、 デバイスA、B共データコードを受付けた場合、
管理パラメータ内に保存されているバ、ファアドレスを
使って、該当するバッファアドレスにデータコードを書
込む。
2. If both devices A and B accept the data code,
Using the buffer address stored in the management parameters, write the data code to the corresponding buffer address.

& デバイスAがコントロールコードを受付けた場合は
レジスタAに同コードを書込む。
& If device A accepts the control code, it writes the same code to register A.

デバイスBがコントロールコードを受付けた場合は、何
もせず同コードをすてる。
If device B accepts the control code, it does nothing and discards the code.

4、 デバイスA、B共、バッファアドレスが各バッフ
ァの終点アドレスを越えた場合は、バッファアドレスを
始点アドレスに戻す。
4. For both devices A and B, if the buffer address exceeds the end point address of each buffer, return the buffer address to the start point address.

5、 バッファA1バッファBのサイズは異なる。5. The sizes of buffer A1 and buffer B are different.

次に第4図を用いて、各動作ステ、プを説明B、、、 
、、、、。
Next, using Fig. 4, explain each operation step B.
,,,,.

する。do.

デバイスAの場合 ステ、プ1A:起動の判定 デバイスA起動の場合→ステップ2A その他の場合→ステ、プ1B ・ステ、プ2A:コマンドの判定 書込みコマンドの場合→ステップ3A その他の場合    →他のステップ (図示せず) ・ステップ5A:終了の判定 上位装置から終了が指示された場合 →ステ、プ11A その他の場合    →ステップ4A ・ステップ4A:データの受信 上位装置から1バイトのデータを受信し、ステ、プ5A
へ。
For device A, Step 1A: Judgment of startup When device A starts → Step 2A In other cases → Step 1B ・Step 2A: Judgment of command For write command → Step 3A For other cases → Other Steps (not shown) - Step 5A: Judgment of termination If termination is instructed from the host device → Step 11A In other cases → Step 4A - Step 4A: Receive data 1 byte of data is received from the host device. , Step, Pu 5A
fart.

・ステ、プ5A:データの判定 コントロールコードの場合→ステ、フ10A他の場合(
データコード)→ステップ6Aスて、プロA:デニ:、
、夕の書込み バッファAに、バッファAアドレス情報ヲ使用して、デ
ータを書込みステ、プ7人へ。
・Step, F5A: Data judgment control code → Step, F10A and other cases (
Data code) → Step 6A, Pro A: Deni:,
, Write data to the evening write buffer A using the buffer A address information to step 7.

ステ、プ7A;パ、ファアドレスの更新バッファ人アド
レスの値に+1し、ステ。
Step 7A; Add 1 to the value of the update buffer address of the address and step.

プ8Aへ。Go to P8A.

ステ、プ8A:バ、ファアドレスの判定更新シたバッフ
ァ人アドレスがバッファAノ終点アドレスを越えた場合
→ステップ9A越えぬ場合       →ステップ5
Aステ、プ9A:バ、ファアドレスの設定バッファ人ア
ドレスをバッファAの始点アドレスにセ、トシ、ステッ
プ5Aへ。
Step 8A: Update the determination of the buffer address If the buffer address exceeds the end point address of buffer A → Step 9 If it does not exceed A → Step 5
Step A, Step 9A: Set the buffer address. Set the buffer person's address to the start address of buffer A. Go to step 5A.

ステ、プ10A:レジスタのセット 受信したコントロールコードをレジスタAにセ、トシ、
ステップ3Aへ。
Step 10A: Set the register Set the received control code to register A.
Go to step 3A.

ステップ11A:終了報告 デバイスAの状態を上位装置に送って、ステ、ブ1Aへ
戻る。
Step 11A: Send the completion report status of device A to the host device and return to Step 1A.

デバイスBの場合 ステ、プ1B:起動の判定 デバイスB起動の場合→ステ、プ2B 他の場合      →ステップ1人 ステ、プ2B〜ステ、ブ11Bについては、下記を除き
ステ、ブ2A〜11Aに同じである。
In the case of device B, Step 1B: Startup judgment When device B starts → Step, Step 2B Other cases → Step 1 person Step, Step 2B to Step 11B, except for the following, Step 2A to Step 11A is the same as

ステ、プ2A〜11Aに於ける1人#を1B#に置きか
える。
Step 1: Replace 1 person # in 2A to 11A with 1B#.

ステ、プ5B:データの判定 コントロールコードの場合→ステ、7’5B他の場合 
       →ステ、168以上の動作説明で明らか
のようにデバイス人に於ける動作とデバイスBに於ける
動作は窄んど同じKもかかわらず、ステ、プロA、6B
〜9A、9Bで使用するバッファアドレス、バッファ終
点アドレスまたはバッファ始点アドレ・スまたは他のス
テップに於けるレジスタアドレスやデバイスアドレス等
の管理パラメータ(およびその格納アドレス)が異るた
め、第4図に示す如く制御プログラムはデバイスA用、
B用の2本立にならざるを得ない。
Step, 5B: Data judgment control code → Step, 7'5B and other cases
→As is clear from the explanation of the operation above, Step 168, the operation in Device Person and the operation in Device B are narrow but the same K, but Step, Pro A, 6B
~9A, 9B use different management parameters (and their storage addresses) such as the buffer address, buffer end point address, buffer start point address, register address, device address, etc. in other steps. As shown, the control program is for device A,
It has no choice but to become a two-pronged version for B.

更に、制御プログラムが2本立になる要因につき、第5
図を使って説明する。
Furthermore, regarding the reason why the control program is dual-pronged, the fifth
Explain using diagrams.

・ステップ4A: 制御装置はデバイスアドレス(DEW A  ADR)を上位装置に送シ、上位装置からデータ
を1バイト受信する。
- Step 4A: The control device sends the device address (DEW ADR) to the host device and receives 1 byte of data from the host device.

DEV  A  ADRとして、従来装置では通常1即
値lが使用される。
As DEV A ADR, 1 immediate value l is normally used in conventional devices.

ステ、プ4Bでは、異なる即値(DEVB  ADR・
・・図示せず)が使われるため本ステ、プは2本立とな
る。
In Step 4B, different immediate values (DEVB ADR/
...) is used, so there are two parts to this step.

Φステ、プロA: パラメータAのエリアから、バッファAアドレス(BF
F  A  ADR)をフェッチしてきて、BFF  
A  ADRによシバ。
ΦSte, Pro A: From parameter A area, buffer A address (BF
BFF
A ADR ni Shiba.

ファAのアドレスを指定し、データ1バイトを書き込む
Specify the address of F A and write 1 byte of data.

ステ、プロBでは、異なるパラメータ(パラメータBエ
リアからのBFF  B  ADR・・・図示せず)が
使われるため本ステップも2本立となる。
Step and Pro B use different parameters (BFF B ADR from parameter B area...not shown), so this step also consists of two steps.

・ステ、プ7 A % 8 A −、9A :ステ、プ
ロ人同様、パラメータAエリアからのBFF  A  
ADRパラメータを使用し、同パラメータを更新(+1
)したシ、バッファ終点アドレス(BFF  A  E
ND・・・即値)と比較したシ、バッファ人始点アドレ
ス(BFF  A  TOP・・・即値)をBP’F 
 A  ADRにセ、トシたシする。
・Ste, Pu 7 A % 8 A -, 9 A: Same as Ste, professional, BFF A from parameter A area
Use ADR parameters and update the same parameters (+1
), the buffer end address (BFF A E
BP'F compares the buffer start point address (BFF A TOP...immediate value) with ND...immediate value)
A Toshitashi to ADR.

ステップ7B、8B、9BではパラメータBエリアから
のBFF  B  ADH(図示せず)および異なり・
た即値すなわちバッファB終点アドレス(BFF  B
  END・・・図示せず)、バッファB始点アドレス
(BFF  B  TOP・・・図示せず)が使われな
ければならぬため、これらのステ、プも2本立となる。
In steps 7B, 8B, and 9B, the BFF B ADH (not shown) from the parameter B area and the
The immediate value, that is, the buffer B end point address (BFF B
END...not shown) and the buffer B start point address (BFF B TOP...not shown) must be used, so these steps also consist of two parts.

・ステ、ブ11A: 制御装置はデバイスアドレス(DEv A  ADR・・・即値)を上位装置に送り、続けてパ
ラメータAエリアからデバイス台数ム −r−pス(Dgv  A  5TATUS)tフェッ
チして来てこれを送信する。
・Step 11A: The control device sends the device address (DEv A ADR...immediate value) to the host device, and then fetches the number of devices (Dgv A 5TATUS) from the parameter A area. and send this.

ステップ11Bでは異なる即値(DEV  BADH・
・・図示せず)およびパラメータ(DIV  B  5
TATU8・・・図示せず)が使われなければならぬた
め、本ステ、プも2本立となる。
In step 11B, different immediate values (DEV BADH,
...not shown) and parameters (DIV B 5
Since TATU8 (not shown) must be used, this step also consists of two parts.

以上の説明で従来の制御装置の制御プログラムが何故2
本立とならざるを得なかりたかが明らかになった。
The above explanation explains why the control program of the conventional control device is
It has now become clear that he had no choice but to become a hondachi.

従って、デバイス台数がNとなれば制御プログラムはN
本立となシ、制御プログラムの増化、複雑化を招くこと
になる。
Therefore, if the number of devices is N, the control program will be N.
However, this will lead to an increase in the number of control programs and make them more complex.

さて、本発明の最も特徴とするところは、第2図におい
て、共通パラメータCエリアを新九に追加したことにあ
る。
Now, the most distinctive feature of the present invention is that the common parameter C area is added to the new nine in FIG.

第3図はパラメータA1パラメータBおよび共通パラメ
ータCエリア内の各パラメータの配列の1例を示してい
る。
FIG. 3 shows an example of the arrangement of parameters in the parameter A, parameter B, and common parameter C areas.

ここで特徴的なことは次の通シである。The characteristic feature here is the following.

t 従来即値で扱ってきたデバイスアドレス、バッファ
始点アドレス、バッファ終点アドレス、レジスタアドレ
ス等もパラメータエリア内にパラメータとして定義して
いる。
t The device address, buffer start point address, buffer end point address, register address, etc., which have conventionally been treated as immediate values, are also defined as parameters in the parameter area.

2 各パラメータエリア内のパラメータの配列順を同一
にしである。
2. Arrange the parameters in each parameter area in the same order.

次に各パラメータの配列順とその内容を説明する。Next, the arrangement order and contents of each parameter will be explained.

○内には、デバイスA(パラメータ人)の場合Aが、デ
バイスB(パラメー4B)の場合Bが、また共通パラメ
ータの場合は何も入らない。
In the circle, A is entered for device A (parameter person), B is entered for device B (parameter 4B), and nothing is entered for common parameters.

t  DEV  OADR: デバイスアドレス 2、  BFF  Q  ADR 次にアクセスすべきバッファアトレス 5、  BFF  Q  TOP バッファの始点アドレス 4、  BFF  Q  END バッファの終点アドレス 5、  REG  Q  ADR レジスタのアドレス &  DEV  Q  5TATUS デバイスのステータス パラメータAtたはパラメータBから共通パラメータC
エリアへのパラメータ移動、共通パラメータCからパラ
メータAまたはパラメータBエリアへのパラメータの戻
しは、パラメータの配列順に行なわれる。
t DEV OADR: Device address 2, BFF Q ADR Buffer address to be accessed next 5, BFF Q TOP Buffer start point address 4, BFF Q END Buffer end point address 5, REG Q ADR Register address & DEV Q 5TATUS Device Status parameter At or parameter B to common parameter C
Parameter movement to the area and return of the parameter from the common parameter C to the parameter A or parameter B area is performed in the order in which the parameters are arranged.

従って、パラメータAをパラメータCに移動後パラメー
タCのDEV  ADRをフェッチすればDEV  A
  ADRが得られることになり、パラメータBをパラ
メータCに移動後BFFENDが得られることになる。
Therefore, if you move parameter A to parameter C and fetch DEV ADR of parameter C, DEV A
ADR will be obtained, and after moving parameter B to parameter C, BFFEND will be obtained.

第6図は、共通パラメータCを持つ制御装置よシ詳細な
動作図である。
FIG. 6 is a detailed operational diagram of a control device having a common parameter C.

次に各動作ステ、プにつき説明する。Next, each operation step will be explained.

・ステ、プ1:起動の判定 デバイスAが起動された場合 4ステツプ101 他の場合       →ステ、プ12・ステ、プ12
:起動の判定 デバイスBが起動された場合 →ステップ121 他の場合       →ステ、プ1 ・ステ、プ101:パラメータの移動 パラメータAを共通パラメータCエリアに移しステ、プ
2へ。
・Step 1: Startup determination If device A is activated 4 steps 101 In other cases →Step 12 ・Step 12
: Activation judgment When device B is activated → Step 121 In other cases → Step 1 - Step 101: Move parameter Move parameter A to common parameter C area and go to Step 2.

・ステ、プ121:パラメータの移動 パラメータBを共通パラメータCエリアに移しステップ
2へ。
- Step 121: Move parameter Move parameter B to common parameter C area and proceed to step 2.

会ステ、プ2:コマンドの判定 読込みコマンドの場合→ステ、プ5 他のコマンドの場合 →他のステ、プヘ(図示せず) ・ステ、ブ5:終了の判定 上位装置から終了が指示された場合 →ステ、ブ11 他の場合      →ステ、プ4 ・ステラ プ4:データや受信 、11 上位装置からデータを1バイト受信し、ステ、プ5へ ・ステップ5:データの判定 コントロールコードの場合→ステラフ10他の場合(デ
ータコード)→ステ、プロ0ステ、プロ: 該当するバッファのバッファアドレスにデータを書込み
ステップ7へ。
Step 2: Judgment of the command In the case of a read command → Step 5 In the case of other commands → Other steps, Step 5 (not shown) ・Step 5: Judgment of end Termination is instructed from the host device → Step 11 Other cases → Step 4 ・Step 4: Data and reception, 11 Receive 1 byte of data from the host device and go to Step 5 ・Step 5: Data judgment control code In the case of → Stellaf 10 In other cases (data code) → Ste, Pro 0 Ste, Pro: Write data to the buffer address of the corresponding buffer and go to step 7.

・ステ、ブ7:バ、ファアドレスの更新バッファアドレ
スに+1しステップ8へ。
・Step 7: Add 1 to the update buffer address of step 7 and go to step 8.

・ステ、プ8:パ、ファアドレスの判定更新したバッフ
ァアドレスがバッファ終点アドレスを越えた場合  →
ステップ9越えぬ場合       →ステップ3・ス
テ、プ9:バ、ファアドレスの設定バッファアドレスを
バッファ始点アドレスにセ、トシステ、プ3へ。
・Step 8: Judgment of P and F addresses If the updated buffer address exceeds the buffer end address →
If step 9 is not exceeded → Step 3/Step 9: Setting the buffer address Set the buffer address to the buffer start address, then go to Step 3.

Φステ、プ10:レジスタのセット 受信したコントロールコードをレジスタにセ、トシステ
、ブ3へ。
ΦStep, Step 10: Set the register. Set the received control code in the register, and go to Step 3.

・ステ、プ11:終了報告 デバイスの状態を上位装置に送りてステップ111へ。・Step 11: Completion report Send the device status to the host device and proceed to step 111.

・ステ、ブ111:パラメータの戻し いずれのデバイスが動作していたかを判定し、パラメー
タCの内容を該当するパラメータ(パラメータAmたけ
パラメータB)エリアに戻す。
Step 111: Returning parameters Determine which device was operating and return the contents of parameter C to the corresponding parameter (parameter Am and parameter B) area.

第6図と第4図を比較すれば本発明による効果が大であ
ることが判る。
Comparing FIG. 6 and FIG. 4, it can be seen that the effects of the present invention are great.

すなわち、動作ステップ数が減少し、制御プ・ステ、プ
4: 共通パラメ−1c!#)DEV  ADRをフェッチし
、これをデバイスアドレスとして上位装置に送シ、上位
装置からデータ1バイトを受信する。
That is, the number of operation steps is reduced, and the control step, step 4: common parameter 1c! #) Fetch DEV ADR, send it to the higher-level device as a device address, and receive 1 byte of data from the higher-level device.

共通パラメータCのDEV  ADRには、デバイスA
が起動された場合はDEW  AADRが、またデバイ
スBが起動された場合はDEv B  ADHが格納済
であるから、本ステ、プでは起動されたデバイスを意識
せずパラメータCのDEV  ADRをデバイスアドレ
スとして使用することができる。
DEV ADR of common parameter C includes device A
DEW AADR is already stored when device B is activated, and DEv B ADH is stored when device B is activated, so in this step, DEV ADR of parameter C is used as the device address without being aware of the activated device. It can be used as

従って、本ステ、ブはデバイスに関係なく1本化された
ことになる。
Therefore, this step is integrated into one regardless of the device.

表お、DEV  ADRパラメー4をチェ、りすること
によりいずれのデバイスが起動されたかを知ることもで
きる。(ステップ111を参照のこと) 拳ステ、プロ: 共通パラメータCよりBFF  ADRをフェッチし、
BFF  ADRによりバッファのアドレスを指定し、
受信データを書込む。
Additionally, by checking DEV ADR parameter 4, it is also possible to know which device has been activated. (See step 111) Fist Ste, Pro: Fetch BFF ADR from common parameter C,
Specify the buffer address by BFF ADR,
Write received data.

BFF  ADRには起動されたデバイスに対応してB
FF  A  ADRまたはBFFB  ADRが格納
済であるから、BFFADRKよυアドレス一定すれば
、起動されたデバイスのアクセスすべきバッファアドレ
スが自動的に定まることになる。
BFF ADR has B corresponding to the activated device.
Since FF A ADR or BFFB ADR has already been stored, if the υ address is constant as BFFADRK, the buffer address to be accessed by the activated device will be automatically determined.

従って本ステ、プもデバイスに関係なく1本化されたこ
とになる。
Therefore, this step and step are also unified regardless of the device.

・ステップ7.8,9 : 共通パラ/−IC内のBFF  ADR。・Step 7.8,9: BFF ADR in common para/-IC.

BFF  END、BFF  TOPO各パラメータを
フェッチして使用することにより、本ステ、プは1本化
されている。
By fetching and using the BFF END and BFF TOPO parameters, these steps are combined into one.

・ステップ11: 共通パラメータCからDEV  ADRをフェッチしこ
れをデバイスアドレスとして上位装置に送る。DEV 
 ADRには前述の如く起動されたデバイスのアドレス
が格納済であるから、起動されたデバイスのアドレスが
上位装置に送られることKなる。
- Step 11: Fetch DEV ADR from common parameter C and send it as a device address to the host device. D.E.V.
Since the address of the activated device is already stored in the ADR as described above, the address of the activated device is sent to the higher-level device.

次に1共通パラメータCからDEv 5TATU8をフ
ェッチし、これをステータスバイトとして上位装置に送
シ終了報告とする。      1°:: 、X?−fiスA4 ) (DEV  5TATUS)
は、終了の1類(チャネルエンド、デバイスエンド)ま
たはエラー状態等デバイスの状態を表わすものであシ、
該当する状態が発生したときセットされる。(図示せず
)本ステ、プも共通パラ□メータCのみ使用して動作す
るため1本化されたことになる。
Next, DEv 5 TATU 8 is fetched from 1 common parameter C, and this is used as a status byte to report the completion of transmission to the higher-level device. 1°:: ,X? -fis A4) (DEV 5TATUS)
indicates a type of termination (channel end, device end) or a device state such as an error state.
Set when the applicable condition occurs. (Not shown) This step and step also operate using only the common parameter C, so they are integrated into one.

・ステ、プ10: 本ステップはデバイスAXBにょシ動作が異なる。・Step 10: This step differs in operation from device AXB.

すなわち、受信データがコントロールバイトの時デバイ
スAの場合はレジスタAにコントロールバイトラセット
し、デバイスBの場合は何もしない。
That is, when the received data is a control byte, the control byte is set in register A for device A, and nothing is done for device B.

このため本例では次の轡に工夫している。Therefore, in this example, we have devised the following method.

・パラメータAのRAG  A  ADHにはレジスタ
Aのアドレスを、パラメータBのREG  B  AD
RにはデバイスA1Bで使用しないアドレス’FF’t
−セットしておく。
・Parameter A's RAG A ADH is the address of register A, parameter B's REG B AD
R has an address 'FF't that is not used in device A1B.
-Set it.

本ステップの最初で、共通パラメータCのRE(、AD
Hをフェッチしその値をチェ、りする。
At the beginning of this step, the common parameter C is RE(,AD
Fetch H and check its value.

もし %FFlならばデバイスBが起動された場合であ
るがら何もせず % p p #以外なら、その値(R
EG  ADR)にてレシスタヲ選択シ、コントロール
バイトをセットする。
If %FFl, device B is started but does nothing. % p p If it is other than #, its value (R
Select the register and set the control byte using EG ADR).

従って、本ステ、プもデバイスによらず1本化されたこ
とになる。
Therefore, these steps are also unified regardless of the device.

本ステ、プの他の方法としで、REG ADRを判定する代りK、DEVADRにて判定しても
よいことは容易に理解される。
It is easily understood that in another method of this step, K and DEVADR may be used instead of determining REG ADR.

・ステップ111 共通パラメータCよりDEV  ADRをフェッチし、
DEV  ADRがA(デバイスA)の場合は共通パラ
メータの内容ヲパラメータAエリアに1そうでない場合
はパラメータBエリアに戻す。
・Step 111 Fetch DEV ADR from common parameter C,
If DEV ADR is A (device A), the content of the common parameter is placed in the parameter A area. Otherwise, it is returned to the parameter B area.

従って、本ステ、プもデバイスによらず1作図(制御プ
ログラム)が1本化されることを一層明確にした。
Therefore, it has been further clarified that one drawing (control program) is integrated into one program in this step and step regardless of the device.

なお、以上の説明では上位装置および下位装置を持つ制
御装置を例に挙げたが、制御装置自身が最上位または下
位の装置となった場合も、同一のまたは類似の制御動作
が多額ある場合には本発明の効果が得られることは容易
に理解できる。
In addition, in the above explanation, a control device that has a higher-level device and a lower-level device was taken as an example, but even if the control device itself becomes the highest-level or lower-level device, if there are a large number of identical or similar control operations, It can be easily understood that the effects of the present invention can be obtained.

発明の効果 本発明によれば、複数台の下位装置を制御する制御装置
の制御プログラムを1本化することができるので次の如
き効果がある。
Effects of the Invention According to the present invention, the control program for a control device that controls a plurality of lower-level devices can be integrated into one, so that the following effects can be obtained.

t 制御プログラムの容量を削減でき、制御メモリ容量
の削減、装置の原価低減が可能となる。
t The capacity of the control program can be reduced, the control memory capacity can be reduced, and the cost of the device can be reduced.

または、より多くの下位装、fj1mの制御が可能・・
” ・r となる。
Or, it is possible to control more lower-level equipment and fj1m...
”・r.

2、 制御プログラム構造が簡累化され、バグ発生のポ
テンシャルが軽減される。
2. The control program structure is simplified and the potential for bugs to occur is reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明が適用される制御装置を含むシステム構
成図、第2図は本発明による制御装置の内部ブロック図
、第5図は本発明による管理パラメータの配列図、第4
図および第5図はおよび詳細動作図である。 1・・・上位装置、   2・・・制御装置、3・・・
デバイスA、   4・・・テハイ スB。 21・・・アダプタ、22・・・マイクロCPU。 25・・・制御メモリ、24・・・バッファメモリ、2
5・・・制御レジスタ。 Il、。 牙1廓 才4図 才5肥 C【=D づP  乙  図 オフ 圓
FIG. 1 is a system configuration diagram including a control device to which the present invention is applied, FIG. 2 is an internal block diagram of the control device according to the present invention, FIG. 5 is an arrangement diagram of management parameters according to the present invention, and FIG.
5 and 5 are detailed operation diagrams. 1... Upper device, 2... Control device, 3...
Device A, 4...Technology B. 21...Adapter, 22...Micro CPU. 25... Control memory, 24... Buffer memory, 2
5...Control register. Il. Fang 1 Kaisai 4 Illustrations Said 5 Fatty C [=D zuP Otsu Diagram off En

Claims (1)

【特許請求の範囲】[Claims] t 同一のまたは類似の動作をする複数台の下位装置を
制御するマイクロプログラム方式の制御装置において、
制御に必要な管理パラメータを装置対応に用意された個
別管理パラメータエリア内に持つと共に、1つの共通管
理パラメータエリアを設け、前記各管理パラメータ間で
は各パラメータの配列順を同一とし、制御の開始時には
該当する個別管理パラメータを共通管理パラメータエリ
アに移し、制御の終了時には共通管理パラメータエリア
内の内容を前記の個別管理パラメータエリアに戻し、制
御の途中に於いては共通管理パラメータをアクセスして
制御を実行するようにしたことを特徴とする制御装置。
t In a microprogram type control device that controls multiple lower-level devices that perform the same or similar operations,
The management parameters necessary for control are held in the individual management parameter area prepared for each device, and one common management parameter area is provided, and the arrangement order of each parameter is the same among the management parameters, and when starting control The relevant individual management parameters are moved to the common management parameter area, and when the control ends, the contents in the common management parameter area are returned to the individual management parameter area. During the control, the common management parameters are accessed and controlled. A control device characterized in that:
JP3639582A 1982-03-10 1982-03-10 Control device Pending JPS58154042A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3639582A JPS58154042A (en) 1982-03-10 1982-03-10 Control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3639582A JPS58154042A (en) 1982-03-10 1982-03-10 Control device

Publications (1)

Publication Number Publication Date
JPS58154042A true JPS58154042A (en) 1983-09-13

Family

ID=12468660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3639582A Pending JPS58154042A (en) 1982-03-10 1982-03-10 Control device

Country Status (1)

Country Link
JP (1) JPS58154042A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH062560U (en) * 1992-06-10 1994-01-14 日本航空電子工業株式会社 Cable connector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH062560U (en) * 1992-06-10 1994-01-14 日本航空電子工業株式会社 Cable connector

Similar Documents

Publication Publication Date Title
US4939644A (en) Input/output controller for controlling the sequencing of the execution of input/output commands in a data processing system
US5526523A (en) Interface between operating system and operating system extension
KR910005997B1 (en) Operating system supervisor method and apparatus for data processing apparatus
USRE42727E1 (en) Method for quickly booting a computer system
US6029209A (en) Method and arrangement for allowing a computer to communicate with a data storage device
US6070204A (en) Method and apparatus for using universal serial bus keyboard to control DOS operations
JPH08505965A (en) Context switching device and method
KR100843136B1 (en) Apparatus and method for controlling arithmetic processing in nonvolatile memory
EP0335318A2 (en) Input and output control system
EP2054800A2 (en) Flash memory access circuit
JPH0429102B2 (en)
US20050144613A1 (en) Update firmware method and apparatus
JPS58154042A (en) Control device
US6636992B1 (en) Method for renewing program code in an embedded micro-controller unit
KR100534613B1 (en) apparatus and method for booting system using flash memory
US6871238B1 (en) Method for configuring a single hardware I/O control block architecture for use with both mirrored and non-mirrored data transfers
US6314482B1 (en) Method and system for indexing adapters within a data processing system
JP3125634B2 (en) Electronic computer system
JPS6211369B2 (en)
JPS59112325A (en) Electronic computer system
JP2584903B2 (en) External device control method
JPS6238746B2 (en)
JPH04108201U (en) Programmable controller programming device
JPH07200396A (en) Computer system
JPS592028B2 (en) display terminal device