[go: up one dir, main page]

JPS5815250A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5815250A
JPS5815250A JP56114716A JP11471681A JPS5815250A JP S5815250 A JPS5815250 A JP S5815250A JP 56114716 A JP56114716 A JP 56114716A JP 11471681 A JP11471681 A JP 11471681A JP S5815250 A JPS5815250 A JP S5815250A
Authority
JP
Japan
Prior art keywords
contact
layer
contact electrode
manufacturing
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56114716A
Other languages
English (en)
Other versions
JPS637464B2 (ja
Inventor
Kazunori Imaoka
今岡　和典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56114716A priority Critical patent/JPS5815250A/ja
Priority to DE8282303828T priority patent/DE3273569D1/de
Priority to EP82303828A priority patent/EP0070737B1/en
Publication of JPS5815250A publication Critical patent/JPS5815250A/ja
Publication of JPS637464B2 publication Critical patent/JPS637464B2/ja
Priority to US07/165,367 priority patent/US4801559A/en
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特に半導体素子
表面の平坦化の方法に関する。
ＬＳＩ、超ＬＳＩ等のようにパターンがますます微細化
し高集積化された半導体装置の多層配線を形成する際に
、配線の断線や絶縁膜の膜切れの発生を防止するため素
子表面を平坦化することがきわめて重要な課題となる。
この目的から第１図（ａ）に示すようにシリコン基板ｌ
上に配設されたアルミニウム等よりなるコンタクト電ｆ
Ｍ２と、これの周囲に形成された燐シリケートガブス（
ＰＳ（））層のような絶縁膜８をほぼ同等の高さとして
、表面を平坦化することが試みられた。このような構造
を有する微細パターンを形成するには、リフトオフ法が
多く用いられるが、その場合には図示のようにコンタク
ト電極２と絶縁膜８の間に楔状の隙間４が生じる。その
ためこの上に配線−等を形成した場合には、−上記隙間
４の所で配線層の断線を招く。
この難点を除去するため、上記隙間４を液状の熱硬化性
絶縁材料を塗布法により埋める方法が提唱されている。
即ち第１図（至）に見られるごとく、熱硬化せしめて樹
脂膜５を形成し、次いでこれをリアクティブ・スパッタ
エツチング法のようなドア ブイエツチング法により１度その厚さ分程度を除去して
、同図（Ｃ）に見られる如くコンタクト電極２及び絶縁
［８表面を露出させる。
上記処理により隙間４は上述の樹脂層５により充填され
、表面は略平坦化される。そこで同図（ｄ）に示すよう
にこの上にアルミニウム（ＡＩり等よりなる配線体６を
形成すれば、配線体６の断線を生じる恐れはない。
所が上記方法では配線体６とコンタクト電極２との接触
面積が小さいため、この部分の抵抗値が大きなものとな
る。もともと接触面積の小さい微細パターンにあっては
この点は特に問題となる。
本発明の目的はコンタクト電極と配線体との接触面積を
減少することなく」−紀隙間を充填し得る半導体装置の
製造方法を提供することにある。
本発明の特徴は、」二記コンクク）！極材料にモリブデ
ン、タンタル、チタン、タングステン、白金並びにこれ
らの硅化物の中から選ばれた少なくとも一つを用い、且
つ上記隙間をシリコン多結晶により充填し、しかる後配
線体を形成する工程を含むことにある。
以下本発明の一実施例を図面により説明する。
第２図は上記一実施例を製造工程の順に示す要部断面図
であって、先ず同図（ａ）に示すようにシリコン基板１
上を被覆する絶縁膜例えばＰＳＧｌｐ８に、所定のパタ
ーンに従つ９．て形成されたホトレジスト＠【０をマス
クとしてコンタクト窓１１を開口し、次いで上記ホトレ
ジスト膜ｔ　ｏヲマスクとしてスパッタ法によりモリブ
デン（ＭＯ）のような高融点金属を北記コンタクト窓ｌ
ｌ内に被着せしめ、コンタクト電極１２を形成する。こ
のときホトレジスト膜１０上に被着したＭＯ層１２は、
ホトレジスト膜ｌＯを除去することにより同図（ト）に
見られる如く同時に除去され、前記第１図（ａ）と同じ
状類が得られる。なお上記コンタクト電極１２の厚さは
ＰＳＧ層８の厚さとほぼ同等に形成しておく。
以上の工程ではコンタクト電極材料をＭＯのような高融
点金属としたことが従来の製造方法と異の間に楔状の隙
間４を生じる点は従来と変りはない。
次いで第２図（Ｃ）に示すようにコンタクト電４１１２
及びＰＳＧ層８上に減圧化学気相成長（ＣＶＤ）法によ
りシリコン多結晶層１８を被着せしめる。
コンタクト電極１２は前記材料で構成されテイルので多
結晶シリコン成長温度下でも十分耐える。
本工程において用いた減圧ＣＶＤ法によれば、微小間隙
にもシリコン多結晶を成長させることができるので、上
記楔状の隙間４にシリコン多結晶カ充填される。
このあとの工程は従来と同様に進めてよく、即ちリアク
ティブ・スパッタエツチング法の工うなドライエツチン
グ法により、第２図（Ｃ１）に見られるようにコンタク
トｗ１．極１２及び２８０層８表面が露出するまでシリ
コン多結晶層１８を除去する。
以上により前記楔状の隙間４は残留せるシリコン多結晶
層１８′により埋められてコンタクト電１１１２及びＰ
ＳＧ−８よりなる層の表面は略平坦面に形成された。
次いで同図（ｅ）に示すように所定のパターンに従って
アルミニウム（Ａ［）よりなる配線体６を形成し、四に
凡そ４００［：℃］の温度で加熱処理を施こす。これに
より上記配線体のＡｌと隙間に充填されたＳｌとが反応
して両者は一体化する。なお本工程においてコンタク）
［ｇ７Ａ１２は高融点金属により形成されているので何
ら影響を受けない。
以上により得られた本実施例の半導体装置においては、
配線体６とシリコン多結晶層１８’と一体化してコンタ
クト電極１２とオーミック接触しているので、両者の接
触面積が従来例のように小さくなることはなく、従って
当該部分における抵抗値の増大は生じない。しかも配線
層６は下地−が平坦化されているので断線する危険はな
く、この点は従来と変りはない。
本発明は上記一実施例に限定されることなくＷに種々変
形して実施し得る。
例えば本発明は半導体基板に直接接触する第１層のｔ極
及び配線のみならず更にその上層の配線、即ち多層配線
を形成する場合にも用い得る。
またコンタクト電極材料はＭＯのみならず、タンク）ｖ
　（Ｔａ　）　＊　チタン（Ｔｉ）、及びタングステン
（Ｗ）、白金（Ｐｔ）並びにこれらの硅化物を用いても
よい。
更に楔状の隙間５にシリコン多結晶を充填するための工
程は本実施例に限定されるものではなく、多開口した後
、ＭＯのような高融点金属ＮＩＪ１２゜１２′をスパッ
タ法により被着せしめ、次いで同図（ト）に示すように
減圧ＣＶＤ法によりシリコン多結晶Ｍ１Ｂを形成し、こ
れの不要部分及びＭＯ層１２をドライエツチング法によ
り除去して同図（Ｃ）に示すように平ｍ面を形成するこ
ともできる。
以上説明した如く本発明によれば電極・配線の抵抗を増
大させることなく、素子表面を平坦化することができる
。
【図面の簡単な説明】
第１図は従来のｆＭ？Ｍ方法の説明に供するための要部
断面図、第２図及び第８図はそれぞれ本発明の一実施例
及び変形例を示す要部断面図である。 図において、ｌは半導体基板、８は絶縁膜、４はコンタ
クト電極と絶縁膜の間の隙間、６は配線体、１２は高融
点金属よりなるコンタクト電極を示す。

Claims (1)

  1. 【特許請求の範囲】 半導体基板上に配設されたコンタク）！ＦＭと該コンタ
    クト電極形成部を除く池の区域を被覆する絶縁膜とを形
    成した後、前記コンタクト電極上より前記絶縁膜上に延
    在する配線体を形成する工程を有する半導体装置の製造
    方法において、前記コンタクトｉ［極をモリブデン、タ
    ンタル、チタン。 タングステン、白金、並びにこれらの硅化物の中から選
    ばれた少なくとも一つを用いて形成し、且つ前記コンタ
    ク）！極と前記絶縁膜との間をシリコン多結晶により充
    填し、しかる後配線体を形成する工程を有することを特
    徴とする半導体装置の製造方法。
JP56114716A 1981-07-21 1981-07-21 半導体装置の製造方法 Granted JPS5815250A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP56114716A JPS5815250A (ja) 1981-07-21 1981-07-21 半導体装置の製造方法
DE8282303828T DE3273569D1 (en) 1981-07-21 1982-07-21 Semiconductor device having an electrode, and method for producing the same
EP82303828A EP0070737B1 (en) 1981-07-21 1982-07-21 Semiconductor device having an electrode, and method for producing the same
US07/165,367 US4801559A (en) 1981-07-21 1988-02-29 Process for forming planar wiring using polysilicon to fill gaps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56114716A JPS5815250A (ja) 1981-07-21 1981-07-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5815250A true JPS5815250A (ja) 1983-01-28
JPS637464B2 JPS637464B2 (ja) 1988-02-17

Family

ID=14644827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56114716A Granted JPS5815250A (ja) 1981-07-21 1981-07-21 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4801559A (ja)
EP (1) EP0070737B1 (ja)
JP (1) JPS5815250A (ja)
DE (1) DE3273569D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59205717A (ja) * 1983-04-25 1984-11-21 シ−メンス、アクチエンゲゼルシヤフト 半導体集積回路の低抵抗接触生成方法
JP2011527832A (ja) * 2008-07-11 2011-11-04 サンディスク スリーディー，エルエルシー 不揮発性メモリデバイスを製作する方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2563048B1 (fr) * 1984-04-13 1986-05-30 Efcis Procede de realisation de contacts d'aluminium a travers une couche isolante epaisse dans un circuit integre
FR2566181B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
WO1986004447A1 (en) * 1985-01-29 1986-07-31 Ramtron Corporation Method of making an integrated ferroelectric device, and device produced thereby
JPS62126632A (ja) * 1985-11-27 1987-06-08 Toshiba Corp 半導体装置の製造方法
US4961822A (en) * 1989-04-17 1990-10-09 Liao Kuan Y Fully recessed interconnection scheme with titanium-tungsten and selective CVD tungsten
JP2954263B2 (ja) * 1990-03-22 1999-09-27 沖電気工業株式会社 半導体装置の製造方法
IT1252056B (it) 1991-11-22 1995-05-29 St Microelectronics Srl Procedimento per la realizzazione di contatti metallici ad alta stabilita' in un circuito integrato ad uno o piu' livelli di metallizzazione
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5540810A (en) * 1992-12-11 1996-07-30 Micron Technology Inc. IC mechanical planarization process incorporating two slurry compositions for faster material removal times
US5950099A (en) * 1996-04-09 1999-09-07 Kabushiki Kaisha Toshiba Method of forming an interconnect
JP2001118927A (ja) * 1999-10-22 2001-04-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6774488B2 (en) * 2001-10-22 2004-08-10 Winbond Electronics Corp. Low leakage and low resistance for memory and the manufacturing method for the plugs
CN1301551C (zh) * 2002-12-13 2007-02-21 华邦电子股份有限公司 存储器制造方法及装置
US7348672B2 (en) * 2005-07-07 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnects with improved reliability
US20070052047A1 (en) * 2005-09-01 2007-03-08 Costas Hadjiloucas Metal contact systems for semiconductor-based pressure sensors exposed to harsh chemical and thermal environments
US20100068233A1 (en) * 2008-09-16 2010-03-18 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Modifiable dosage form
US20100069821A1 (en) * 2008-09-16 2010-03-18 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Ex vivo modifiable medicament release-sites final dosage form
US20100068254A1 (en) * 2008-09-16 2010-03-18 Mahalaxmi Gita Bangera Modifying a medicament availability state of a final dosage form
US20100068152A1 (en) * 2008-09-16 2010-03-18 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Ex vivo modifiable particle or polymeric based final dosage form
US20100068235A1 (en) * 2008-09-16 2010-03-18 Searete LLC, a limited liability corporation of Deleware Individualizable dosage form
US20100068275A1 (en) * 2008-09-16 2010-03-18 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Personalizable dosage form
US20100068256A1 (en) * 2008-09-16 2010-03-18 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Ex vivo modifiable medicament release-substance
US20100068153A1 (en) * 2008-09-16 2010-03-18 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Ex vivo activatable final dosage form

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5284002A (en) * 1975-12-31 1977-07-13 Ibm Method of forming conductive pattern on substrata
JPS52106675A (en) * 1976-03-05 1977-09-07 Toshiba Corp Manufacturing method of semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1806980A1 (de) * 1967-11-15 1969-06-19 Fairchild Camera Instr Co Halbleiter-Bauelement
US4017886A (en) * 1972-10-18 1977-04-12 Hitachi, Ltd. Discrete semiconductor device having polymer resin as insulator and method for making the same
US3946476A (en) * 1975-01-22 1976-03-30 Dracon Industries Automatic multi-conductor quick connect termination tool
JPS522166A (en) * 1975-06-24 1977-01-08 Hitachi Ltd Method of pulling out wiring from highly inpure dope layer
JPS5228868A (en) * 1975-08-29 1977-03-04 Hitachi Ltd Semiconductor device
JPS5317393A (en) * 1976-07-31 1978-02-17 Mitsubishi Heavy Ind Ltd Commodities delivery detector
US4164461A (en) * 1977-01-03 1979-08-14 Raytheon Company Semiconductor integrated circuit structures and manufacturing methods
JPS5917852B2 (ja) * 1977-02-07 1984-04-24 日本電気株式会社 半導体装置
US4109372A (en) * 1977-05-02 1978-08-29 International Business Machines Corporation Method for making an insulated gate field effect transistor utilizing a silicon gate and silicide interconnection vias
JPS543480A (en) * 1977-06-09 1979-01-11 Fujitsu Ltd Manufacture of semiconductor device
JPS5585042A (en) * 1978-12-21 1980-06-26 Mitsubishi Electric Corp Semiconductor device
US4291322A (en) * 1979-07-30 1981-09-22 Bell Telephone Laboratories, Incorporated Structure for shallow junction MOS circuits
JPS5932151A (ja) * 1982-08-18 1984-02-21 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5284002A (en) * 1975-12-31 1977-07-13 Ibm Method of forming conductive pattern on substrata
JPS52106675A (en) * 1976-03-05 1977-09-07 Toshiba Corp Manufacturing method of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59205717A (ja) * 1983-04-25 1984-11-21 シ−メンス、アクチエンゲゼルシヤフト 半導体集積回路の低抵抗接触生成方法
JP2011527832A (ja) * 2008-07-11 2011-11-04 サンディスク スリーディー，エルエルシー 不揮発性メモリデバイスを製作する方法

Also Published As

Publication number Publication date
DE3273569D1 (en) 1986-11-06
JPS637464B2 (ja) 1988-02-17
US4801559A (en) 1989-01-31
EP0070737A3 (en) 1984-06-06
EP0070737A2 (en) 1983-01-26
EP0070737B1 (en) 1986-10-01

Similar Documents

Publication Publication Date Title
JPS5815250A (ja) 半導体装置の製造方法
US4337115A (en) Method of forming electrodes on the surface of a semiconductor substrate
US3900944A (en) Method of contacting and connecting semiconductor devices in integrated circuits
JPH04229618A (ja) 集積回路デバイスの接点及びその形成方法
KR900001652B1 (ko) 반도체 장치 및 그 제조방법
JPS58116751A (ja) 半導体装置の製造方法
JPH03191536A (ja) 集積回路に小さな電極を製造する方法
JPS6194346A (ja) 半導体装置の製造方法
JPS6085514A (ja) 半導体装置の製造方法
JPS596560A (ja) 半導体装置の製造方法
JPH0342834A (ja) 半導体装置
JPH0570938B2 (ja)
JPS59175124A (ja) 半導体装置の製造方法
JPS641055B2 (ja)
KR0141944B1 (ko) 반도체소자의 제조방법
JPS59163822A (ja) 半導体装置の製造方法
JPS60115265A (ja) 半導体装置及びその製造方法
JPS6143855B2 (ja)
JPS62163342A (ja) 半導体装置
JPS6216547A (ja) 半導体装置の製造方法
JPS6149439A (ja) 半導体装置の製造方法
JPS639952A (ja) 半導体装置の製造方法
JPH01278748A (ja) 配線形成方法
JPS58125848A (ja) 半導体装置の製造方法
JPS58199553A (ja) 半導体装置の製造方法