JPS58147141A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPS58147141A JPS58147141A JP57030038A JP3003882A JPS58147141A JP S58147141 A JPS58147141 A JP S58147141A JP 57030038 A JP57030038 A JP 57030038A JP 3003882 A JP3003882 A JP 3003882A JP S58147141 A JPS58147141 A JP S58147141A
- Authority
- JP
- Japan
- Prior art keywords
- slots
- leadframe
- resin
- lead terminals
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011347 resin Substances 0.000 claims abstract description 23
- 229920005989 resin Polymers 0.000 claims abstract description 23
- 238000004806 packaging method and process Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 19
- 238000005452 bending Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 11
- 239000010409 thin film Substances 0.000 description 7
- 238000005476 soldering Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 241000238557 Decapoda Species 0.000 description 1
- 229910003271 Ni-Fe Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電子部品に関し、特にリードフレームによっ
てリード端子を形成し絶縁性樹脂で外装した形態の電子
部品に関する。
てリード端子を形成し絶縁性樹脂で外装した形態の電子
部品に関する。
一般に電子部品は、エネルギーの供給を得て増巾、発振
等の能動的機能を発揮する能動電子部品とこれに対称す
る受動電子部品とに大別される。
等の能動的機能を発揮する能動電子部品とこれに対称す
る受動電子部品とに大別される。
前者の能動部品にはトランジスタ、ＩＣ等が含まれ、後
者の受動部品には抵抗器、コンデンサ、コイル、ダイオ
ード類等が含まれる。これらの電子部品は所定の機能を
有する素子の電極部分にボンディング法、溶接法、半田
付法の凄続技術を用いてリード端子を接続し、さらに絶
縁性樹脂による外装を施して使用に供する。また使用条
件に応じて素子材料、構造等を選定している。例えば受
動電子部品の一種である磁気抵抗効果素子ではシリコン
基板、ガラス基板あるいはセラミック基板等の平滑な絶
縁性基板上に真空蒸着法あるいはスパッタリング法、を
用いて薄膜抵抗体を形成する。次にこれを抵抗素子とし
てリードフレーム上に傘付け、ボンディングワイヤにて
それぞれの電極部を接続するか、あるいはリード線を外
部リードとして使用する場合は半田付は法にて直接半田
付する。
者の受動部品には抵抗器、コンデンサ、コイル、ダイオ
ード類等が含まれる。これらの電子部品は所定の機能を
有する素子の電極部分にボンディング法、溶接法、半田
付法の凄続技術を用いてリード端子を接続し、さらに絶
縁性樹脂による外装を施して使用に供する。また使用条
件に応じて素子材料、構造等を選定している。例えば受
動電子部品の一種である磁気抵抗効果素子ではシリコン
基板、ガラス基板あるいはセラミック基板等の平滑な絶
縁性基板上に真空蒸着法あるいはスパッタリング法、を
用いて薄膜抵抗体を形成する。次にこれを抵抗素子とし
てリードフレーム上に傘付け、ボンディングワイヤにて
それぞれの電極部を接続するか、あるいはリード線を外
部リードとして使用する場合は半田付は法にて直接半田
付する。
更にしかるべき表面処理を施した後、熱硬化性樹脂で外
装を行い使用に供する。
装を行い使用に供する。
近年の電子部品の小型化に伴ない受動電子部品ある。こ
の為外装方法や外部リード接続方法に工夫がなされ、外
装方法ではディッピング法あるいはトランスファーモー
ルド法に移行している。しかしながら電子部品が小屋化
されるのに伴ない、リード端子の接続！！１ｍが弱くな
り、実装時には極力、外部から力をかけない様に注意を
払わなければならなくなっている。実装時に力がかかっ
た場合には、リード端子根元と外装樹脂との間にクラッ
クが発生する為、耐湿特性の劣化を招き、故障の原因と
なる等の問題が生じている。
の為外装方法や外部リード接続方法に工夫がなされ、外
装方法ではディッピング法あるいはトランスファーモー
ルド法に移行している。しかしながら電子部品が小屋化
されるのに伴ない、リード端子の接続！！１ｍが弱くな
り、実装時には極力、外部から力をかけない様に注意を
払わなければならなくなっている。実装時に力がかかっ
た場合には、リード端子根元と外装樹脂との間にクラッ
クが発生する為、耐湿特性の劣化を招き、故障の原因と
なる等の問題が生じている。
本発明は、かかる問題を解決する為リード端子をリード
フレームで兼用し、更にリードフレームの一部に長大加
工を行ない、この長大内に外装樹脂を流し込むことによ
り、外力に対しリード端子の強度を向上させた電子部品
を提供する事にある。
フレームで兼用し、更にリードフレームの一部に長大加
工を行ない、この長大内に外装樹脂を流し込むことによ
り、外力に対しリード端子の強度を向上させた電子部品
を提供する事にある。
更に、素子の接続にワイヤーボンディング法も採用する
事が出来る為、温度ストレスに対し順応性の高い電子部
品を提供する事を目的とするものである。
事が出来る為、温度ストレスに対し順応性の高い電子部
品を提供する事を目的とするものである。
本発明の要旨は、リード端子となるリードフレーム内に
リード端子長手方向と平−行な位置になるような長大を
設け、外装時に樹脂を長大内に流し込んで構成したもの
である。例えばＮｉ−Ｆｅ合金あるいはりン育銅合金等
の金属材料より形成されたリードフレーム上に所定の機
能を有する素子を接着し、素子電極部とリードフレーム
とをワイヤーボンディング工法あるいは半田付工法等の
接続技術を用いて接続する。素子はシリコン基板等の平
滑基板上に絶縁膜を介して形成される。微細パターンを
持つ素子では真空蒸着法あるいはスパッタリング法によ
り薄膜を形成した後フォトリングラフィ技術を利用して
所定のパターンを形成して素子として使用する。又、金
属製マスクを使用し薄膜形成時に同時にパターンを形成
する法や、スクリーン印刷法も使用してもよい６次に素
子表面にバッファーコーティング剤を塗布、乾燥させた
後、トランスファーモールド法あるいはディッピング法
による外装を行う。
リード端子長手方向と平−行な位置になるような長大を
設け、外装時に樹脂を長大内に流し込んで構成したもの
である。例えばＮｉ−Ｆｅ合金あるいはりン育銅合金等
の金属材料より形成されたリードフレーム上に所定の機
能を有する素子を接着し、素子電極部とリードフレーム
とをワイヤーボンディング工法あるいは半田付工法等の
接続技術を用いて接続する。素子はシリコン基板等の平
滑基板上に絶縁膜を介して形成される。微細パターンを
持つ素子では真空蒸着法あるいはスパッタリング法によ
り薄膜を形成した後フォトリングラフィ技術を利用して
所定のパターンを形成して素子として使用する。又、金
属製マスクを使用し薄膜形成時に同時にパターンを形成
する法や、スクリーン印刷法も使用してもよい６次に素
子表面にバッファーコーティング剤を塗布、乾燥させた
後、トランスファーモールド法あるいはディッピング法
による外装を行う。
次に、本発明の実施例を図面を＃照して詳細に説明する
。
。
第１図（ａ）、φ）および第２図（神、（呻はそれぞれ
従来の電子部品の１種である磁気抵抗効果素子の例を示
す断面図及び斜視図である。第１図（ａ） 、 （ｂ）
の例では、接続工法に半田付工法を採用したもので、平
滑基板２上に薄膜抵抗体ｌを形成した後、素子電極部４
の部分でリード端子ｌＯと半田付けを行っている。最後
に樹脂材による外装６を施して完成する。又、第２図（
ａ） 、 （ｂ）の例では、接続工法にボンディング工
法を採用したもので平滑基板２上に薄膜抵抗体１を形成
し、リードフレーム３にダイボンディングを行う。その
後ボンディングワイヤ４により、抵抗素子電極部分とリ
ードフレーム３とを接続する。更に素子保護用樹脂５を
コーティングし、モールド成形を行い、外装６を施して
完了する。このような構成ではリードフレーム３の周囲
に樹脂が単にかぶさっているだけであるためリードフレ
ーム３から伸びたリード端子に外力が加わると、リード
端子の根元で外装樹脂部分が毀損してしまう欠点がある
。
従来の電子部品の１種である磁気抵抗効果素子の例を示
す断面図及び斜視図である。第１図（ａ） 、 （ｂ）
の例では、接続工法に半田付工法を採用したもので、平
滑基板２上に薄膜抵抗体ｌを形成した後、素子電極部４
の部分でリード端子ｌＯと半田付けを行っている。最後
に樹脂材による外装６を施して完成する。又、第２図（
ａ） 、 （ｂ）の例では、接続工法にボンディング工
法を採用したもので平滑基板２上に薄膜抵抗体１を形成
し、リードフレーム３にダイボンディングを行う。その
後ボンディングワイヤ４により、抵抗素子電極部分とリ
ードフレーム３とを接続する。更に素子保護用樹脂５を
コーティングし、モールド成形を行い、外装６を施して
完了する。このような構成ではリードフレーム３の周囲
に樹脂が単にかぶさっているだけであるためリードフレ
ーム３から伸びたリード端子に外力が加わると、リード
端子の根元で外装樹脂部分が毀損してしまう欠点がある
。
′ｓ３図（Ｍ） 、 （ｂ）および第４図（ａ）、Φ）
はそれぞれ本発明の実施例に係る電子部品の断面図およ
び斜視図である。また第３図（Ｃ）および第４図（Ｃ）
はそれぞれ外装処理前の内部構造を示した斜視図である
。
はそれぞれ本発明の実施例に係る電子部品の断面図およ
び斜視図である。また第３図（Ｃ）および第４図（Ｃ）
はそれぞれ外装処理前の内部構造を示した斜視図である
。
なお、′ｓ３図（ａ） 〜（Ｃ）および！Ｊ４図（ａ）
〜（ｃ）はいずれも双方向リード端子を有する磁気抵抗
効果素子についての実施例を示したものである。シリコ
ン基板等の平滑基板２上に絶縁膜を形成した後、真空蒸
着法あるいはスパッタリング法にて薄膜抵抗体１を形成
する。−次にフォトリソグラフィ技術により微細パター
ンを加工した後パッシベーション膜を付着させ抵抗素子
とする。抵抗素子はダイボンディングによりリードフレ
ーム３に接着し、ボンディングワイヤ４（二より素子電
極部７とリードフレーム３を接続する。更に素子表面に
保護用樹脂５を塗布し乾燥させた後、絶縁性樹脂の外装
６によりモールド成形して使用に供する。第３図（ａ）
〜（Ｃ）および第４図（Ｊｌ） 、 （Ｃ）に示す如く
、絶縁性樹脂でコートされるリードフレーム３内に、長
軸方向ｈＶ゛リード端子と平行にのびた複数個の長穴８
を設けてあり、外装を行う事により、絶縁性樹脂がこの
長大８内に流れ込み、これによってリード端子が強度に
固定される。
〜（ｃ）はいずれも双方向リード端子を有する磁気抵抗
効果素子についての実施例を示したものである。シリコ
ン基板等の平滑基板２上に絶縁膜を形成した後、真空蒸
着法あるいはスパッタリング法にて薄膜抵抗体１を形成
する。−次にフォトリソグラフィ技術により微細パター
ンを加工した後パッシベーション膜を付着させ抵抗素子
とする。抵抗素子はダイボンディングによりリードフレ
ーム３に接着し、ボンディングワイヤ４（二より素子電
極部７とリードフレーム３を接続する。更に素子表面に
保護用樹脂５を塗布し乾燥させた後、絶縁性樹脂の外装
６によりモールド成形して使用に供する。第３図（ａ）
〜（Ｃ）および第４図（Ｊｌ） 、 （Ｃ）に示す如く
、絶縁性樹脂でコートされるリードフレーム３内に、長
軸方向ｈＶ゛リード端子と平行にのびた複数個の長穴８
を設けてあり、外装を行う事により、絶縁性樹脂がこの
長大８内に流れ込み、これによってリード端子が強度に
固定される。
以上の構造とする事により、熱によるストレス、あるい
は機械的な外力に強いリード端子を有する電子部品が得
られる。温度ストレスに対しては、リード端子内に長穴
を設けた事により、熱抵抗が大きくなり、素子への影響
も少ない、更にボンディングワイヤ、バッファー用樹脂
が熱歪を吸収するとともに、リード端子に加わる曲げ引
張力に対してはリードフレーム長大内の絶縁性樹脂が応
力を発生し外力に対抗する効果を発揮する。％に、リー
ド端子の幅方向から加わる外力に対しては蝦も強固に対
抗することとなる。
は機械的な外力に強いリード端子を有する電子部品が得
られる。温度ストレスに対しては、リード端子内に長穴
を設けた事により、熱抵抗が大きくなり、素子への影響
も少ない、更にボンディングワイヤ、バッファー用樹脂
が熱歪を吸収するとともに、リード端子に加わる曲げ引
張力に対してはリードフレーム長大内の絶縁性樹脂が応
力を発生し外力に対抗する効果を発揮する。％に、リー
ド端子の幅方向から加わる外力に対しては蝦も強固に対
抗することとなる。
本発明の電子部品は、リードフレームをリード端子とす
る構造である為、組立工程の自動化が容易であり、大量
生産に適する。又これにより信頼性の高い電子部品を安
値に提供する事が出来る。
る構造である為、組立工程の自動化が容易であり、大量
生産に適する。又これにより信頼性の高い電子部品を安
値に提供する事が出来る。
ｍ１図（＆）、Φ）シよび第２図（神、φ）は従来の電
子部品の各種例を示した断面図および斜視図、第３図（
’ｌ） 、 （ｂ） 、 （Ｃ）および第４図（ａ）、
Φ） 、 （Ｃ）は本発明の１・・・薄膜抵抗体、２・
・・平滑基板、３・−・リードフレーム、４・・・ボン
ディングワイヤ、６・・・外装、７・・・素子電極部、
８・・・長大。 代理人 弁理士 染 川 利 吉
子部品の各種例を示した断面図および斜視図、第３図（
’ｌ） 、 （ｂ） 、 （Ｃ）および第４図（ａ）、
Φ） 、 （Ｃ）は本発明の１・・・薄膜抵抗体、２・
・・平滑基板、３・−・リードフレーム、４・・・ボン
ディングワイヤ、６・・・外装、７・・・素子電極部、
８・・・長大。 代理人 弁理士 染 川 利 吉
Claims (1)
- リード端子を兼ねたリードフレーム上に部品素子を搭載
し、前記リードフレームと前記部品素子の電ＩｆＭ部分
とを接続して絶縁性樹脂で外装した電子部品において、
前記リードフレームにリード端子の伸長方向と平行にの
びた長大を形成し、外装時の絶縁性樹脂を前記長大内に
流入せしめたことを％像とする電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030038A JPS58147141A (ja) | 1982-02-26 | 1982-02-26 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030038A JPS58147141A (ja) | 1982-02-26 | 1982-02-26 | 電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58147141A true JPS58147141A (ja) | 1983-09-01 |
Family
ID=12292649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57030038A Pending JPS58147141A (ja) | 1982-02-26 | 1982-02-26 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147141A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004027882A3 (de) * | 2002-09-17 | 2004-07-29 | Osram Opto Semiconductors Gmbh | Leadframe-basiertes gehäuse, oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung |
| US6984884B2 (en) | 2003-06-11 | 2006-01-10 | Mitsubishi Denki Kabushiki Kaisha | Electric power semiconductor device |
| EP1111738A4 (en) * | 1998-08-31 | 2006-01-11 | Rohm Co Ltd | SEMICONDUCTOR DEVICE AND SUBSTRATE APPLYING THEREFOR |
| EP1770796A1 (de) * | 2005-09-29 | 2007-04-04 | Osram Opto Semiconductors GmbH | Strahlungsemittierendes Bauelement |
| JP2009147032A (ja) * | 2007-12-13 | 2009-07-02 | Panasonic Corp | 半導体装置および光ピックアップ装置 |
-
1982
- 1982-02-26 JP JP57030038A patent/JPS58147141A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1111738A4 (en) * | 1998-08-31 | 2006-01-11 | Rohm Co Ltd | SEMICONDUCTOR DEVICE AND SUBSTRATE APPLYING THEREFOR |
| WO2004027882A3 (de) * | 2002-09-17 | 2004-07-29 | Osram Opto Semiconductors Gmbh | Leadframe-basiertes gehäuse, oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung |
| US7102213B2 (en) | 2002-09-17 | 2006-09-05 | Osram Opto Semiconductors Gmbh | Leadframe-based housing, leadframe strip, surface-mounted optoelectronic-component, and production method |
| CN100449798C (zh) * | 2002-09-17 | 2009-01-07 | 奥斯兰姆奥普托半导体有限责任公司 | 引线架基罩壳及其制造方法、引线架带和电子元件 |
| US6984884B2 (en) | 2003-06-11 | 2006-01-10 | Mitsubishi Denki Kabushiki Kaisha | Electric power semiconductor device |
| EP1770796A1 (de) * | 2005-09-29 | 2007-04-04 | Osram Opto Semiconductors GmbH | Strahlungsemittierendes Bauelement |
| US7675085B2 (en) | 2005-09-29 | 2010-03-09 | Osram Opto Semiconductors Gmbh | Radiation emitting component |
| JP2009147032A (ja) * | 2007-12-13 | 2009-07-02 | Panasonic Corp | 半導体装置および光ピックアップ装置 |
| US7961585B2 (en) | 2007-12-13 | 2011-06-14 | Panasonic Corporation | Semiconductor device and optical pickup device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175151B1 (en) | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JPH065401A (ja) | チップ型抵抗素子及び半導体装置 | |
| US6529115B2 (en) | Surface mounted resistor | |
| JPS58147141A (ja) | 電子部品 | |
| US4138656A (en) | Attachment of leads to electrical components | |
| JPH0582977B2 (ja) | ||
| JP3975596B2 (ja) | 混成集積回路装置 | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JP2002373961A (ja) | 樹脂封止型電子装置 | |
| JPS6318335B2 (ja) | ||
| JPS62260350A (ja) | 混成集積回路装置 | |
| JPS63181396A (ja) | 半導体の実装方法 | |
| JP2605157B2 (ja) | モールドパッケージ型厚膜ハイブリッドｉｃ | |
| JP4620915B2 (ja) | 樹脂封止型半導体装置 | |
| JP3085031B2 (ja) | チップ型セラミック電子部品 | |
| JPH0414916Y2 (ja) | ||
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH0526761Y2 (ja) | ||
| JP2571795Y2 (ja) | 樹脂封止形電子部品 | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JPS6050342B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JPH0387270A (ja) | 感熱記録ヘッド | |
| JPH0358462A (ja) | 樹脂封止型半導体装置 |