JPS58146114A - レベルコントロ−ル回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は１オ一デイオ増幅器におけるボリュームコント
シール回路等として用いるのに適したレベルコントロー
ル回路に関するものである。

オーディオ増幅器における出力信号の振幅制御即チ〆リ
ュームコン）ａ−ルは、その制御の範囲が太き（、Ｗｋ
ｄＢから数十ｄＢに渡る。一般にディジタル信号を入力
とし、アナログ信号を出力とするディジタルオーディオ
用の増幅器に於いては、ディジタル信号での雑音に強い
という能力をそこなう事なく所望のアナログ信号を得る
ために、許される限り、終段にてディジタル信号をアナ
ログ信号に変換する事が有利とされている。

そのような次第で、ディジタル信号を−ＨＰＷＭ（パル
ス輻変調）信号に変換し、そのＰＷＭ信号で電源をオン
／オフし、そのオン／オフ出力をローパスフィルタに通
してアナログ信号化する、所謂ＰＷＭ方式によるディジ
タル・アナログ変換回路（以下、Ｄ／Ａ変換回路と記す
こともある）がオーディオ信号の最終段であるスピーカ
へのア゛　ナログ信号入力用として用いられている。し
かしこの場合、スピーカへの入力信号レベルをコントロ
ールする所謂ボリュームコントロールにｌｉ点カあった
。以下、このことを図を参照して説明する。

第１図および第２図はそれぞれ従来のボリュームコント
ロール方式を示すブロック図である。

これらの図において、１はディジタル信号、２ハｚｌ（
ＩＪニームコントロール量、３はアナログ信号出力、４
は乗算出力、５はアナログ信号、６はＤ／Ａ変換回路、
７はディジタル信号処理回路、８はアナリグ信号処理回
路、である０ 第１図に示したボリュームコントロール方式は、ディジ
タル信号処理によってボリュームコントロールを行なう
方式を示している。すなわち、ディジタル信号ロムディ
ジタル信号処理回路７に於いて、ボリュームコントロー
ル量２に応じた乗算処理をなされ、その結果得られた乗
算出力４がＤ／Ａ変換回路６に入力し、その出力側から
アナログ信号出力３を得る。

この場合、前述した如く、ボリュームコントロールの範
囲が大変広いので、乗算処理に用いられる乗数の値によ
っては、オーツ櫂−フローまたはビット数の低下を招き
、これに伴なうダイナミックレンジの減少があり、これ
を避ける為には、Ｄ／Ａ変換回路６の所要ビット数を増
す必要があるが、これはコスト高を招くので実行は離か
しいＯ第２図に示したボリュームコントロール方式ハ、
アナログ信号処理によりボリュームコントルールを行な
う方式を示している。すなわち、ディジタル信号１は、
先ずＤ／Ａ変換回路６によりアナログ信号５に変換され
る。この信号５をボリュームコントロール量２に応じて
アナログ信号処理回路８にて増幅また減衰処理を行ない
１出力３を得る。

この場合には、処理回路８にてアナログ信号の増幅を行
なうと、それと同時に信号に乗っている雑音も増幅され
ることになるので、ボリュームコントロール量の全範囲
にわたってアナログ信号形式で増幅するようなことはＳ
／Ｎ比の観点から得策ではない。

第２図に示すコントロール方式では、そのほかに、Ｄ／
Ａ変換回路６の電源電圧をボリュームコントロール量に
応じて制御することにより、その出力側から得られるア
ナログ信号のレベルを制御する方式も考えられるが、ボ
リュームコントロールの所要範囲が大きいので、ダイナ
ミックレンジの低下やＤ／Ａ変換の直線性の劣化を招く
等の欠点があった。

本発明は、上述のような従来技術における欠点を除去す
るためになされたものであり、従って本発明の目的は、
ボリュームコントロールの広い範囲を、Ａ／Ｄ変換の直
線性の劣化やダイナミックレンジの低下を招くことなし
に、またＳ／Ｎ比の劣化も生じることなしに、カバーす
ることのできるレベルコントロール回路を提供すること
にある０本発明の要点は、入力ディジタル信号をディジ
タル形式のまま増減させて出力するディジタル信号処理
回路と、該処理回路の出力を入力されてＤ／Ａ変換する
と共にアナログ信号出力のレベルを増減することのでき
るＤ／Ａ変換回路とによりレベルコントロール回路を構
成し、所要のボリュームコントロール範囲を、一部はデ
ィジタル信号処理回路における増減により、残りの一部
は前記Ｄ／Ａ変換回路におけるアナログ信号出力レベル
の増減により、カバーするようにした点にある。

次に図を参照して本発明の一実施例を説明する。

１１３図は本発明の一実施例を示すブロック図である。

同図において、第１図、第２図におけるのと同一の符号
は同一物を示している０そのほか、９　Ｇｊ　ボリュー
ムコンＦロー”ＡＷＩＮＢＭＳ（２−１）は第１の制御
信号、（２−２）は第２の制御信号を示す。

第３図において、入力ディジタル信号１は、ボリューム
コントロール処理回路９からの第１の制御信号（２−１
）によって成る乗数を設定されたディジタル信号処理回
路７に被乗数として入力され、そこで乗算処理を受ける
。その結果生じた乗算出力４は、ディジタル・アナログ
変換回路６に入力される。この変換回路６は、ボリュー
ムコントロール処理回路９からの第２の制御信号（２−
２）によってアナログ出力信号３の振幅を制御すること
が可能なものである。

ここで第１および第２の制御信号（２−１）および（２
−２）は、ボリュームコントロール処理回路９において
ボリュームコン）０−ル量２に基づき生成されたもので
ある。例えば、ボリュームコントロール量２が−ｇｄＢ
である場合、第１の制御信号（２−１）により、ディジ
タル信ｔｍ理回路７における乗算処理で一２ｄＢのコン
トロールを行ない、第２の制御信号（２−２）により、
変換回路６において一６ｄＢのコントロール量行なうこ
とにより全体で一８ｄＢの〆リュームコントロールを実
現することができる。

第４図は第３図に示した実施例を更に具体化して示した
ブロック図である。

同図において、ディジタル信号処１１回路７は乗算囲路
（７−１）から成っており、ボリュームコントロール処
理回路９は、除算回路（９−１）とＤ／Ａ変換回路（９
−２）から成っている。なお、１０は可変抵抗器等から
成る音量調整つまみ、１１はＡ／Ｄ変換園路、である。

音量調整つまみ１０により設定されるボリュームコント
ロール量はアナログ量であるので、ボリュームコントロ
ール処理回路９へ入力する前に、Ａ／Ｄ変換回路１１に
よりディジタル量に変換する。ボリュームコントロール
量が初めからディジタル量で与えられる場合には、Ａ／
Ｄ変換回路１１は不要である。ディジタル形式のボリュ
ームコントロール量２は被除数として除算回路（９−１
）へ与えられる０除算回路（９−１）では、コントロー
ル量２としての被除数を１別に与えられている除数によ
って除算し、その商を第１の制御信号（２−１）として
、乗算囲路（７−１）へ送る。

乗算回路（７−１）では、入力ディジタル信号１を被乗
数として一前記商との間で乗算を行ない、乗算出力４を
Ｄ／Ａ変換回路６へ送る。

他方、除算回路（９−１）からは、除算に使用された除
数がＤ／Ａ変換回路（９−２）に送られ、ここでアナロ
グ量に変換された後、第２の制御信号（２−２）として
Ｄ／Ａ変換回路６へ供給される。なお、除算回路（９−
１）から、除数を商の代りに第１の制御信号（２−１）
として乗算回路（７−１）へ送り、商をＤ／Ａ変換回路
（９−２）を介して第２の制御信号（２−２）としてＤ
／Ａ変換回路６へ供給しても良いことは勿論である。

以上説明したように、ディジタル信号処理回路７として
、ディジタル乗算回路（７−１）を用いた事により乗算
出力４として任意の値を出力する事ができる。しかし、
乗数（この場合、除算回路（９−１）からの商）が１以
上の場合、乗算出力値がオーバーフローする場合がある
。

並に１以下の場合、乗算出力値のダイナミックレンジが
減少する。例えば、１／２の場合Ｓ１ビット分即ち５ｄ
Ｂだけダイナミックレンジが減少する。ただし、乗算出
力４のビット数を増した場合には、上記オーバーフロー
または、ダイナミックレンジの減少は無くなるが、次段
のディジタル・アナログ変換回路６の所要ピッ）５１を
増す必要がある。さらに、乗数として２の中敷だけを用
いる場合には、乗算を被乗数のビットシフトにより行な
う事が出来、上記ディジタル信号処理回路７としての乗
算回路（７−１）を簡略化する事ができる０ 次にディジタル・アナログ変換回路６について説明を付
加する。ディジタル・アナログ変換回路６として、ラダ
ーネットワーク型ディジタル・アナログ変換回路を使用
する場合には、該変換回路における基準電圧源または基
準定電流源の値を１制御信号（２−２）により可変設定
する事により、アナログ出力信号３の振幅を制御するこ
とができる０ 以上で第４図の説明を終了するが、第４図におけるＤ／
Ａ変換囲路６として、次に説明するようなＰＷＭ−ＰＡ
Ｍ併用方式のＤ／Ａ変換回路を用いることもできる。

さて、ディジタル拳オーディオ機器等の分野において、
スピーカをドツイプするためのアナログ信号をディジタ
ル信号から再生する際に用いるＤ／Ａ変換器としては、
直線性のすぐれたものが必要であるので高価となる。そ
こで、ディジタル信号を−ＨＰＷＭ（パルス幅変調）信
号に変換し為そのＰＷＭ信号で電源をオン／オフし、そ
のオン／オフ出力を豐−バスフィルタに通すことにより
アナログ信号を得るという：比・較的安価なＰＷＭ方式
のＤ／Ａ変換器が考えられていた。所が、かかるＰＷＭ
方式のＤ／Ａ変換器で所要の分解能を得ようとすると、
使用するクロック周波数が非常に高くなり実際的でない
ので、この点を解決するため、入力ビツト数のうちの成
るビット数についてはこれをＰＡＭ（パルス振幅変調）
信号に変換して出力し、残りのピッ）ｌｌｌｌｉについ
てはこれをＰＷＭ（パルス幅変１Ｉｌ）信号に変換して
出力し１両者を加算してアナログ信号化するようにした
ＰＷＭ・ＰＡＭ併用方式のＤ／Ａ変換器が提案（特願昭
５６−２０１６８１号）されている。

第５ＷＪはかかる併用方式のＤ／Ａ変換器の構成を示す
回路図である０この変換器は、８ビツトの入力デジタル
信号をＬＳＢ４ビット、Ｍ８Ｂ４ビットに２分割して変
換を行なうものとして示しである。

第５図において、４はデジタル信号入力、カウンタ３１
とデコーダ１９は、サンプリング周期（ｉ／ｒｓ）を５
つの期間に分割する働きをもち、カウンタ３２とデコー
ダ２０は、入力デジタル信号４のうちの２°乃至２ピツ
トをＰＷＭ信号に変換する働きをもつ。１３は各デコー
ダの出力信号と入力デジタル信号４との一致を検出する
一致回路、１４は一致回路１３の出力により電源１５〜
１８を選択するスイッチ回路、１５〜１８はそれぞれｖ
ｌｓ　、　ｖｌｓ　＃　Ｖｌ？　ｅ　Ｖｉａの電圧をも
つ電源である。

第６図は第５１ｊの回路における各部信号のタイムチャ
ートである。

以下、第６ＷＪを参照しながら第５ＷＪの回路動作を説
明する。

本方式では第６８！ＯＡに示すようにサンプリング周期
に相当するサンプリング区間（１／ｆｓ＝Ｔｓ）の中を
５等分（１１１〜ｇＢ）Ｌ、ａｌの中は更にそのｘ／１
６（ａｔｌ）　ｐ　１／８（ａｌｓ）　ｅ　１／４（ａ
ｘｓ）　ａ１／２（ａｌ４）の小区間に分割する。これ
°らの小区間により選択される電圧を区間ｍｌ　＃　１
１２に対してはＶとするとａＳに対しては２ＶＳａ４に
対しては４Ｖｓａ５に対しては８ｖとし、これらの各区
間幅と電圧の大きさとの積で表わされる面積が最小面積
のものすなわちａｌｌを１（つまりＬ　Ｓ　Ｂ）とする
と、最大面積のもの（ａＳの部分）が１２８となり、全
部のｍｓを会計すると２５５（つまりＭＳＢ）になる。

これ等の各区間を入力デジタル信号に応じて必要に応じ
て選択することにより２８のアナログ値に変換（面積に
対応）する事が可能となる。

例えば入力信号４の２．２．２　の各ビットが１′″の
場合は第６図Ｂの如く区間ａ１の中のａｌｌとａｌ４及
びａＳが選択されればよい。

このことを次に具体的に説明する。カウンタ３１と３２
は、入力データ４の切り変わり時に発生するリセット信
号（第６図リセット信号参照）によってリセットされ、
サンプリング周期にわたってクロック信号をカウントし
、カウント結果をデコーダ２０と１９へ送出している。

その結果、デコーダ２０の出力端子Ｘ１〜Ｘ４から出力
されるタイミング信号Ｘｌ〜Ｘ４は、第６図に示す如く
、それぞれａｌｌ　＊”１２ｐＪ１１３ｙｌ１４の各区
間幅に等しいパルス幅をもっている。またデコーダ１９
の出力端子ａ１〜ａ５から出力されるタイミング信号は
、同じく第６図に示す如く、サンプリング周期を５等分
して得られるパルス幅をもっている。

一致回路１３においては、各デコーダからのタイミング
信号と入力データ４を比較し、両者が同時に＠１”とな
る毎にスイッチ回路１４のスイッチを開閉する。唯今の
例では、入力信号４の２°、２３゜２の各ビツシが＠１
”であるから〜１１１のタイミングとａ１４のタイミン
グで電圧Ｖｌ！Ｉが、ａ５のタイミングで電圧Ｖｉａｌ
が選択される。ＶｔＳからＶｔＳの電源は各々Ｖ１５を
Ｖとして２Ｖ、４Ｖ、８Ｖの電圧量′係にある。またス
イッチ回路１４のスイッチは２つ以上が同時に閉じる事
はない。従って第６図Ｂに示す如き出力が得られる。こ
の出力をローパスフィルタ３３に導いてアナログ信号３
を得る。

かかるＤ／Ａ変換器において、制御信号（２−２）によ
り電Ｈ’ｂｓ〜Ｖｌｌにおける基準電圧■を可変＊＊す
れば、アナリグ信Ｊ＃出力３の振幅を可変できる。

以上の如くであるからＮ本発明によれば、ディジタル信
号処理によるダンナミツクレンジの低下、ならびにアナ
ログ信号処理による直線性、８／Ｎ比の低下が少ないレ
ベルコントロール回路を比較的低摩なコストで提供でき
るという利点がある。

【図面の簡単な説明】

＃Ｉ１図および１１２図はそれぞれ従来のゲリュームー
ｓントｏ−ル方式を示すブロック図、第３図は本発明の
一実施例を示すブロック図、第４図は第３図に示した実
施例を更に具体化して示すブロック図、第５図はＰＷＭ
−ＰＡＭ併用方式のＤ／Ａ変換器の構成を示す回路図、
１７ｇ６図は第５図の回路における各部信号のタイムチ
ャート、である。 符号説明 １・・・・・・入力ディジタル信号、２・曲、　ｇ　ｌ
ｊニームコントロール量、３・・・・・・アナログ出力
信号、４・・・・・・乗算出力、５・・・・・・アナロ
グ信号、６・・・・・・Ｄ／Ａ変換回路、７・・・・・
・ディジタル信号処理回路、（７−１）・・・・・・乗
算回路、８・・・・・・アナログ処理回路、９・・・・
・・ボリュームコントロール処Ｔ１１回路、（９−１）
・・・・・・除算回路、（９−２）・・・・・・Ｄ／Ａ
変換回路、１０・・・・・・音量調整つまみ、１１・・
・・・・Ａ／Ｄ変換回路、１３・・・・・・一致回路、
１４・・・・・・スイッチ回路、１５〜１８・・・・・
・電圧源、１９　ｅ　２０・・・・・・デコーダ、３１
．３２・・・・・・カウンタ、３３・・・・・・ローパ
スフィルタ 代理人　弁理士　並　木　晒　夫

Claims (1)

1. 【特許請求の範囲】 １）ディジタル信号を入力され１それに翅応したアナロ
   グ信号を出力すると共に１人力された酸ディジタル信号
   に対するアナマグ出力償号のレベルを、別に与えられる
   ボリュームコン）ｏ−ル信号に従ってコントロールする
   ことのできるレベルコントロール回路であって、前記入
   力ディジタル信号に所定の乗数を乗算して出力するディ
   ジタル信号処理回路と、Ｉｌｌ［Ｍ理闘踏からの乗算出
   力をアナログ信号に変換して出力すると共に、蒙アｆａ
   グ信号出力のレベルを指示に従って増減することのでき
   るディジタル・アナリグ変換回路（以下、Ｄ／Ａ変換回
   路と記す）と、与えられたどリュームコント四−ル信号
   から、前記ディジタル信号処理回路における乗歇を指示
   する第１の制御信号と前記Ｄ／Ａ変換回路におけるアナ
   ジグ信号出力レベルの増減を指示する第２の制御信号と
   を作成してそれぞれ前記ディジタル信号処１１回路およ
   びＤ／Ａ変１１回路へ送出するボリュームコントロール
   処理回路とから成ることを特徴とするレベルコントレー
   ル回路。 ２、特許請求の範囲第１項に記載のレベルコントレール
   回路において、前記Ｄ／Ａ変關路が、ディジタル信号入
   力のうちの成るビット数についてはこれをＰＷＭ（パル
   ス輻変１ｇ）信号に変換して出力するＰＷＭ変調回路と
   、残りのビット数についてはこれをＰＡＭ（パルス振幅
   変調）信号に変換して出力するＰＡＭ変調回路と、前記
   両変調回路からのＰＷＭ信号およびＰＡＭ信号を加算し
   てアナログ信号に変換する手段とから成ることを特徴と
   するレベルコントロール囲路。