JPS58145273A - シエ−デイングの自動補正方式 - Google Patents
シエ−デイングの自動補正方式Info
- Publication number
- JPS58145273A JPS58145273A JP2787182A JP2787182A JPS58145273A JP S58145273 A JPS58145273 A JP S58145273A JP 2787182 A JP2787182 A JP 2787182A JP 2787182 A JP2787182 A JP 2787182A JP S58145273 A JPS58145273 A JP S58145273A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- shading
- section
- circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003705 background correction Methods 0.000 claims abstract description 23
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims 1
- 230000003287 optical effect Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000032683 aging Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000005242 forging Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Input (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はファクシミリ装置及び類似装置に関し。
籍に、画儂処理系において光電変換部よりの自惚信号を
画素単位で走査、−１Ｍ／プリングする場合のシェーデ
ィングの自動補正方式に関するものである。
画素単位で走査、−１Ｍ／プリングする場合のシェーデ
ィングの自動補正方式に関するものである。
従来、この種の装置のシェーディングの補正は、光電変
換素子に入力する光量を一定とする様に、光路系に一枚
の板あるいは複数の板を並べる構造を取り、前者の場合
には板にカーブを持九せ、後者の場合には複数の板を光
路に出し入れする事によシ調整していた。
換素子に入力する光量を一定とする様に、光路系に一枚
の板あるいは複数の板を並べる構造を取り、前者の場合
には板にカーブを持九せ、後者の場合には複数の板を光
路に出し入れする事によシ調整していた。
しかしながら、この様な機構的なシェーディングの補正
方式では、調隻がむずかしく、時間もかかシ、かつ適切
な７エーデイングの補正ができにくかつえ。また、板を
取り付ける構造も必要とするし、基本的な方式が光路を
さえ切って光量を一定とするものであるから、光量に対
する効率もよくないと−う欠点がめった。
方式では、調隻がむずかしく、時間もかかシ、かつ適切
な７エーデイングの補正ができにくかつえ。また、板を
取り付ける構造も必要とするし、基本的な方式が光路を
さえ切って光量を一定とするものであるから、光量に対
する効率もよくないと−う欠点がめった。
本発明は従来の技術に内在する上記欠点を除去する為に
なされ喪ものであり、従って本発明ｑ）目的は、シェ−
ディングの補正をす今構造を光路系にもえず、ま九嶺械
的な調整を必要とせず、かつ精度の高いシェーディング
の補正を実行できる新規な補正方式を提供することにあ
る。
なされ喪ものであり、従って本発明ｑ）目的は、シェ−
ディングの補正をす今構造を光路系にもえず、ま九嶺械
的な調整を必要とせず、かつ精度の高いシェーディング
の補正を実行できる新規な補正方式を提供することにあ
る。
本発明によれば、シェーディングの基準となる走査面を
有し、この基準走査面を走査することにより、光電変換
部よ）出力される基準走査面の画像信号の増幅器利得を
変える事によシー素単位で７エーデイングの補正ゲイン
値を決定する手段を外部に持ち、前記−素単位で決定さ
れ九補正ゲイｙ値のみを発生するＲＯＭ手段、及び補正
ゲイン値により決定される増幅器手段を有し、光電変換
部よりの画像信号が画素単位で前記補正ゲイン値で増幅
されてシェーディングを補正することを％黴とするシェ
ーディングの補正方式が提供され、前記の様に光路系に
一切の補正構造を含まず、よって、光量の減衰なく、光
を光電変換部に供給でき、又調整を必彎としなく、電気
的に補正を行なっているので精度の高いシェーディング
の補正方式が得られる。
有し、この基準走査面を走査することにより、光電変換
部よ）出力される基準走査面の画像信号の増幅器利得を
変える事によシー素単位で７エーデイングの補正ゲイン
値を決定する手段を外部に持ち、前記−素単位で決定さ
れ九補正ゲイｙ値のみを発生するＲＯＭ手段、及び補正
ゲイン値により決定される増幅器手段を有し、光電変換
部よりの画像信号が画素単位で前記補正ゲイン値で増幅
されてシェーディングを補正することを％黴とするシェ
ーディングの補正方式が提供され、前記の様に光路系に
一切の補正構造を含まず、よって、光量の減衰なく、光
を光電変換部に供給でき、又調整を必彎としなく、電気
的に補正を行なっているので精度の高いシェーディング
の補正方式が得られる。
次に本発明をその良好な一実施例について第１図、第一
図、第３図、第４１ＦｊＡを参照して詳細に説明する。
図、第３図、第４１ＦｊＡを参照して詳細に説明する。
第７図は本発明の一実施例を示し、シェーディングの補
正の過程を示す回路ブロック構成図であり、第コ図、第
Ｊ図がその補正前と補正後の基準面の信号波形であり、
第参図がシェーディング補正の最終回路ブロック構成図
である。
正の過程を示す回路ブロック構成図であり、第コ図、第
Ｊ図がその補正前と補正後の基準面の信号波形であり、
第参図がシェーディング補正の最終回路ブロック構成図
である。
第１図において、あらかじめピント、倍率、読取位置等
を調整し九レンズ系ｌ、及び光電変換回路−が設置され
ている。まず、シェーディングの基準となる白色系の基
準面を走査し九位置に光学系を竜ツトすると、光電変換
回路−に第一図に示す様なシェーディングの補正されな
い信号波形が出力される。この状態でシェーディング補
正制御部ｔに補正命令を与えると、シェーディング補正
制御部ｔよりアドレスカウンタ６に対して補正用パルス
出力開始命令が出され、アドレスカウンタ４は画信号系
制御部Ｊからの信号を受けて第一図ｄに示す様な、各画
素に対応する補正用パルスｄを、＃Ｉ／１ｉｉｉｉ素か
ら順次／走査に１回出力を開始する。ｔンプルホールド
回路！は前記補正用パルスｄを受けると、その画素に対
応し九レベル（出力電圧）、例えば、第１図のｂで示す
レベル（出力電圧）を出力する。
を調整し九レンズ系ｌ、及び光電変換回路−が設置され
ている。まず、シェーディングの基準となる白色系の基
準面を走査し九位置に光学系を竜ツトすると、光電変換
回路−に第一図に示す様なシェーディングの補正されな
い信号波形が出力される。この状態でシェーディング補
正制御部ｔに補正命令を与えると、シェーディング補正
制御部ｔよりアドレスカウンタ６に対して補正用パルス
出力開始命令が出され、アドレスカウンタ４は画信号系
制御部Ｊからの信号を受けて第一図ｄに示す様な、各画
素に対応する補正用パルスｄを、＃Ｉ／１ｉｉｉｉ素か
ら順次／走査に１回出力を開始する。ｔンプルホールド
回路！は前記補正用パルスｄを受けると、その画素に対
応し九レベル（出力電圧）、例えば、第１図のｂで示す
レベル（出力電圧）を出力する。
又、シェーディング補正制御部ｌは補正用パルスｄを受
けると補正ゲイン値制御部りに対して補正ゲイン値変化
命令を出し続ける。この補正ゲイン値変化命令を受けた
補正ゲイン値制御部７はゲイン補正増幅器部参に対して
順次増幅器ゲイン値を増大していく様に動作する。この
結果として、第一図のｂのレベルを与えられたゲイン補
正増幅器部亭は第一図Ｃに示す様にｂのレベルに対して
順次レベルが増ええ出力を行なう。
けると補正ゲイン値制御部りに対して補正ゲイン値変化
命令を出し続ける。この補正ゲイン値変化命令を受けた
補正ゲイン値制御部７はゲイン補正増幅器部参に対して
順次増幅器ゲイン値を増大していく様に動作する。この
結果として、第一図のｂのレベルを与えられたゲイン補
正増幅器部亭は第一図Ｃに示す様にｂのレベルに対して
順次レベルが増ええ出力を行なう。
電圧比較回路デには第ａ図ａに示す様に基準面の信号波
形のピークレベルが第１図のムよ）与えられている。又
、電圧比較回路ｔの一方にはゲイン補正増幅器部ダの出
力であるレベルＣが与えられてお夛、レベルＣがレベル
ａを越すと、電圧比較回路ｔよりシェーディング補正制
御部ｔＫ対して補正終了命令が出力される。これによシ
、シェーディング補正制御ｓｌは補正ケイン値制御部７
に対しての補正ゲイン値変化命令を中止する。同時に、
メモリ部１０は電圧比較回路！より補正終了命令を受け
ると、補正ゲイン値制御部７より最終補正ゲイン値をそ
の画素に対応するアドレスに書込みを行なう。
形のピークレベルが第１図のムよ）与えられている。又
、電圧比較回路ｔの一方にはゲイン補正増幅器部ダの出
力であるレベルＣが与えられてお夛、レベルＣがレベル
ａを越すと、電圧比較回路ｔよりシェーディング補正制
御部ｔＫ対して補正終了命令が出力される。これによシ
、シェーディング補正制御ｓｌは補正ケイン値制御部７
に対しての補正ゲイン値変化命令を中止する。同時に、
メモリ部１０は電圧比較回路！より補正終了命令を受け
ると、補正ゲイン値制御部７より最終補正ゲイン値をそ
の画素に対応するアドレスに書込みを行なう。
この様にして／画素の補正が終了するが、これを順次画
素ごとに行い全−累の補正を終了すると、第３図の様に
シェーディングが全く補正された基準面の信号がゲイン
補正増幅６亭の出力とじて得られる。又これと同時に、
メモリ部ｉｏの各−素の補正ゲイン値はＲＯＭ ／／に
書き込まれる。この補正ゲイン値が書き込まれ九ＲＯＭ
／／を、第一図に示すシェーディング補正の最終回路
ブロック構成の機に構成すれば、光電変換回路コより出
力され九画儂信号は、−信号系制御部Ｊがらその画素に
対するアドレスがＲＯＭ ／／に与えられ、ＲＯＭ／／
はその画素に対する補正ゲイン値をゲイン補正増幅器部
ダに対して出力して、各画像信号は適切な補正増幅をさ
れて、シェーディングの補正され九−儂信号がゲイン補
正増幅器部参の出力として得られる。
素ごとに行い全−累の補正を終了すると、第３図の様に
シェーディングが全く補正された基準面の信号がゲイン
補正増幅６亭の出力とじて得られる。又これと同時に、
メモリ部ｉｏの各−素の補正ゲイン値はＲＯＭ ／／に
書き込まれる。この補正ゲイン値が書き込まれ九ＲＯＭ
／／を、第一図に示すシェーディング補正の最終回路
ブロック構成の機に構成すれば、光電変換回路コより出
力され九画儂信号は、−信号系制御部Ｊがらその画素に
対するアドレスがＲＯＭ ／／に与えられ、ＲＯＭ／／
はその画素に対する補正ゲイン値をゲイン補正増幅器部
ダに対して出力して、各画像信号は適切な補正増幅をさ
れて、シェーディングの補正され九−儂信号がゲイン補
正増幅器部参の出力として得られる。
よって、第１図に示したサンプルホールド回路！、アド
レスカウンタ６、補正ゲイン値制御部７、シェーディン
グ補正制御部ｔ１電圧比較回路デ、メモリ部１０は、シ
ェーディング補正する過程で−［１ｅ用されるだけなの
で、外部手段として用意し−（ふ・けばよいわけである
。
レスカウンタ６、補正ゲイン値制御部７、シェーディン
グ補正制御部ｔ１電圧比較回路デ、メモリ部１０は、シ
ェーディング補正する過程で−［１ｅ用されるだけなの
で、外部手段として用意し−（ふ・けばよいわけである
。
以上の様に１本発明によれば、光路系に一切の補正構造
を含まず、ＲＯＭ手段及び補正ゲイン値により決定され
る増幅器手段のみで、精度の高いシェーディング補正方
式を提供できるのである。
を含まず、ＲＯＭ手段及び補正ゲイン値により決定され
る増幅器手段のみで、精度の高いシェーディング補正方
式を提供できるのである。
第７図は本発明の一実施例を示し、シェーディングの補
正の過程を示す回路ブロック構成図、第コ図ｔニジニー
ディングの補正前の基準面の信号波ｉｔ示す図、第３図
社シェーディングの補正後の＆単向の信号波形を示す図
、第ダ図は本発明における７エーデイング補正の鍛終回
路ブロック構成図でおる。 ハ・・レンズ系、コ・・・充電変換部、Ｊ・・・−信号
系制御部、参・・・ゲイン補正増幅器部、ｊ・・・サン
プルホールド回路、６・・・アドレスカウンタ、７・・
・補正ゲイン値制御部、ｌ・・・シェーディング補正制
御部、！・・・電圧比較回路、１０・・・メモリ部、／
／・−・ＲＯＭ ０特許出願人 日本電気株式会社 代理人弁理士 熊 谷 雄太部
正の過程を示す回路ブロック構成図、第コ図ｔニジニー
ディングの補正前の基準面の信号波ｉｔ示す図、第３図
社シェーディングの補正後の＆単向の信号波形を示す図
、第ダ図は本発明における７エーデイング補正の鍛終回
路ブロック構成図でおる。 ハ・・レンズ系、コ・・・充電変換部、Ｊ・・・−信号
系制御部、参・・・ゲイン補正増幅器部、ｊ・・・サン
プルホールド回路、６・・・アドレスカウンタ、７・・
・補正ゲイン値制御部、ｌ・・・シェーディング補正制
御部、！・・・電圧比較回路、１０・・・メモリ部、／
／・−・ＲＯＭ ０特許出願人 日本電気株式会社 代理人弁理士 熊 谷 雄太部
Claims (1)
- 送信原稿を読取る光電変換回踏と、該光電変換回路から
画信号を読出しかつ読出し九画信号が前記光電変換回踏
Ｏどの個所（画信号のアドレス）かを示す画信号制御回
路と、前記光電変換回路の出力画信号を受けこの画信号
の信号レベルを調整して出力する可変利得増幅器と、前
記画信号制御回路の出力するアドレスを受けこのアドレ
ス毎に前記可変利得増幅器の利得を設定する利得設定信
号を出力する読出し専用メモリ（ＲＯＭ ）とを具備し
、一定明度の画像を読取つ九ときの前記可変利得増ｌＩ
４１Ｉｓの出力がほぼ一定レベルになる様に前記ＲＯＭ
のアドレスに対応した利得設定信号を決定することによ
シ、前記光電変換回路の出力を補正することを特徴とし
九７アクシンり送信機におけるシェーディングの自動補
正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2787182A JPS58145273A (ja) | 1982-02-22 | 1982-02-22 | シエ−デイングの自動補正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2787182A JPS58145273A (ja) | 1982-02-22 | 1982-02-22 | シエ−デイングの自動補正方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58145273A true JPS58145273A (ja) | 1983-08-30 |
Family
ID=12232956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2787182A Pending JPS58145273A (ja) | 1982-02-22 | 1982-02-22 | シエ−デイングの自動補正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58145273A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3527237A1 (de) * | 1984-08-24 | 1986-03-06 | Dainippon Screen Mfg. Co., Ltd., Kyoto | Verfahren und vorrichtung zur korrektur des ausgangssignals eines bildscanners |
-
1982
- 1982-02-22 JP JP2787182A patent/JPS58145273A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3527237A1 (de) * | 1984-08-24 | 1986-03-06 | Dainippon Screen Mfg. Co., Ltd., Kyoto | Verfahren und vorrichtung zur korrektur des ausgangssignals eines bildscanners |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8089528B2 (en) | Color signal processing circuit, image pickup apparatus, and color signal processing method | |
| US5258848A (en) | Exposure controller of a video camera | |
| JPS6153868A (ja) | 画像走査信号処理におけるキャリブレーション装置 | |
| US5303064A (en) | Image scanner with calibration mechanism to obtain full dynamic range and compensated linear output | |
| US5343302A (en) | Video camera with improved shading correction using clipped parabolic wave signal | |
| JPH11211469A (ja) | ステレオ画像処理システム | |
| US5151796A (en) | Image reading apparatus having a D/A converter with a controllable output | |
| US5541645A (en) | Method and apparatus for dynamically determining and setting charge transfer and color channel exposure times for a multiple color, CCD sensor of a film scanner | |
| US5381174A (en) | Method of and arrangement for correcting vignetting | |
| US7310113B2 (en) | Camera for automatically adjusting image brightness for an image on a display | |
| JPS6139625A (ja) | アナログ／デイジタル変換装置 | |
| US4723174A (en) | Picture image processor | |
| JPS58145273A (ja) | シエ−デイングの自動補正方式 | |
| JPH11164194A (ja) | 画像処理方法及び画像入力装置 | |
| JPH0695764B2 (ja) | 撮像装置 | |
| JPH0449777A (ja) | 原稿読取装置の光量変動補正回路 | |
| JPH01117571A (ja) | 光学走査装置 | |
| JPS60251768A (ja) | 入力画像信号の利得及びオフセツト調整方法 | |
| JPS6243265A (ja) | シエ−デイング補正回路 | |
| US6018599A (en) | Color image reading apparatus | |
| JPS60156176A (ja) | デ−タ処理における補正方式 | |
| JPS6165666A (ja) | フアクシミリ装置のシエ−テイング補正回路 | |
| JPH02214259A (ja) | 画像読取装置 | |
| JPH04301968A (ja) | 画像信号処理装置 | |
| JPH0540611Y2 (ja) |