JPS58140811A - Controllable and programmable sequence controller using branch symbol - Google Patents
Controllable and programmable sequence controller using branch symbolInfo
- Publication number
- JPS58140811A JPS58140811A JP2282882A JP2282882A JPS58140811A JP S58140811 A JPS58140811 A JP S58140811A JP 2282882 A JP2282882 A JP 2282882A JP 2282882 A JP2282882 A JP 2282882A JP S58140811 A JPS58140811 A JP S58140811A
- Authority
- JP
- Japan
- Prior art keywords
- branch
- symbol
- accumulator
- stack
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/056—Programming the PLC
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13083—Jumps
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
Description
【発明の詳細な説明】
この発明は、プpグツマブルシーケンスコントローラ(
以下PCと称する)に係D%特にリレーシーケンス−路
−のイメージでシーケンスプログツムの制御を可能とす
るプログラマブルシーケンスコントロー9KIlする。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a programmable sequence controller (
There is a programmable sequence controller 9KIl which enables control of sequence programs especially in the image of a relay sequence (hereinafter referred to as PC).
一般に、シーケンス制御は、リレー素子を組合せてリレ
ー(ロ)路を作成し、このリレー回路に一場的判断を行
うよう構成すると共に全体としてシーケンシャルな反復
動作を行うよう構成し友ものである。今日、前記シーケ
ンス制御におけるリレー回lIO論珈的判断を行う演算
処珈にはコンピュータを利用したプログラマブルな手段
によって行っている。従って、このようなシーケンス制
御を行う装置Vrpcと称している。In general, sequence control involves combining relay elements to create a relay path, and configuring this relay circuit to make a one-time decision and to perform a sequential repetitive operation as a whole. Nowadays, programmable means using a computer is used to carry out the arithmetic processing for logically determining relay times and I/O in the sequence control. Therefore, the device that performs such sequence control is called Vrpc.
従来、この種のPCにおける制御方式としては、プール
代数をポー2ンド表記法によりgIL換し、リレー回路
の実行順序を制御する方式と。Conventionally, as a control method for this type of PC, there is a method in which the pool algebra is converted into gIL using the port-two notation method, and the execution order of the relay circuits is controlled.
ジャンプ命令によって1つのりレージ−ケンス回路を制
御する方式とが採用されている。プール代数を利用する
制御方式紘、例えば第1図および累、2図に示すリレ−
2ダー回路を、それぞれ次式で表示して制御を行う。A method is adopted in which a jump command is used to control one resistance circuit. Control methods using pool algebra, such as the relays shown in Figures 1 and 2,
The 2-dar circuits are expressed and controlled by the following equations.
X/−(XJ−XJ+Xj−(XJ−X7+Xf−XF
))−Xs=Y/・・・・・・・・・ tl)
X/、(XJ−Xj+Xj@X4)、1t=YJ ・
・・・・・・−・+2)前記式(1) 、 (2)から
明らかなように、プール代数を利用する制一方式では、
リレーコイル部分が同一〇形態となっているにも拘らず
、演算が異なっている。すなわちhII’rIAに示す
リレーラダー回路においてはリレー線点XF(2)後の
麹層記号は「))」でFLt九第コ図に示すリレ−2ダ
ー回路においてはリレー線点x4の後O論理記号は「)
」である、この九め、このようなりレーラダー回路のプ
ログラマブルを行う鳩合、リレーシーケンス回路図と命
令語とが/対lの適正な形で対応がとれず、シンボルが
複雑化して命令語への対応が煩雑となシ、プログラマブ
ルの作業も複雑化する。X/-(XJ-XJ+Xj-(XJ-X7+Xf-XF
))-Xs=Y/... tl) X/, (XJ-Xj+Xj@X4), 1t=YJ ・
・・・・・・−・+2) As is clear from the above equations (1) and (2), in the control equation using pool algebra,
Even though the relay coil parts have the same form, the calculations are different. That is, in the relay ladder circuit shown in hII'rIA, the koji layer symbol after the relay line point The logical symbol is ")"
'', this ninth point, in this way, when the relay ladder circuit is programmed, the relay sequence circuit diagram and the command word cannot correspond in a proper form, and the symbol becomes complicated and becomes the command word. This makes the programmable work complicated.
そこで、本発明者は、前述し九従来のPCにおけるリレ
ーシーケンス回路のグロクライングortua点を克服
すべく樵々検討會1ねたl1II釆、所豪のリレー2ダ
ー細路を構成する接点1分岐および出力の各命令を表わ
すシンボルにつき。Therefore, in order to overcome the above-mentioned nine conventional relay sequence circuits in PCs, the inventors of the present invention conducted a study meeting with woodmen to solve the above-mentioned problem. and for each symbol representing each instruction in the output.
分岐關紬命令を鎖点命令と組合せてプログラム錫層可能
とし、壜た分岐終了命令はこれを単独で取扱って麹層的
判断を行う演算処mt行うよう構成することによル、リ
レーシークンス回路図と命令語とがl対10形で対応し
プログラミング作業が簡略化し、pcの利用を効率化す
ることができること管突き止めた。A relay sequence can be created by combining a branch-interval instruction with a chain-point instruction to enable a program layer, and by configuring the branch termination instruction to be handled independently and perform arithmetic processing that performs a layer-like judgment. It was discovered that the circuit diagram and command words correspond in a 1:10 format, simplifying programming work and making PC use more efficient.
従って1本発明の目的は、リレーシーケンス回路−と命
令語とをそれぞれ対応させ1分岐シンボルと接点シンボ
ルと七一体的に組合せることによって分岐シンボルによ
るシーケンスプログツム01lljllを可能にし、プ
ログラミング作業の容易化を図ることができるプログラ
マブルシーケンスコントローラを提供するにある。Therefore, an object of the present invention is to make it possible to perform a sequence program using branch symbols by associating a relay sequence circuit with a command word and integrally combining a branch symbol and a contact symbol. An object of the present invention is to provide a programmable sequence controller that can be easily operated.
前記の目的を達成する九め、本発明においては、シーケ
ンスプログラムを記憶したメモリから所費のシーケンス
プログツムt−読み出して入出力警嵩の演算制御を行う
よう構成した7四グツマプルシーケンスコントローラに
おいて、シーケンスプログ2ム11104ジユールイン
メフエースとの間で転送し入出カモジュールtwfiJ
111tACPUユニットにシーケンスプログラムのア
ドレス指定もれ九人出力点のオン・オフ状mt*き込む
アキュムレーlと、リレ−2ダー回路を表示する分岐開
始シンボルのコードと共に前記アキュムレータに書禽込
まれ九中関結朱を書き込むブツシュダウンスタック、!
:taff、所定の分@終了シ/ポルKNしてブツシュ
ダウンスタックの最下位に書書込1れた中関結米を取9
出してアキュムレータの内容と@塩漬3I!【行ってそ
の結果tアキュムレータに畳き込むよう構成することを
特徴とする。Ninth to achieve the above object, the present invention provides a 74 sequence controller configured to read out a sequence program from a memory storing the sequence program and perform arithmetic control of input and output signals. In the input/output module twfiJ, the input/output module twfiJ transfers between the sequence program 2m 11104 module
111tThe address specification of the sequence program is written into the accumulator along with the on/off state mt* of the nine output points and the code of the branch start symbol indicating the relay 2 circuit is written into the accumulator. Bushdown stack, to write Guan Yui Zhu!
: taff, take the specified minute @ end shift/pol KN and take the Nakaseki Yume written 1 to the bottom of the bush down stack 9
Take out the contents of the accumulator and @Salted 3I! It is characterized in that it is configured so that the result is convoluted into the t accumulator.
前yoyログラマブルシーケンスコントローラにおいて
、ブツシュダウンスタックは1分岐シンボルのコードを
保存するピット部と、アキュムレータの中間演算結果【
保存するビット部とから41!成すれば好適でるる。In the previous yoy programmable sequence controller, the bushdown stack is a pit section that stores the code of one branch symbol, and an intermediate calculation result of the accumulator.
41 from the bit part to save! If you can do it, it will be suitable.
筐次1分岐細細命令と像点命令と【一体化してこれt分
岐シンボルによって制御し得るよう構成すれは好適であ
る。It is preferable to integrate the single-branch detailed instruction and the image point instruction so that they can be controlled by a t-branch symbol.
次に1本発111に*る分岐シンボルによる制御可能な
ツーダテ!プルシーケンスコントローラPC□実施例に
り自、添付−面會参蝋しながら以下評#KI!明する。Next, controllable two-date with a branch symbol that goes from one to 111! Pull sequence controller PC I will clarify.
1117WAは1本発明PCにおけるリレーラダー園鱗
O表示−橡を示し良ものeある。すなわち、縦方向と横
方向とをそれぞれ所定寸法に分割して格子llt設定し
、左右端の縦−をコモン−とする、そして、前記格子目
【形成する横の点線間Kti線点および出力コイルのシ
ンボルを書自込み、格子at形成する縦の点線間にはリ
レー団路O分岐シンボルを書き込むよう構成する。1117WA is a good example of the relay ladder display in the PC of the present invention. That is, the vertical direction and the horizontal direction are each divided into predetermined dimensions, and a grid is set, and the vertical direction at the left and right ends is set as a common. It is configured to write the symbol , and write the relay group road O branch symbol between the vertical dotted lines forming the grid at.
次に1本発−において、前記表示態様で表示する接点、
出力1分@勢の命令tIIわすシンボルは1次の//@
−を基本的に使用するものとする。Next, in one output, a contact point to be displayed in the above display mode,
Output 1 minute @ instruction tII symbol is linear //@
− shall be basically used.
a、接点命令および出力命令
Hヒf 、−〇−
しない)
これらの各命令は、コード化されると共にアドレスをル
定するアドレスコードと共に命令語を形成する。a, contact commands and output commands Hf, -0- not) Each of these commands is encoded and forms a command word together with an address code that defines the address.
そこで、前記のように足−され危リレーシンボルを使用
してリレーラダー囲路を懺椀する楊合1本尭明において
は次の原則に基づいて一路表示を行う。Therefore, in the case where the relay ladder route is mapped using the dangerous relay symbol as described above, the one-way display is performed based on the following principle.
1に員IJ /。Member IJ /.
左端しのコモン細からの分岐はl出カフ分岐とする。第
参図aに示すリレーラダー回路は。The branch from the leftmost common narrow is an l-out cuff branch. The relay ladder circuit shown in Figure a.
本発@によれば第一−bk示すように表現する。According to this @, it is expressed as shown in the first-bk.
原則2
下分岐への次90分該命令は1略する(第参−a 、
bのム参照)。この鳩舎の命令コードはプランクイとす
る。Principle 2 The next 90 minutes instruction to the down branch is omitted (Part 3-a,
(See section b). The instruction code for this pigeon coop is Planqui.
原真u1
十分麩Fi使用しない。従って、例えは、1sj lI
a lc示すリレーラダー回路は、本発1jliKよれ
ば第j図すに示すように表現する。Hara Makoto u1 Do not use enough Fu Fi. Therefore, the analogy is 1sj lI
According to the present invention, the relay ladder circuit shown in a lc is expressed as shown in Figure j.
fit則偶
プ調グラムのll1I序は、リレー2ダー關路の左端の
最上位行から拳次プ四グラムを行い、分岐終点(コード
・七′筐九はシンボルH)Kなつ九時1分岐−始点(シ
ンボルT箇九社ト)の次行まで戻る。なお、分岐開始点
が一個以上あるときは、内餉がら行う。また、分岐終了
点(シンボル」)で前記分岐終点(コード/15)の行
まで戻る。従って、例えば61111Ij図に示すよう
にamされたリレ−2ダー回路は、■〜■D順にプログ
ラムする。The 11I order of the fit law even program is to perform the first four-gram from the top row at the left end of the relay 2-dar link, and the branch end point (code 7′ 9 is the symbol H) K Natsu 9 o 1 branch - Return to the next line after the starting point (symbol T). In addition, when there is one or more branch starting points, the process is performed from the inside. Further, at the branch end point (symbol), the process returns to the line of the branch end point (code/15). Therefore, for example, as shown in the diagram 61111Ij, the relay 2 circuit which has been amended is programmed in the order of ① to ②D.
また、本発明に使用する前記命令の内容とその動作につ
き説明する。Furthermore, the contents and operations of the instructions used in the present invention will be explained.
(1) −1)−命令
仁の−m点命令は、アドレス指定され九人力点o;をン
・オフ状態とアキュムレーメo内容との論理積を求め、
得られた一塩積結朱tアキュムレータに書き込むよう実
行する。(1) -1) - The -m point instruction of the command is specified and the nine power point o;
Execute to write the obtained monosalt product to the red t accumulator.
この分岐命令は、分岐シンボル下と7キユムレータのや
関結朱をブツシュダウンスタックに書き込み、アドレス
指定され九人力点のオン・オフ状態をアキュムレータK
ll込むよう実行する。This branch instruction writes the lower part of the branch symbol and the 7th accumulator's Yaseki Yushu to the bushdown stack, and writes the on/off state of the addressed 9th point to the accumulator K.
Run it so that it is fully loaded.
(3)H−+−命令 ゛
この分岐命令は1分岐シンポルトとアキュムレータの中
間結果をブツシュダウンスタックに%き込み、アドレス
指定され九人力点のオン・オフ状mをアキ二ムレータK
IFII込むよう実行する。(3) H-+- instruction ゛This branch instruction writes 1 branch symbol and the intermediate result of the accumulator into the bushdown stack, and transfers the on/off state m of the nine points of effort to the accumulator K.
Run to install IFII.
(4) L−lヒ 命令
この分岐命令は、分岐シンボルLとアキュムレータの中
間結果をプッシュダウンスタツクに書込み、アドレス推
定され九人力点のオン・オフ状lIkを7キユムレータ
に書き込むよう実行する。(4) L-lhi instruction This branch instruction is executed to write the intermediate result of the branch symbol L and the accumulator to the pushdown stack, and to write the address estimated and on/off state lIk of the nine power points to the seven accumulator.
(5) −6−命令
この出力命令は、アキュムレータのオン・オフ伏動をア
ドレス推定した出力点に出力し。(5) -6- Instruction This output instruction outputs the on/off fluctuation of the accumulator to the output point whose address is estimated.
アキュムレータtオン状−にセットするよう実行する。Execute to set the accumulator t-on.
(6)@ 命令
この分岐命令の実行は、第7図に示す70−チャートに
従って行われる。すなわち、分岐命令門が読み出もれる
と、まずブツシュダウンスタックの最下位の分岐シンボ
ル七−べ1分岐シンボルがTの時はC0UNT=COU
NT 十/を演算し、*行を終了する。また、ブツシュ
ダウンスタックの最下位の分岐シンボルがLの時は、ブ
ツシュダウンスタックの最下位の中間結果(POP−B
)II−堆り出し、アキュムレータ(Aoo)の内容と
の論理和(Aoa=ムC・十B) を累め、その結果
をアキュムレータに畳き込み、分触シンボルト以下ti
tmべるルーチンKAる。その後。(6) @ Instruction This branch instruction is executed according to the 70-chart shown in FIG. That is, when a branch instruction gate is read out, first, if the lowest branch symbol 7-be 1 branch symbol of the bushdown stack is T, C0UNT=COU.
Compute NT 10/ and end the * line. Also, when the lowest branch symbol of the bushdown stack is L, the lowest intermediate result of the bushdown stack (POP-B
) II - Accumulate the logical sum (Aoa = MuC x 10B) with the contents of the accumulator (Aoo), fold the result into the accumulator, and divide the result into the division symbol ti below.
tm bell routine KAru. after that.
分岐シンボルがTの時は、ブツシュダウンスタックの最
下位の中間結果(POP−B ) k取シ出し、アキュ
ムレータ(Aaa)の内容との論理積(Aoa=Aso
・B)會求め、その結果をアキュムレータに書き込む。When the branch symbol is T, take out the lowest intermediate result (POP-B) of the bushdown stack and logically AND it with the contents of the accumulator (Aaa) (Aoa=Aso
・B) Find the meeting and write the result to the accumulator.
そして。and.
C0UNT(Z)値を調べ、00時は実行を終了する。The C0UNT(Z) value is checked, and if it is 00, execution ends.
しかし、C0UNTの値がO以外の時は、C0UNT=
COUNT−/の演算を行って、分触シンボルト以下を
−べるルーチンKINる。However, when the value of C0UNT is other than O, C0UNT=
The routine KIN performs the calculation of COUNT-/ and counts the number below the touched symbol.
そこで1分岐シンボルがトのwFfは、ブツシュダウン
スタックの最後の中間結果(pop−B)を取り出し、
アキュムレータの内容との論理和(Aaa =Aoa
+11 ) f求め、その結果をアキュムレータに書き
込み実行【#!了する。Therefore, wFf with 1 branch symbol takes out the last intermediate result (pop-B) of the bushdown stack,
Logical sum with the contents of the accumulator (Aaa = Aoa
+11) Find f, write the result to the accumulator and execute [#! Complete.
(7)」 命苓
この分岐命令の実行は、第1図に示すフローチャートに
従って行われる。すなわち1分岐命令」が1、み出され
ると、tずフッシュタウンスタック0IIIk下位の分
肢シンボルt−駒べ1分岐シンボルが10時は、ブツシ
ュダウンスタックの最下位の中間結果(POP−B)【
権り出し、アキュムレータ(ム00)の内容との論理和
(ムoo =Aao 十B )を求め、そのbutアキ
ュムレータに書趣込む。次に、ブツシュダウンスタック
の最下位に降りてキタ分岐シンボルt−調べ1分岐シン
ボルがト以外の待は1分岐シンボルt−調べるルーチン
へ決る。なお、分岐シンホルがトの時は、ブツシュダウ
ンスタックの分岐シンボルをトからL6ciiして実行
【終了する。ま九。(7)'' This branch instruction is executed according to the flowchart shown in FIG. In other words, when the ``1 branch instruction'' is found at 1, the lower limb symbol t-piece 1 branch symbol of the bush town stack 0IIIk is found at 10 o'clock, the lower intermediate result of the bush town stack (POP-B ) [
Then, find the logical sum (muoo=Aao 1B) with the contents of the accumulator (mu00) and write it to the but accumulator. Next, it descends to the bottom of the bushdown stack and examines the next branch symbol t.If the first branch symbol is other than t, the routine determines that the first branch symbol t-examines. Note that when the branch symbol is ``T'', the branch symbol on the bushdown stack is L6cii from ``T'' and executed [end]. Nine.
分岐シンボルが下の時は、ブツシュダウンスタックの最
後の中間結果(poP−B) t−取9出シ、アキュム
レータの内容との論に&(ムoo=Acs・Bi求め、
その結果を1キユムレータKllき込む。そして、C0
UNTの値′frIIべ、00時は実行を終了する。し
かし、C0UNTO値が、o以外の時は、C0UNT=
COUNT−/の演算t−打い5分岐シンボルt−べる
ルーチンに戻る。そこで1分駄シンボルカドCt)Wi
&は、1ツシュダウンスタックの最下位の中間結果(p
op−m ) 1に取り出し、アキュムレータの内科と
の一纏和(Aoo =Aoa+B)i求め、その結果t
アキュムレータに畳き込み兼行f:終了する。When the branch symbol is at the bottom, the last intermediate result of the bushdown stack (poP-B) is obtained by calculating &(mooo=Acs・Bi) based on the content of the accumulator.
The result is loaded into one cumulator Kll. And C0
When the value of UNT is 00, the execution ends. However, when the C0UNTO value is other than o, C0UNT=
Return to the COUNT-/ operation t-stroke 5 branch symbol t-turn routine. So 1 minute symbol card Ct)Wi
& is the lowest intermediate result (p
op-m) 1, find the sum of the accumulator's internal medicine (Aoo = Aoa + B) i, and the result is t
Convolution into accumulator f: End.
(8)す命令、−「+ム命令、亨命令、−+−命令
これらのb接点命令およびその分軌命令山前記tit〜
(4)のa接点に関する実行において。(8) Instructions, - "+mu instructions, + instructions, -+- instructions These b contact instructions and their branch instructions
In the execution of (4) regarding the a contact.
アドレス指足烙れた入力点のオン・オフ状態の否定を行
うたけでよく、その他の実行内容は全く同じ°でわる。It is only necessary to negate the on/off state of the input point with the address finger or foot, and the other execution contents are exactly the same.
第2図は、前述した撞々のリレーシンボルを適用し、そ
れぞれの命令内容に応じてシーケンス制御動作食性う本
発明に係るPCの整IJ御卸路図を示すものである。す
なわち、M9−において、参照符号IOはCPUユニッ
ト、/コはシーケンスプログラムユニット、/pu11
0モジュールインタフェース、/ tu入1’Jモ’/
ユール、/Iは出力モジュールを示す、この場合。FIG. 2 is a diagram illustrating an IJ control route for a PC according to the present invention, which uses the above-mentioned series of relay symbols and performs sequence control operations according to the contents of each command. That is, in M9-, the reference code IO is the CPU unit, / is the sequence program unit, /pu11
0 module interface, /tu included 1'JMo'/
Yule, /I indicates an output module, in this case.
CPUユニットIOとシーケンスプログ2ムメモ9/2
とI10モジュールインタフェース/ 4’ ト蝶、
ソtL4:tLコントロールパスBL/。CPU unit IO and sequence program 2 memo 9/2
and I10 module interface/4' butterfly,
tL4: tL control path BL/.
アドレスバスBLλ、テータバスBLJ Kより相互K
IN続される。壜た。工10モジュールインタフェース
/参と入力モジュール16と出力モシz−ル/ I ト
ハb−すれぞれI10コントロールハスBLu% 11
0アドレスバスBLj。Mutual K from address bus BLλ, data bus BLJ K
IN continues. It was bottled. 10 module interface/reference and input module 16 and output module/I 10 control bus BLu% 11
0 address bus BLj.
I10データバスBL4により 相互に接続される。They are interconnected by an I10 data bus BL4.
このような制御回路を有するPCにおいて、y9TII
Lのりレージ−ケンス回路を前述した手法に基づいてプ
ログラミングし、ジ−ケンスフ”ログラムメモリlコに
ロードする。そこで、電源投入を行い、この時KCPU
ユニットIQのアキュムレータがオン状態になり、C0
UNTo値がOKセットされれi;j、CPUユニット
IOはシーケンスプログ2ムメモリlコよりシーケンス
プログラム【脂次絖み出す、このように読み出されるシ
ーケンスプログラムは、前記命令コードによってそれぞ
れの癲令内容に健い、入力モジュール14および110
モジユールインメ7エースl#【細て入力(I号を軌み
蝦つ九シ、論1mfllJEm未t I10モジュール
インタフェースl参を介して出力モジュール/lに出力
しながら集村されて、シーケンス1路tm珈することが
できる。この場合、本発明におい1は、リレーラダー回
路の分舷翻始シンボ□ルT、t−またはLKよって、中
関結果會創記分岐島始シンボル(!:共K jビット単
位のフッシュダウンスタックに入れ、これt分岐終点シ
ンボルHまたは」がき・九時、第7図および第1図に示
すフローチャートに従ってプログラムコントロールを行
い、シーケンス回路會処地することかで龜る。なお、創
造したブツシュダウンスタックのメモリフォーマットは
、第10図に示すようKJlビット位で多段に構成され
、Jl初のlビットが分岐シンボル保存用として使用さ
れ、I&後のlビットがアキュムレータの中間論311
鮎朱保存用として使用される。因みに、分岐シンボルは
それぞれコード化され−例えは、7=oo。In a PC with such a control circuit, y9TII
The KCPU is programmed based on the method described above and loaded into the KCPU program memory.
The unit IQ accumulator is turned on and C0
When the UNTo value is set to OK, the CPU unit IO outputs the sequence program from the sequence program memory 2. The sequence program read out in this way reads out the contents of each command according to the instruction code. Healthy input modules 14 and 110
Module Inme 7 Ace I In this case, in the present invention, 1 is the branching start symbol T, t- or LK of the relay ladder circuit, so that the branching island starting symbol (!: both K j bit This is accomplished by placing the T-branch end point symbol H or 9 o'clock in the unit's flush-down stack, performing program control according to the flowcharts shown in Figures 7 and 1, and placing the sequence circuit. , the memory format of the bushdown stack created is composed of multiple stages of KJl bits as shown in Figure 10, the first l bits of Jl are used for storing branch symbols, and the l bits after I & are used as intermediate bits of the accumulator. theory 311
Used for preserving ayu vermilion. Incidentally, each branch symbol is coded - for example, 7=oo.
ト=oi、L=io と設足される。11ア中ユムレ
ーメの中間演算結果は1通常/〜りで懺示される。G = oi, L = io. The intermediate calculation result of 11th A middle Yumreme is displayed as 1 normal/~ri.
次に1本発明pclcおけるシーケンス1路を集村する
手職に91&、具体例【挙けて脱明する。Next, the sequence 1 in the present invention pclc will be summarized in 91&, and a specific example will be given.
まず、シーケンス回路の具体例として、絡1図に示すリ
レーラダー(9)賂を使用し、これt本発明PCKおけ
るプログラム命令Kllき換えた回路−【馬//11に
示す。First, as a specific example of a sequence circuit, the relay ladder (9) shown in Figure 1 is used, and the circuit shown in Figure 11 is a circuit in which the program command Kll in the PCK of the present invention is replaced.
このようKして、第1111!!JK示すシーケンス−
路が1四グラムされ、シーケンスプログラムメモリにロ
ードし友後、電源投入を行えは、CPUユニットのアキ
ュムレータが出力命令の後オン状1IilKセツトされ
、左端の母線はオン状態となると共にC0UNTの麺も
Oとなる。その俊5li4//幽に示すシーケンス回路
は、第1表に示す手順で実行式れる。K like this, 1111th! ! JK showing sequence-
When the power is turned on after loading the program into the sequence program memory and turning on the power, the accumulator of the CPU unit is set to the on state after the output command, and the leftmost bus bar is on, and the noodles of C0UNT are also set to the on state. It becomes O. The sequence circuit shown in Shun5li4//Yu is executed according to the procedure shown in Table 1.
累 l 表
以下m1ll/at参熱して、シーケンス囲路の実行内
容につ聴許MK脱明する。Please visit m1ll/at below to learn more about the execution of the sequence.
■ →H−命令がシーケンスプログラムメモリから読み
出され、CPUユニットのアキュムレータてムI=ムa
o@X/の−m演算が行われる。■ →H-The instruction is read from the sequence program memory and the accumulator of the CPU unit is loaded.
-m operation of o@X/ is performed.
■−「HH命令がシーケンスプログラムメモリから読み
出されると、ブツシュダウンスタックに対し分岐シンボ
ル下と共にアキュムレータの内容(ム(10=X/)が
その最下位に畳き込まれ、アキュムレータKtiXコが
書キ込まれる。- "When the HH instruction is read from the sequence program memory, the contents of the accumulator (10 = I get caught up in it.
■→H命令がシーケンスプログラムメモリから訳み出さ
れると、アキュムレータでAoowAaa・XJの演算
が行われ、この結果アキエムレーメkriXコ・Xjが
書き込まれることkなる。When the →H instruction is translated from the sequence program memory, the accumulator performs the operation AoowAaa.XJ, and as a result, Akiemreme kriXko.
■ ’−1)−一命令がシーケンスプログラムメモリか
ら読み出されると1分岐シンボルLと共にアキュムレー
タの内容(ム・o=XJ@XJ)がブツシュダウンスタ
ックの最下位に先に書き込筐れていた内容tブツシュし
ながら入る。■ '-1) - When one instruction was read from the sequence program memory, the contents of the accumulator (MU・o=XJ@XJ) along with the one-branch symbol L were written to the bottom of the bushdown stack first. Enter the contents while mumbling.
すなワチ%ブツシュダウンスタックには、最下位KL、
Xコ・XJその上位スタックにT。The bottom stack is KL,
T on the upper stack of Xco/XJ.
Xjが書き込1れる。また、アキュムレータにはXjが
畳き込まれる。Xj is written to 1. Moreover, Xj is convoluted into the accumulator.
そりから読み出されると、分岐シンボル下と共にアキュ
ムレータの内容(ムaa=Xj)が前記と1iyl徐に
ブツシュダウンスタックの最下位に先に書き込まれてい
た内%−tブツシュしながら書き込まれる。また、アキ
ュムレータに#′iX4°が豊き込まれる。When read from the stack, the contents of the accumulator (mu aa = Also, #'iX4° is enriched in the accumulator.
[有] −門ヒー命令がシーケンスプログラムメモリか
ら読み出されると、アキュムレータでAoo==Aao
eX7の演算が行われ、この結果アキュムレータには
X≦・Xjが書き込まれることになる。[Yes] - When the gate instruction is read from the sequence program memory, Aoo==Aao in the accumulator
The calculation eX7 is performed, and as a result, X≦·Xj is written in the accumulator.
■ H命令がシーケンスプログラムメモリから読み出さ
れると、CPUユニットは第7図に示す地場を実行する
。この時、プツシ二ダウンスメツクOI&下位の分岐シ
ンボルは下であるため、C0UNTO値t−フインクリ
メントして第7図に示す7四−チャードの実行サイクル
を終了する。(2) When the H instruction is read from the sequence program memory, the CPU unit executes the sequence shown in FIG. At this time, since the lower branch symbol is the lower one, the C0UNTO value is incremented by t and the execution cycle of the 74-chard shown in FIG. 7 is completed.
@ L−41−命令がシーケンスプログ2ムメモリから
読み出されると1分岐シンボルLと共にアキュムレータ
の内容(A@a =X4・Xj)が前記と同様にブツシ
ュダウンスタックの最下位に先に書き込まれていた内容
をブツシュしながら書き込まれる。また、アキュムレー
タKFiXIが書き込オれる。@L-41 - When the instruction is read from the sequence program memory, the contents of the accumulator (A@a = It is written while mentioning the contents. Also, the accumulator KFiXI is written to.
■ −H←命令がシーケンスプログラムメモリから読み
出されると、アキュムレータでAoowAaa・Xデの
演算が行われ、この結果アキニムレーfiKFiXI@
Xりが書き込まれることになる。■ -H←When the instruction is read from the sequence program memory, the accumulator performs the operation AoowAaa・Xde, and the result is Akinimre fiKFiXI@
X will be written.
・ 」 命令がシーケンスプログラムメモリから読み出
されると% CPUユニットは91図に示すmar実行
する。この時、ブツシュダウンスタックOS下位の分岐
シンボルはしてあるため、アキュムレータの内容とブツ
シュダウンスタックの最下位にある中間結果との論理和
がm算され、この結果アキュムレータにはXj −Xj
+XI @XP C)94算1m1N)i書き込筐れ
ることになる。この時ブツシュダウンスタックの内容が
ポツプされ、ブツシュダウンスタックの最下位にはTX
zが負る。``When the instruction is read from the sequence program memory, the CPU unit executes mar shown in FIG. 91. At this time, since the branch symbol at the bottom of the bushdown stack OS has been set, the logical sum of the contents of the accumulator and the intermediate result at the bottom of the bushdown stack is m, and as a result, the accumulator contains Xj −Xj.
+XI @XP C) 94 calculations 1m1N) i will be written. At this time, the contents of the bushdown stack are popped, and the bottom of the bushdown stack is TX.
z loses.
次に、ブツシュダウンスタックLD蝋下位七l1llI
べろと1分岐シンボルは下であるため、アキュムレータ
の内容とブツシュダウンスタックの最下位の#P間結果
との一虐積が演算され、この結果ゲキュムレータにdX
j・(Xj・X7+XI−Xり)の演算結果が書き込ま
れることになる。また、仁の時ブツシュダウンスタック
の内容がポツプされ、ブツシュダウンスタックの最下位
にはLX、2・Xjが残る。Next, the bush down stack LD wax lower 7l1llI
Since the tongue and one-branch symbol are at the bottom, the product of the contents of the accumulator and the lowest #P result of the bushdown stack is calculated, and as a result, dX is added to the Gecumulator.
The calculation result of j.(Xj.X7+XI-Xri) will be written. Also, at the time of jin, the contents of the bushdown stack are popped, leaving LX, 2.Xj at the bottom of the bushdown stack.
次いで、C0UNT t−調べると、その髄がOでない
f5めC0UNT vat/&)Lして実行サイクルL
Hける。そこで、プッシュダウンスタックの最下位の分
岐シンボルtXべると。Next, if you check C0UNT t, you will find that its core is not O.
I can't do it. So, if we look at the lowest branch symbol tX of the pushdown stack.
分岐シンボルはLである九め、アキエムレータの内容と
ブツシュダウンスタックの最下位の中間結果との論m和
が演算され、この結果アキエムレータにはXコ・XJ+
Xj・(X4・X7+XI・Xり)の演算結果が畳き込
筐れることになる。この時、ブツシュダウンスタックの
内容がポツプされ、ブツシュダウンスタックにはその最
下位にT X /のみ残る0次K。The branch symbol is L. Ninth, the contents of the achiemulator and the lowest intermediate result of the bushdown stack are computed, and as a result, the achiemulator contains
The calculation result of Xj.(X4.X7+XI.Xri) is convolved. At this time, the contents of the bushdown stack are popped, leaving only T x / at the bottom of the bushdown stack.
ブツシュダウンスタックの最下位會鉤ぺると。When the bottom of the stack is pressed down.
分岐シンボルは下であるため、アキエムレータの内容と
ブツシュダウンスタックの最下位の中間結果との論理積
が演算され、この結果アキzhv−タKIdxtLXコ
*Xj+XJ*(X4*X7+Xf@XF))O演1結
果#1書tk込まれることになる。この時、ブツシュダ
ウンスタックの内容がポツプされ、ブツシュダウンスタ
ックの内容は空になる6次KsCOUNTを調べると、
その値がOであるため、@I図Oフローチャートの実行
サイクルを終了する。Since the branch symbol is at the bottom, the contents of the achiemulator are ANDed with the lowest intermediate result of the bushdown stack, and the result is Performance 1 result #1 will be included. At this time, the contents of the bushdown stack are popped and the contents of the bushdown stack are emptied. Examining the 6th KsCOUNT, we get
Since the value is O, the execution cycle of the @I diagram O flowchart is ended.
■ −−U−館令がシーケンスプロクラムメモリから読
み出されると、アキュムレータでムoa==Aoa・X
参の演算が行われ、この結果アキュムレータにはX参・
X/(X−・XJ+Xj、(X4 、X7+)l @X
9))okNm来が書き込まれることKなる。■ When the −U−kanrei is read from the sequence program memory, the accumulator is loaded with the memory oa==Aoa・X.
As a result, the accumulator contains
X/(X-・XJ+Xj, (X4,X7+)l @X
9)) OKNm will be written.
@−@−命令がシーケンスグログラムメモリから読み出
されると、アキエムレータの内容(XIeX/−(XJ
*Xj+Xj*(X4@X7+X#@)l)))がリレ
ーコイルに出力され。When the @-@- instruction is read from the sequence program memory, the contents of the achiemerator (XIeX/-(XJ
*Xj+Xj*(X4@X7+X#@)l))) is output to the relay coil.
アキエムレータは/にセットされる。Achiemulator is set to /.
以上のシーケンスプログラムを実行することによシ、纂
/’/図に示すシーケンス回路の旭履を全て完了するこ
とができる。By executing the above sequence program, the entire construction of the sequence circuit shown in the figure can be completed.
前述したところから明らかなように1本発明に係るPC
Kよれは、リレーシーケンス回路を構成する分級開始命
令と接点命令と【一体的に組合せ、分t#に開始シンボ
ルによってシーケンスプログラムの制御llt行うもの
であるから、リレーシーケンス回路−と命令語とがl対
lに対応り、 分mシンボルによってシーケンスブロク
トムの制御が可能となり、との細釆プログラミング作業
が容易化できる利点を有する。As is clear from the foregoing, one PC according to the present invention
The K twist is that the classification start command and the contact command that constitute the relay sequence circuit are integrally combined, and the sequence program is controlled by the start symbol at minute t#, so the relay sequence circuit and the command word are It corresponds to l to l, and has the advantage that it is possible to control the sequence bloctom using m symbols, making detailed programming work easier.
以上1本発明の好適な5!AjI1例について説明し九
が、本発明の精神を逸脱しない範囲内において種々の設
計変更tなし得ることは勿論である。Above 1 preferred 5 of the present invention! Of course, various design changes may be made without departing from the spirit of the present invention.
【図面の簡単な説明】
第1−および第3図はそれぞれリレーラダー回路の一例
を示す回路図、第3図は本発明に係るPCK適用するり
レーラタ゛−回路の表示IIl橡を示す説明図、@参図
a、bおよび#Ij図a。
bFi従来のりレーラダー回路の衆示IIA様を本発明
PCK遍用するリレーラダー回路の表示態様に変換する
状mを示す説明図であって、島は従来のリレーラダー回
路% bは本発明の表示態様を示し、第1図は本発#4
pcにおけるリレーラダー(2)路のプログラム手拳を
示す説引組纂7図は分岐終点シンボル−IKおけるプロ
グラムコント四−ルを行う場合のフローチャート図、l
I4tmBs分岐終点シンボル」における1日グ2ムコ
ントロール七行う場合のフローチャート図、1m2図は
本発明PCの制御系統の一実施例を示す制御11路図、
凧io園は本発明PCに使用スるブツシュダウンスタッ
クのメモリフォーマット図、@ii@は1s/−に示す
リレーラダー回路を本発明PCに適用するリレーラダー
(ロ)路に変換した状mt示す説明図である。
/I・・・出力モジュール
BL/・・・コントロール MLコ・・・アドレスノ
(スノくス
X/〜Xり・・・接 点 Y/、Yコ・・・リレ
ーコイルFIG、7
FIG、8
FIG、9
8−
m−]
FIG、10
ニ
ーFIG、11[Brief Description of the Drawings] Figures 1 and 3 are circuit diagrams each showing an example of a relay ladder circuit, and Figure 3 is an explanatory diagram showing a display IIl diagram of a relay ladder circuit applying PCK according to the present invention. @Reference figures a, b and #Ij figure a. bFi is an explanatory diagram showing the state m of converting the public display IIA of the conventional relay ladder circuit into the display mode of the relay ladder circuit widely used in the PCK of the present invention, where the island is the conventional relay ladder circuit % b is the display of the present invention Figure 1 shows the mode #4 of the present invention.
Figure 7 of the explanation summary showing the program hand of the relay ladder (2) path in the PC is a flowchart diagram when performing program control in the branch end point symbol-IK, l
1m2 is a control 11 route diagram showing an embodiment of the control system of the PC of the present invention,
Kitioen is a memory format diagram of the bushdown stack used in the PC of the present invention, @ii@ is a diagram of the relay ladder circuit shown in 1s/- converted into a relay ladder (b) path applied to the PC of the present invention mt FIG. /I...Output module BL/...Control ML code...Address no. FIG, 9 8- m-] FIG, 10 Knee FIG, 11
Claims (3)
所資のシーケンス10グラム【読み出して入出力lI累
の演算−−を行うよう構成し九グログラマプルシーケン
スコントローラにおいて、シーケンスプ四グラムtI/
′6モジユールインメ7エースとの間で転送し入出カモ
ジー’−−ルtmwするcpuユニットにシーケンスプ
ログラムのアドレス指定された入出力点01ン・オフ9
mmを書き込むアキュムレーIと、リレーラダー回*1
*示する分岐開始シンボルのコードと共に前記アキエム
レー/に書き込まれ友中間結果を書き込むブツシュダウ
ンスタックとを設け、Pk定の分岐終了シンボルに対し
てブツシュダウンスタックの最下位に畳龜込鵞れ九中l
′ll13iB朱を取り出してアキ二ムレーメの内容と
の論場演算thつてその結果tアキュムレーメに書き込
むよう構成することt%黴とする分岐シンボルによる側
憐WIm&7’O/ラマプルシーケンスコントローラ。(1) A sequence program [memorizes and reads out a sequence of 10 grams from a 9-memory memory and performs input/output lI calculations].
'6 Input/output points 01 and 9 of the sequence program addressed to the CPU unit to be transferred to and from the module input/output ace
Accumulator I to write mm and relay ladder times *1
* A bushdown stack is provided in which intermediate results are written to the above-mentioned Akiemre along with the code of the branch start symbol shown, and a bushdown stack is provided at the bottom of the bushdown stack for the branch end symbol with a fixed Pk. 9th grade l
'll13iB A side-by-side WIm&7'O/ramaple sequence controller with a branch symbol that is configured to take out the 13iB vermilion, perform a field operation with the contents of the Akinimreme, and write the result to the Accumreme.
シーケンスコントロー?に&いて、ブツシュダウンスタ
ックは1分岐シンボルのコードを保存するビット部と、
ア會エムレータの中間演算結果を保存するビット部とか
ら構成してなる分岐シンボルによる制御可能なグログラ
マプルシーケンスコントローラ。(2) Scope of Claims - Glogrammaple Sequence Control of the First Record? The bushdown stack has a bit part that stores the code of one branch symbol,
A grammatical pull sequence controller that can be controlled using branch symbols and a bit section that stores intermediate calculation results of an emulator.
ログ2マプルシーケンスコントローラにおいて1分岐開
始命令と振点命令とを一体化してこれを分岐シンボルに
よってIIIJIIL得るよう構成してなる分岐シンボ
ルによる制御可能ナノログ2マブルシーケンスコントロ
ーラ。(3) In the program 2 mapple sequence controller described in Section 1, Section 7 and Section λ of the Section 1 of Section 1 of the %Allowance Request, one branch start instruction and a zero point instruction are integrated, and this is configured to obtain IIIJIIL using a branch symbol. Nanolog 2mable sequence controller controllable by branching symbols.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2282882A JPS58140811A (en) | 1982-02-17 | 1982-02-17 | Controllable and programmable sequence controller using branch symbol |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2282882A JPS58140811A (en) | 1982-02-17 | 1982-02-17 | Controllable and programmable sequence controller using branch symbol |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58140811A true JPS58140811A (en) | 1983-08-20 |
JPH0119167B2 JPH0119167B2 (en) | 1989-04-10 |
Family
ID=12093551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2282882A Granted JPS58140811A (en) | 1982-02-17 | 1982-02-17 | Controllable and programmable sequence controller using branch symbol |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58140811A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6162902A (en) * | 1984-09-05 | 1986-03-31 | Toshiba Corp | Programmable controller |
JP2008282260A (en) * | 2007-05-11 | 2008-11-20 | Mitsubishi Electric Corp | Ladder diagram editing device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55135908A (en) * | 1979-04-11 | 1980-10-23 | Hitachi Ltd | Sequence program input device |
JPS5672703A (en) * | 1979-11-19 | 1981-06-17 | Yaskawa Electric Mfg Co Ltd | Programmable controller equipped with contact logic circuit reader |
-
1982
- 1982-02-17 JP JP2282882A patent/JPS58140811A/en active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55135908A (en) * | 1979-04-11 | 1980-10-23 | Hitachi Ltd | Sequence program input device |
JPS5672703A (en) * | 1979-11-19 | 1981-06-17 | Yaskawa Electric Mfg Co Ltd | Programmable controller equipped with contact logic circuit reader |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6162902A (en) * | 1984-09-05 | 1986-03-31 | Toshiba Corp | Programmable controller |
JP2008282260A (en) * | 2007-05-11 | 2008-11-20 | Mitsubishi Electric Corp | Ladder diagram editing device |
Also Published As
Publication number | Publication date |
---|---|
JPH0119167B2 (en) | 1989-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4794517A (en) | Three phased pipelined signal processor | |
JPH05500429A (en) | Scalable flow virtual learning neurocomputer | |
CN104375804A (en) | Multiple threads execution processor and operating method thereof | |
JPS60140456A (en) | Parallel processing unit | |
JPS6010644B2 (en) | Sequence display control method | |
JPS58140811A (en) | Controllable and programmable sequence controller using branch symbol | |
US8200943B2 (en) | Microprocessor | |
CN105930584A (en) | Virtual experiment platform of computer organization and system structure and realization method for virtual experiment platform | |
JPS6123276A (en) | Data processor | |
JP2556083B2 (en) | Complex arithmetic pipeline circuit | |
JPS5842621B2 (en) | Wiring route determination device | |
JPH01245305A (en) | Control execution program generation device | |
CN201859433U (en) | Singlechip development system without writer | |
JPH0132523B2 (en) | ||
JPS6398704A (en) | Programmable controller | |
JPS5866109A (en) | Instruction word processing method | |
JPH11167409A (en) | Program controller operating by parallel language | |
JPS6028014B2 (en) | microprocessor | |
JPH01171191A (en) | Storage element with arithmetic function | |
JPS5958549A (en) | Microprogram control method | |
JPH0234058B2 (en) | ||
JPH04365170A (en) | Digital signal processing semiconductor integrated circuit | |
JPH04174028A (en) | Control storage overlay system by in-program loader | |
JPS61259339A (en) | Sequence control device | |
JPS5840618A (en) | Process input/output control method |