JPS58129864A - 位相変調信号の復調装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は位相変調信号の復調装置に関する。

従来、位相変調方式としてはたとえば第１図に示した構
成のものが知られている。この復調方式は同期検波方式
と称され、同図に示すように、入力信号は周波数てい倍
器１１に入力され、ここで周波数てい倍されて位相同期
回路（ＰＬＬ）１２に入力されるようになっている。位
相同期回路１２によシ位相同期された信号は分周器１３
によシ分周され、検波回路１４に入力されるようになっ
ている。この検波回路１４は入力信号が入力されるよう
になっておυ、この入力信号を基準として検波されるよ
うになっている。

しかしながら、このような構成において、前記位相同期
回路１２はアナログ回路を要素としてＩＣ化されたもの
を用いているが、抵抗、コンデンサ等の少数の外付は部
品を備え付ける必要がちシ、しかも設計、調整が困峻で
あるとともに、長期的な安定性、耐環境性に乏しかった
。

したがって、これらの欠点を防止するために、デジタル
回路的に構成された位相同期回路が検討されているが、
回転構成が極めて複雑となシ、特に、小屋化を考慮した
場合専用ＩＣ化を考えない限夛その目的を達成し離〈唾
、また専用ＩＣを制作しても仕様の変更に対する柔軟性
に乏しくなるものであった。

筐た、一般的に位相同期回路は信号入力に対して同期を
達成するまでに一定の時間を要し、バースト的に通信を
行なう系に適用する場合、データ伝送に先立って同期を
促すためダミー的な送信を行なう必要があシ、したがっ
て通信時間が制限された系では適当でなかった。

本発明の目的は、位相同期回路等による同期手段を必要
とせず、極めて簡単でかつ無調整化し得る位相ｆ１ｉＩ
信号の復調装置を提、供するものである。

このような目的を達成するために、本発明は、位相変調
信号の搬送周波数の約整数倍の発振周波数を有する発振
回路と、この発振回路の出力を分周し前記搬送周波数、
の約９０°の位相差のある第１および第２のクロックパ
ルスを出力する位相シックと、前記位相変調信号をディ
ジタル信号に変換する波形整形回路と、この波形整形回
路の出力を前記′ＲＸ１および第２のクロックパルスに
よりサンプリングする第１と第２の７リツプフロツプと
、この第１と第２の７リツプフロツプの出力によシＵｉ
１４ｉを行なう手段とを具備するものである。

以下、実施例を用いて本発明の詳細な説明する。

ここで、本発明の具体的実施例を示す前に不発明の基本
的前えを述べる。ＪＩｚ図は、位相変調信号である入力
信号上の波形と復調の一方式を説明するタイミングチャ
ートである。同図において変調され九入力信号工は波形
整形されてディジタル信号に変換され九ものを示してあ
り、ここでは搬送波の４波を１ビツトに割ｇ当てている
が、一般的には１波以上の整数波数が割＃）当てられる
。入力信号上はデータの変化に対応して位相が１８０゜
（図中人からＢ）変化する。前記入力信号上から元のデ
ータを復調するための一方法として、入力信号Ｉの位相
が１８０°変化しても一定の位相を保つ同図中の信号Ｃ
Ｐ１の実線で示すクロックパルスを九とえばＰＬＬ等に
よシ再生しておく。このクロックパルスＣＰｓの立上シ
によシ入カイキ号りをサンプリングし復調信号０１ｔ−
得ることができる。一般に入力信号上は水晶振動子を使
った発振器の出力を基準とするため、その周波数精度は
極めて高く安定している。そこで、受信側でも同じよう
に固定的な発振器を使用して第２図中のクロックパルス
ＣＰＩとして考えられる。しかしながら、この際入力信
号Ｉの搬送周波数が固定発振器の周波数に完全に一致す
ることは期待できず、長い間にはクロックパルスＣＰＩ
Ｏ点線で示すように入力信号上に対して位相関係が変化
してくる場合がある。このため、入力信号Ｉの位相が変
化していないにもかかわらずサンプリング出力が変化し
てしまう、それ故、９０°位相差のある２つのクロック
パルスｃｐｉ、ＣＰ２で入力信号上をサンプリングし、
一方のクロックパルスの立ち上りが入力信号Ｉの変化点
付近にあっても、他方の立ち上りは入力信号上のパルス
の中央付近にＬＪ）、安定なサンプリングを行える。た
とえばクロックパルスＣＰＩおよびＣＦ２の入力信号に
対する相対的な位相が点線のように変化し、クロックパ
ルスＣＰＩによるサンプリング出力０１が入力信号Ｉの
位相変化にかかわらず変化しても、クロックパルスＣＰ
２によるサンプリング出力０２は変化しない。逆に、入
力信号上にデータの変化を示す位相の切替シが存在する
と、クロックパルスＣＰＩおよびＣＦ２によるサンプリ
ング出力０１，０２は相方とも相前後して変化する。そ
の変化の時間間隔はクロックパルスＣＰ１ｔたはＣＦ２
の１／４周期あるいは３／４周期である。すなわち、２
つのサンプリング出力Ｏｆ、０２の変化が３／４周期以
内に相次いで生じた場合入力信号の位相が変化し九と判
定することができ、復調がなされる。

このような考えに基づいてなされる本発明による本発明
の位相変調信号の復調装置の一実施例を第３図に示す。

同図において、コンパレータ２１があ少、このコンパレ
ータ２１にはアナログ信号が入力されるようになってお
シ、第４図人に示すようなデジタル信号が出力されるよ
うになっている。なお、図中において、前記コンパレー
タ２１に接続される抵抗Ｒ１ｅ　Ｒｖ　＊　Ｒｓはコン
パレータに対して適当なバイアスを与えるものであり、
また、コンデンサＣは交流結合を行なうものである。そ
して、前記コンパレータ２１からの出力信号（第４図人
）はＤ７リツプ７０ツブ２２，２３にそれぞれ入力され
るようになっている。

一方、水晶あるいはセラミック等の周波数精度および安
定性の良好な発振子３２を用いて発振出力を侍る発振器
路３１があシ、前記発振出力の発振周波数は人力信号に
おける搬送周波数の整数倍となっている。発振回路３１
からの出力信号は位相シフタ３０に入力されるようにな
っておシ、この位相シフタ３０では、発振器＠３１から
の出力１ｇ号を分周し、位相変調信号の搬送周波数を有
する互いに９０＠の位相差をもつ２系統のクロックパル
スＢ（＠４図Ｂ）、およびクロックパルスＣ（第４図Ｃ
）ｔ−出力するようになっている。

前記クロックパルスＢ１およびクロックパルスＣはそれ
ぞれ前記Ｄ　７　リップフロップ２２およびＤフリップ
７０ッグ２３に入力されるようになっておシ、これらＤ
７リツプフロツプ２２およびＤフリップフロッグ２３で
は前記コンパレータ２１からの出力信号をサンプリング
し信号Ｄ（第４図Ｄ）および信号Ｅ（第４図Ｅ）を出力
するようになっている。前記信号りおよび信号Ｅはそれ
ぞれ微分回路２４、微分回路２５に入力されるようＶて
なっており、これら各微分回路２４．２ｓでは前記信号
り、Ｂの立ち上シおよび立ち下シ時に時間幅の小さいパ
ルスである信号Ｆ（第４図Ｆ）および信号Ｇ（第４図Ｇ
）が出力されるようになっている。前記信号Ｆおよび信
号Ｇはそれぞれ単安定マルチバイブレータ２６、単安定
マルチバイブレータ２７に入力されるようになっておシ
、これら各単安定マルチバイブレータ２６．２７ではそ
れぞれ前記信号Ｆ、Ｇにおける時間幅の小さいパルス幅
を拡大し良信号Ｈ（第４図Ｈ）および信号Ｉ（第４図Ｉ
）を出力するようになっている。

ここで、前記単安定マルチバイブレータ２６゜２７はト
リガパルスの入力があるとクロックパルスＢあるいはＣ
の３７４周期から７／４周期の間の時間幅を有する信号
Ｈ，Ｉを出力するように構成されている。この場合、微
分回路２４．２５の出力信号Ｆ、Ｇを前述した時間幅の
パルスとすることができれば信号Ｈ，Ｉの代ｐＫ信号Ｉ
ｉ’、　Ｇを用いることもできる。

信号Ｈ，Ｉはそれぞれアンド回路２８に入力されるよう
になっておシ、このアンド回路２８では前記各信号Ｈ，
Ｉの論理積がとられて信号Ｊ（第４図Ｊ）を出力するよ
うになっている。前記信号、１ｔＴ−７リツプ７０ツブ
２９に入力されるようになっており、復調出力である信
号Ｋ（第４図Ｋ）を出力するようになっている。

このように、第４図人に示す信号をたとえば１ビツトあ
九り４波の搬送波を割シ当てているとすれば、クロック
パルスＢおよびＣは途中で信号ムに対する位相を進めて
おシ、シたがって信号ＡをクロックパルスＢでサンプリ
ングした結果の信号りが信号Ａの位相変化がないにもか
かわらず変化する。また、クロックパルスＣでサンプリ
ングをすると信号人の位相変化に対応してデータが信号
Ｅのように変化する。信号りおよびＥからそれぞれ立ち
上シおよび立ち下シ時にパルスを信号ＦおよびＧのよう
に形成し、更に信号Ｆ、Ｇをトリガ信号としてそれらの
立ち上シ点から一定の時間幅のパルスを有する信号Ｈ，
Ｉのように形成し、信号Ｈと信号Ｉの論理積をとると信
号Ｊのような（ｉｔ号が得られる。この信号Ｊは信号り
、Ｈのデータ変化が３／４周期以内に相次ぎ生じた時の
み正のパルスを発することから、信号り、Ｈのうち一方
のみの変化だけ生じても信号Ｊにはパルスは発生しない
、この信号Ｊは、入カ信号人の位相変化点に対応してお
シ分局することにより４ｉ調信号Ｋが得られることにな
る。

このようにすれば、発振器、クリップフロップ、マルチ
バイブレータ、コンパレータ、ゲートナトで簡単に構成
できる。又、発振回路は送信用としても使用できる。又
回路構成そのものがディジタル的テロ　’）　、単安定
マルチバイブレータ２６．２７の出力パルス幅はクロッ
クパルスの３／４周期〜７／４周期と部品の誤差よシ大
きい許容誤差範囲である丸め、実質上調整は不要である
。

−人力信号はアナログ信号であシ、信号対雑音電力比が
低いと第５図に示すように信号成分に雑音成分が重畳さ
れた形になシ、これを第３図に示したコンパレータ２１
で波形整形を行うと特に位相切替９点での雑音に影響を
うけ、出力のディジタル信号に雑音パルスがのる。この
ような場合にはコンパレータ２１に正帰還をかけ第５図
に示した、比較レベルＶｌｅ　ＶｍＬを設定してやるこ
とによシ誤動作を防止することができる。

ここで、復調装置を九とえば車載装置に適用する場合、
復調装置は情報処理装置とともに使用されることが多い
。

第６図はこのようにした本発明の他の実施例を示す構成
図である。第３図と同符号のものは同回路を示している
。先に述べたと同様に９０’位相の異なったクロック信
号により、Ｄフリップフロップ２２および２３でサノグ
リングされた２つの信号は入出力回路（Ｉｌｏ）３４を
介してマイクロプロセッサ（ＭＰＵ）３６に同時に読み
込まれるようになっている。ＭＰＵ３６では読み込まれ
たデータを基に、後述する手順に従ってデータを復調し
、データをランダムアクセスメモリ（ＲＡＭ）３３に書
き込むようになっておシ、リードオンリメモリ（ＲＯＭ
）３５はＭＰＵ３６のプログツムを格納するようになっ
ている。

ここで、第７図を用いて復調のアルゴリズムについて説
明する。１ｓ７図の信号りおよびＥは、それぞれＤフリ
ップ７０ツブ２２．２３の出力側であシ、特に信号Ｅは
途中において位相のずれが生じ誤ったデータを出してい
るものとする。ＭＰＵ３６からは繰シ返し信号りに示す
ようなタイミングで信号り、Ｈの状態を監視し、レベル
の変化を見い出し、他方のレベルの変化が一定時間ΔＴ
＋内に生ずればそこを位相の変化点と判定する。仮に、
図中のΔＴ！のように両者のレベルの変化が一定時間Δ
Ｔ１内に生じなければその変化は無視される。

このようにしてレベルの変化点間の時間を測定し、その
時間Ｔｔｌビット幅Ｔｈで割シ算すると肉質化の間のビ
ット数がわかるようになる。すなわち、位相変化がなけ
ればｎビットの１０”か１１＃かである。このようなタ
イマ手段はソフトウェアによシ実現しても良いし、図中
に示すハードウェアタイ−ｃｒ３７を使用してもよい。

前記アルゴリズムに従った処理フローを第８図に示すと
、先ずステップ８１にてタイマをリセットしてＴ＝０と
する。以下、Ｔをタイマの値とする。次に、ステップ８
２にてデータを読み込みステップ８３にてデータの変化
点を見出す。変化点が見出されるとステップ８４にてそ
の時のタイマのＩｌ［ＴｋメモリＭに記憶する。ステッ
プ８５にて存置データを絖み込みステップ８６にて他方
のデータの変化点を探す。変化点が見つからなければス
テップ８７にてその作業をＴ　　Ｍ＝Ｔｔ時間まで蝶り
返し、Ｔ　　Ｍ＞Ｔｓになると前記の変化を無視してフ
ローの２段目に戻る。ここでＴ１は第４図に示したクロ
ックパルスＢ１　あるいはＣの３／４周期から７／４周
期の間に入るようにしておく。Ｔ　　Ｍ＜Ｔ宜なる時間
内に他方の変化点が見出されれば、ステップ８８にてｎ
＝Ｔ／Ｔｂ　　なる計算を行なう。ここでＴｈは１ビッ
ト分の時間である　ステップ８９にて以前のデータが１
１”であれば、ｎビットはステップ９０にて＠０＃とじ
、また逆の場合はステップ９１にて＠１′とする。

以下、最初に戻って処理を繰シ返す。

このような実施例によれば、装置のデータ処理および制
御を行なうマイク日プ目セッサを復調動作に用いること
ができるため、装置全体を簡単にすることができ、小屋
化することができる。また復調に関係する部分が全てデ
ィジタル化されるため調整個所がなく生産性も向上でき
る。さらに、ＰＬＬを使用していないため、同期時間な
どのロスタイムがなく、交信時間を節約することができ
る。したかつ、て、限られ九時間内に交信を行なうシス
テムの適用を容易とすることができる。

以上述べたことから明らかなように、本発明による位相
変調信号の復調装置によれば、位相同期回路等による同
期手段を必要とせず、極めて簡単でかつ無調整化し得る
ことができる。

【図面の簡単な説明】

第１図は従来の復調装置の一例を示すブロック図、第２
図は本発明の原理を示す説明図、第３図は本発明による
位相変調信号の復調装置の一実施例を示すブロック図、
第４図は本発明による前記復調装置の各部の信号を示す
タイミングチャート、第５図は本発明による前記復調装
置の入力信号の説明図、第６図は本発明による位相変調
信号の復調装置の他の実施例を示すブロック図、第７図
は本発明による復調装置の他の実施例における各部の信
号を示すフローチャート、第８図は本発明による復調１
！１の他の実施例におけるＭＰＵの動作７０−を示す説
明図である。

Claims (1)

【特許請求の範囲】
1. １、位相変調信号の搬送周波数の約！Ｉ赦倍の発振周波
   数を有する発振回路と、この発振回路の出力を分周し前
   記搬送周波数の約９０°の位相差のある第１および第２
   のクロックパルスを出力する位相シフタと、前記位相質
   −信号をディジタル信号に変換する波形整形回路と、こ
   の波形整形回路の出力を前記第１および第２のクロック
   パルスによシサンプリングする第１と第２の７リツプ７
   四ツブと、この第１と第２の７リツプフロツプの出力に
   よ＃）（ｌｌｌ調を行なう手段とを具備することを特徴
   とする位相変調信号の復調装置。