JPS58124306A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS58124306A JPS58124306A JP57006974A JP697482A JPS58124306A JP S58124306 A JPS58124306 A JP S58124306A JP 57006974 A JP57006974 A JP 57006974A JP 697482 A JP697482 A JP 697482A JP S58124306 A JPS58124306 A JP S58124306A
- Authority
- JP
- Japan
- Prior art keywords
- output
- stage
- current
- input
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は増幅回路、特に大出力電圧ン得るのに好適なト
ランジスタ増幅器に関する。
ランジスタ増幅器に関する。
一般にオシロスコープの垂直出力増幅器にあっては、特
定のインピーダンス(例えば5on)の遅延線出力乞ブ
ラウン管の垂直偏向板駆動用の数10ボルトのプッシュ
プル電圧に増幅する。従来回路の典型例は第1図に示す
ように遅延線終端用エミッタ抵抗)(0、llo’ v
南するベース接地段Ql−Ql’と、エミッタ接地増
幅段Q2−Q2’と、エミッタ接地段Q3−Q3’及び
ベース接地段Q4−Q4’乞宮むカスコード接続増幅段
とより成る。
定のインピーダンス(例えば5on)の遅延線出力乞ブ
ラウン管の垂直偏向板駆動用の数10ボルトのプッシュ
プル電圧に増幅する。従来回路の典型例は第1図に示す
ように遅延線終端用エミッタ抵抗)(0、llo’ v
南するベース接地段Ql−Ql’と、エミッタ接地増
幅段Q2−Q2’と、エミッタ接地段Q3−Q3’及び
ベース接地段Q4−Q4’乞宮むカスコード接続増幅段
とより成る。
ところで、第1図の如き従来回路にあっては、温度によ
るドリフト問題、温度による利得及び周波数特性の変動
があるために種々の複雑な補償回路網を必安どしていた
。
るドリフト問題、温度による利得及び周波数特性の変動
があるために種々の複雑な補償回路網を必安どしていた
。
本発明は貼る点に鑑み、利得設定1fA整が容易且つ高
精度で決まり、ドリフト問題のない温度特性か安定した
増幅回路?提供するものである。
精度で決まり、ドリフト問題のない温度特性か安定した
増幅回路?提供するものである。
以下本発明の一実施例を第2図乃至第8図に基づいて詳
しく説明する。
しく説明する。
第2図は本発明の一実施例をブロック構成で示すもので
、図においてAlは′電圧−電流変換形帰還増幅器段、
A2は電流増幅形帰還増幅器段、A3はベース接地増幅
器段である。これ等の各増幅器段は縦続接続され大出力
電圧Z得ることかできる。
、図においてAlは′電圧−電流変換形帰還増幅器段、
A2は電流増幅形帰還増幅器段、A3はベース接地増幅
器段である。これ等の各増幅器段は縦続接続され大出力
電圧Z得ることかできる。
第3図は第2図の具体的な回路の一例乞示すものである
。回圧おいて、入力端子tll 、 Ll’)は夫々ト
ランジスタQ31− Q3t’のペースに接続される。
。回圧おいて、入力端子tll 、 Ll’)は夫々ト
ランジスタQ31− Q3t’のペースに接続される。
また入力端子fil 、 +11間には人力インピーダ
ンス決定用の抵抗、例えば遅延線終端抵抗+2+ 、
[2’lが直列接続され、これ等の抵抗の接続点が接地
される。トランジスタQ31のエミッタは直列接続され
たエミッタ抵抗+31 、 t3)Y介してトランジス
タQ31’のエミッタに接続され、抵抗f3+ 、 +
31の接続点が抵抗(4)乞介して負電源に接続される
。トランジスタQ31−Q31’のコレクタは夫々トラ
ンジスタQ32− Q32’のペースに接続される。な
お、これ等のトランジスタQ31のコレクタ及びトラン
ジスタQ32のペースには抵抗乞介して正電源が与えら
れており、一方間様にトランジスタQ31′のコレクタ
及びトランジスタQ32’のベースには抵抗7介して正
電源が与えられている。トランジスタQ32のコレクタ
は直列接続の抵抗+51 、 +51Y介してトランジ
スタQ32′のコレクタに接続され、抵抗+51 、
[51の接続点が負電源に接続されている。またトラン
ジスタQ32のコレクタは帰R抵抗+61 Y介してト
ランジスタQ31のエミッタに接続され、一方トランジ
スタQ32′のコレクタは帰還抵抗(6′)を介してト
ランジスタQa t’のエミッタに接続される。これ等
トランジスタQ31− Q31’ 、 Q3□−Q3□
′によって電圧−電流変換形帰還増幅器段AIk構成し
ている。すなわち、入力端子fi+ 、 Filよりト
ランジスタQ31− Q31’のベースに入力信号電圧
が供給されると、トランジスタQ32−Q32’のエミ
ッタ側力ら対応する出力信号電流か取り出される。なお
、後述する如くこの帰還増幅器段A1の利得は抵抗t3
1 、 (51、+61の抵抗値によって決定される。
ンス決定用の抵抗、例えば遅延線終端抵抗+2+ 、
[2’lが直列接続され、これ等の抵抗の接続点が接地
される。トランジスタQ31のエミッタは直列接続され
たエミッタ抵抗+31 、 t3)Y介してトランジス
タQ31’のエミッタに接続され、抵抗f3+ 、 +
31の接続点が抵抗(4)乞介して負電源に接続される
。トランジスタQ31−Q31’のコレクタは夫々トラ
ンジスタQ32− Q32’のペースに接続される。な
お、これ等のトランジスタQ31のコレクタ及びトラン
ジスタQ32のペースには抵抗乞介して正電源が与えら
れており、一方間様にトランジスタQ31′のコレクタ
及びトランジスタQ32’のベースには抵抗7介して正
電源が与えられている。トランジスタQ32のコレクタ
は直列接続の抵抗+51 、 +51Y介してトランジ
スタQ32′のコレクタに接続され、抵抗+51 、
[51の接続点が負電源に接続されている。またトラン
ジスタQ32のコレクタは帰R抵抗+61 Y介してト
ランジスタQ31のエミッタに接続され、一方トランジ
スタQ32′のコレクタは帰還抵抗(6′)を介してト
ランジスタQa t’のエミッタに接続される。これ等
トランジスタQ31− Q31’ 、 Q3□−Q3□
′によって電圧−電流変換形帰還増幅器段AIk構成し
ている。すなわち、入力端子fi+ 、 Filよりト
ランジスタQ31− Q31’のベースに入力信号電圧
が供給されると、トランジスタQ32−Q32’のエミ
ッタ側力ら対応する出力信号電流か取り出される。なお
、後述する如くこの帰還増幅器段A1の利得は抵抗t3
1 、 (51、+61の抵抗値によって決定される。
トランジスタQ32− Q32’のエミッタは夫々次段
のトランジスタQ33− Q33’のエミッタに接続さ
れる。
のトランジスタQ33− Q33’のエミッタに接続さ
れる。
トランジスタQ33− Q33’のペースには抵抗分圧
器を介して所望の正バイアス電圧が印加される。トラン
ジスタQ33のコレクタは抵抗を介して正電源に接続さ
れると共にトランジスタQ34のペースに接続され、一
方トランジスタQ33′のコレクタは抵抗を介して正電
源に接続されると共にトランジスタQ34′のベースに
接続される。トランジスタQ34 ”)コレクタは直列
接続の抵抗+73 、 (71Y介してトランジスタQ
34’のコレクタに接続され、抵抗f71 、 (7’
lの接続点が負電源に接続される。トランジスタQ34
のコレクタが帰還抵抗(8)Y介してトランジスタQ3
3のエミッタに接続されると共にトランジスタQ34’
のコレクタが帰還抵抗(8)χ介してトランジスタQ3
3のエミッタに接続される。これ等のトランジスタQ3
3−Q33’及びQ34− Q34’によって電流増幅
形帰還増幅器段A2を構成し、トランジスタQ33−
Qa3’−、、のエミッタ人力信号電流に対応する出力
信号電流乞トランジスタQ34− Q34’のエミッタ
から得る。
器を介して所望の正バイアス電圧が印加される。トラン
ジスタQ33のコレクタは抵抗を介して正電源に接続さ
れると共にトランジスタQ34のペースに接続され、一
方トランジスタQ33′のコレクタは抵抗を介して正電
源に接続されると共にトランジスタQ34′のベースに
接続される。トランジスタQ34 ”)コレクタは直列
接続の抵抗+73 、 (71Y介してトランジスタQ
34’のコレクタに接続され、抵抗f71 、 (7’
lの接続点が負電源に接続される。トランジスタQ34
のコレクタが帰還抵抗(8)Y介してトランジスタQ3
3のエミッタに接続されると共にトランジスタQ34’
のコレクタが帰還抵抗(8)χ介してトランジスタQ3
3のエミッタに接続される。これ等のトランジスタQ3
3−Q33’及びQ34− Q34’によって電流増幅
形帰還増幅器段A2を構成し、トランジスタQ33−
Qa3’−、、のエミッタ人力信号電流に対応する出力
信号電流乞トランジスタQ34− Q34’のエミッタ
から得る。
トランジスタQ34− Q34’のエミッタは夫々出力
段のトランジスタQas −Q35のエミッタに接続さ
れる。
段のトランジスタQas −Q35のエミッタに接続さ
れる。
トランジスタQ35のベースは直列接続の抵抗t91゜
(荀を介してトランジスタQ35′のベース<w続され
、抵抗f91 、 +91の接続点が正電源に接続され
る。また、トランジスタQ35のコレクタは直列接続の
インダクタαα、 u6 、抵抗0υ、α6を介してト
ランジスタQ35′のコレクタに接続される。そして抵
抗0υ、aυの接続点が数十ボルトの正電源に接続され
、そしてインダクタ(I〔、αIの中間タップより夫々
出力端子U21゜azが取り出される。これ等トランジ
スタQas −Q3s’はベース接地出力段ン構成して
いる。
(荀を介してトランジスタQ35′のベース<w続され
、抵抗f91 、 +91の接続点が正電源に接続され
る。また、トランジスタQ35のコレクタは直列接続の
インダクタαα、 u6 、抵抗0υ、α6を介してト
ランジスタQ35′のコレクタに接続される。そして抵
抗0υ、aυの接続点が数十ボルトの正電源に接続され
、そしてインダクタ(I〔、αIの中間タップより夫々
出力端子U21゜azが取り出される。これ等トランジ
スタQas −Q3s’はベース接地出力段ン構成して
いる。
ここで、帰還増幅器段AI + A2の利得を夫々第4
図、第5図の等価回路を参照し乍ら計算すると以下の通
りになる。
図、第5図の等価回路を参照し乍ら計算すると以下の通
りになる。
まず帰還増幅器段AIの利得であるが、いまここでトラ
ンジスタQ31−Q32の電流増幅率βは共に等しいも
のとすると、入力端子(1)に供給される入力信号e1
は次式で表わされる。
ンジスタQ31−Q32の電流増幅率βは共に等しいも
のとすると、入力端子(1)に供給される入力信号e1
は次式で表わされる。
el=Re((1+β) i l+i 21 ・
−−−−−−−=−・−filただし上記(1)式にお
いて、Reは抵抗(3)の抵抗値、1□はトランジスタ
Q31のペースKiれるベース電流、12は抵抗(6)
を流れる電流である。
−−−−−−−=−・−filただし上記(1)式にお
いて、Reは抵抗(3)の抵抗値、1□はトランジスタ
Q31のペースKiれるベース電流、12は抵抗(6)
を流れる電流である。
また、抵抗+31 、 (F)l 、 (61を含む閉
回路から次式が成立する。
回路から次式が成立する。
Rc(β211 !2)−R4i2+Re((1+β
) il + i2t −142)だだし上記(2)
式において、Rcは抵抗(5)の抵抗値、Rfは抵抗(
6)の抵抗値である。
) il + i2t −142)だだし上記(2)
式において、Rcは抵抗(5)の抵抗値、Rfは抵抗(
6)の抵抗値である。
上記(1)及び(2)式より
(βRc (1+β)Reliz=()Lc+Rf+
Re)i2 −−(3)が得られる。この(3)式よ
り 従って、上記(1)及び(4)式より人力信号eIは次
式で表わされる。
Re)i2 −−(3)が得られる。この(3)式よ
り 従って、上記(1)及び(4)式より人力信号eIは次
式で表わされる。
・・・・(51
よって出力信号電流、すなわちトランジスタQ32のエ
ミッタな流れる電流11は次式で表わされろ。
ミッタな流れる電流11は次式で表わされろ。
この(6)式より出力′電流11は抵抗13+ 、 +
51 、 +6)の抵抗値で決まり、温度によるドリフ
ト等の影響ン殆んど受けることかないことかわかる。な
お、トランジスタQa1. Q32と対をなすトランジ
スタQ31’。
51 、 +6)の抵抗値で決まり、温度によるドリフ
ト等の影響ン殆んど受けることかないことかわかる。な
お、トランジスタQa1. Q32と対をなすトランジ
スタQ31’。
Q32′についても同様にして求めることかできる。
次に第5図を用いて帰還増幅器段A2の利得乞計算する
。ここでトランジスタQ33 、 Q34の電流増幅率
βも共に等しいものと仮定する。
。ここでトランジスタQ33 、 Q34の電流増幅率
βも共に等しいものと仮定する。
いまここで、抵抗(力の抵抗値−1R8、抵抗(8)の
抵抗値YRf、)ランジスタQ33のエミッタを流れる
電流を11、コレクタ電流れろ電流ン12とすると次式
が成立する。
抵抗値YRf、)ランジスタQ33のエミッタを流れる
電流を11、コレクタ電流れろ電流ン12とすると次式
が成立する。
Rf(il −12)=R(((1+β)i2it l
・・・−== (71この(7)式χ整理する
と (Rf+Rc)it = tRf+(1+β)Re)
i2−・−−−−−−−−(8)が得られる。この(8
)式より よって出力信号電流、すなわちトランジスタQ34のエ
ミッタ電流12は次式で衣わされる。
・・・−== (71この(7)式χ整理する
と (Rf+Rc)it = tRf+(1+β)Re)
i2−・−−−−−−−−(8)が得られる。この(8
)式より よって出力信号電流、すなわちトランジスタQ34のエ
ミッタ電流12は次式で衣わされる。
上記001式より出力信号電流■2も抵抗(7) 、
(81の抵抗値で決まり、殆んど温度の問題を生じない
ことがわかる。なお、トランジスタQ33 、 Q34
と対ンなすトランジスタQa3’ 、 Q34’につい
ても同様である。
(81の抵抗値で決まり、殆んど温度の問題を生じない
ことがわかる。なお、トランジスタQ33 、 Q34
と対ンなすトランジスタQa3’ 、 Q34’につい
ても同様である。
第6図は本発明による増幅回路の応用例を示すもので、
ここでは選択増幅器を構成している。
ここでは選択増幅器を構成している。
すなわち、第6図では第3図の増幅器段A、の出力部、
すなわちトランジスタQ32− Q32’及び増幅器段
A2の入力部、すなわちトランジスタQ33− Q33
’の新規な構成を活用し、これにトランジスタQ41−
Q41’から成る増幅器l付加したものである。
すなわちトランジスタQ32− Q32’及び増幅器段
A2の入力部、すなわちトランジスタQ33− Q33
’の新規な構成を活用し、これにトランジスタQ41−
Q41’から成る増幅器l付加したものである。
第6図において、第1の入力信号e1が供給される入力
端子(4υ、(4I)Y夫々トランジスタQ32 、
Q32’のベースとすると共にこれ等のベース間に抵抗
(42)。
端子(4υ、(4I)Y夫々トランジスタQ32 、
Q32’のベースとすると共にこれ等のベース間に抵抗
(42)。
(4iy;を直列接続し、これ等の抵抗(4z 、 (
4’a yt介してスイッチ(4■を切換えることによ
りバイアス電圧■1゜V2 ’1選択的にトランジスタ
Q32 r Q32’のベースに供給するようにする。
4’a yt介してスイッチ(4■を切換えることによ
りバイアス電圧■1゜V2 ’1選択的にトランジスタ
Q32 r Q32’のベースに供給するようにする。
また、トランジスタQ32及びQ33のエミッタ接続点
ントランジスタQ41のコレクタに接続すると共にトラ
ンジスタQ32′汲ヒQ33′のエミッタの接続点をト
ランジスタQ41′のコレクタに接続する。また、トラ
ンジスタQ41のエミッタは抵抗(44)、 14;N
Y介してトランジスタQ4 l’のエミッタに接続し、
抵抗(44)。
ントランジスタQ41のコレクタに接続すると共にトラ
ンジスタQ32′汲ヒQ33′のエミッタの接続点をト
ランジスタQ41′のコレクタに接続する。また、トラ
ンジスタQ41のエミッタは抵抗(44)、 14;N
Y介してトランジスタQ4 l’のエミッタに接続し、
抵抗(44)。
(44)の接続点をスイッチ(4!19及び定電流源(
4(i) 馨介して負電源に接続する。また、トランジ
スタQ41 r Q41’のペースン夫々第2の入力信
号e2が供給される入力端子(47) 、 (47)に
接続する。
4(i) 馨介して負電源に接続する。また、トランジ
スタQ41 r Q41’のペースン夫々第2の入力信
号e2が供給される入力端子(47) 、 (47)に
接続する。
つまり、第6図の回路例では、第3図における増幅器段
Alの出力側がベース入力、エミッタ出力であり、増幅
器段A2の入力側がベース接地形である構成上の特徴乞
積極的に活用して他のエミッタ接地トランジスタQ41
− Q41”r:うまく結合して選択増幅器を構成した
ものである。
Alの出力側がベース入力、エミッタ出力であり、増幅
器段A2の入力側がベース接地形である構成上の特徴乞
積極的に活用して他のエミッタ接地トランジスタQ41
− Q41”r:うまく結合して選択増幅器を構成した
ものである。
貼る構成により、スイッチ(4:N 、 (4■の切換
によってトランジスタQ32−Q32’とトランジスタ
Q33− Q33’の2対またはトランジスタQ41−
Q41’とトランジスタQ33− Q33’の2対の
いずれかで入力端子(41) 、 (4轄供給される第
1の人力信号e1または入力端子(4力。
によってトランジスタQ32−Q32’とトランジスタ
Q33− Q33’の2対またはトランジスタQ41−
Q41’とトランジスタQ33− Q33’の2対の
いずれかで入力端子(41) 、 (4轄供給される第
1の人力信号e1または入力端子(4力。
(46に供給される第2の入力信号e2を選択的に増幅
し、トランジスタQ33− Q33’のコレクタニ夫々
接続された出力端子(48) 、 (48)に出力する
。すなわち、この回路では信号路に直列に何等スイッチ
を挿入することなく所望の複数個の入力信号を選択的に
取り出すことができ、従って、特に高周波の信号処理に
有用である。
し、トランジスタQ33− Q33’のコレクタニ夫々
接続された出力端子(48) 、 (48)に出力する
。すなわち、この回路では信号路に直列に何等スイッチ
を挿入することなく所望の複数個の入力信号を選択的に
取り出すことができ、従って、特に高周波の信号処理に
有用である。
第7図は、第8図に示すデジタルストレージオシロスコ
ープ用垂直出力増幅器(へ)に好適な増幅回路例を示す
もので、実質的に第3図に示す回路と第4図に示す回路
を組合せたものである。
ープ用垂直出力増幅器(へ)に好適な増幅回路例を示す
もので、実質的に第3図に示す回路と第4図に示す回路
を組合せたものである。
第7図では、更に選択動作を行うためにトランジスタQ
51. Q52 ’Y設ける。トランジスタQ51のベ
ースは抵抗5υ、ダイオード(52ヲ介して制御信号入
力端子鰻に接続される。この入力端子盤には第8図に示
すスイッチ回路(91)からの切換信号相当の切換制御
信号が供給される。また、トランジスタQ51のエミッ
タは正電源に接続され、コレクタは抵抗e541Y介し
てトランジスタQ52のベースに接続すれると共に抵抗
t55)’に介して負電源に接続される。また、トラン
ジスタQ51のコレクタはダイオード回及び69を介し
て夫々トランジスタQ31及びQ31’のエミッタに接
続される。これ等ダイオード156)、 +571は第
6図におけるスイッチ(4′3の作用tする。トランジ
スタQ52のエミッタは負電源に接続され、コレクタは
抵抗も杓、艶?夫々介してトランジスタQ41−Q4]
’のエミッタ、すなわち抵抗10)の両端に接続される
。入力端子(11、(11に第1の人力信号e1が供給
され、一方入力端子(47) 、 (4δに第2の入力
信号e2が供給され、これ等の信号e1. e2が選択
的に出力端子(121、a’aに取り出される。
51. Q52 ’Y設ける。トランジスタQ51のベ
ースは抵抗5υ、ダイオード(52ヲ介して制御信号入
力端子鰻に接続される。この入力端子盤には第8図に示
すスイッチ回路(91)からの切換信号相当の切換制御
信号が供給される。また、トランジスタQ51のエミッ
タは正電源に接続され、コレクタは抵抗e541Y介し
てトランジスタQ52のベースに接続すれると共に抵抗
t55)’に介して負電源に接続される。また、トラン
ジスタQ51のコレクタはダイオード回及び69を介し
て夫々トランジスタQ31及びQ31’のエミッタに接
続される。これ等ダイオード156)、 +571は第
6図におけるスイッチ(4′3の作用tする。トランジ
スタQ52のエミッタは負電源に接続され、コレクタは
抵抗も杓、艶?夫々介してトランジスタQ41−Q4]
’のエミッタ、すなわち抵抗10)の両端に接続される
。入力端子(11、(11に第1の人力信号e1が供給
され、一方入力端子(47) 、 (4δに第2の入力
信号e2が供給され、これ等の信号e1. e2が選択
的に出力端子(121、a’aに取り出される。
次に、この回路の動作を説明する。いま、制御信号入力
端子531に供給される制御信号か低レベルであると、
トランジスタQ51がオンし、接続点Pのレベルが高レ
ベルとなり、ダイオードffl 、 57)がオンする
。そこで、トランジスタQ31−Q31’はオフとなる
。つまり第6図におけるスイッチ(4鵠が高電圧■1に
接続されているのと等価である。また、接]aPの高レ
ベルによりトランジスタQ52がオンし、これに伴って
トランジスタQ4□−Q41′が能動状態となる。従っ
て、入力端子(47) 、 (47)に供給された第2
の人力信号e2がカスコード接続されたトランジスタQ
33−Qa3’ + Q34−Q34’ + Q35−
Q35’乞介して出力端子(121、+121に取り出
される。
端子531に供給される制御信号か低レベルであると、
トランジスタQ51がオンし、接続点Pのレベルが高レ
ベルとなり、ダイオードffl 、 57)がオンする
。そこで、トランジスタQ31−Q31’はオフとなる
。つまり第6図におけるスイッチ(4鵠が高電圧■1に
接続されているのと等価である。また、接]aPの高レ
ベルによりトランジスタQ52がオンし、これに伴って
トランジスタQ4□−Q41′が能動状態となる。従っ
て、入力端子(47) 、 (47)に供給された第2
の人力信号e2がカスコード接続されたトランジスタQ
33−Qa3’ + Q34−Q34’ + Q35−
Q35’乞介して出力端子(121、+121に取り出
される。
一方、上記制御徊号が高レベルになると、トランジスタ
Q51がオフし、この結果ダイオード団。
Q51がオフし、この結果ダイオード団。
5ηが非導通状態になると共にトランジスタQ52もオ
フい第7図の回路は入力端子ill 、 fl’)に供
給された第1の入力信号eI Y )ランジスタQ31
’= Q31’及びQ32− Q32’からなる電圧
−電流変換形帰還増幅器段になり、入力信号電圧を出力
信号電流に変換した後トランジスタQ33〜Q33′及
びトランジスタQ34− Q34’よりなる電流増幅形
帰還増幅器段で増幅し、更にトランジスタQ35− Q
3s’よりなるベース接地出力段で電圧増幅して出力端
子(121,++:6から対応する出力を取り出す。
フい第7図の回路は入力端子ill 、 fl’)に供
給された第1の入力信号eI Y )ランジスタQ31
’= Q31’及びQ32− Q32’からなる電圧
−電流変換形帰還増幅器段になり、入力信号電圧を出力
信号電流に変換した後トランジスタQ33〜Q33′及
びトランジスタQ34− Q34’よりなる電流増幅形
帰還増幅器段で増幅し、更にトランジスタQ35− Q
3s’よりなるベース接地出力段で電圧増幅して出力端
子(121,++:6から対応する出力を取り出す。
このようにして、制御信号入力端子5急に供給される制
御信号レベルに応じて入力端子111 、 +11に供
給される第1の入力信号e1、または入力端子(47)
。
御信号レベルに応じて入力端子111 、 +11に供
給される第1の入力信号e1、または入力端子(47)
。
(471に供給される第2の入力信号e2Y選択的に出
力端子++z 、 a6に取り出す選択増幅器として動
作する。
力端子++z 、 a6に取り出す選択増幅器として動
作する。
第8図は本発明による増幅回路ン適用して好適なデジタ
ルストレージオシロスコープの一例のブロック図を示す
。ここではオシロスコープの垂直゛出力増幅器(ハ)に
本発明による増幅回路暑適用し得る。
ルストレージオシロスコープの一例のブロック図を示す
。ここではオシロスコープの垂直゛出力増幅器(ハ)に
本発明による増幅回路暑適用し得る。
入力端子但υからの信号は増幅器(8つに供給されて増
幅され、その出力の一部が入力増幅器n’v介して遅延
線(財)に供給され、この遅延出力が垂直出力増幅器(
ハ)の一方の入力端圧供給される。つまり、この遅延出
力が第7図における第1の入力信号e1に相当するわけ
である。
幅され、その出力の一部が入力増幅器n’v介して遅延
線(財)に供給され、この遅延出力が垂直出力増幅器(
ハ)の一方の入力端圧供給される。つまり、この遅延出
力が第7図における第1の入力信号e1に相当するわけ
である。
一方増幅器曽の出力の一部がサンプル・ホールド回路(
ハ)を介してアナログ−デジタル(A/D)変換器−に
供給され、ここでアナログ信号よりデジタル信号に変換
された後メモリ(囮に供給され、ロジック回路端からの
書込み信号に応じて所定のアドレス位置に記憶される。
ハ)を介してアナログ−デジタル(A/D)変換器−に
供給され、ここでアナログ信号よりデジタル信号に変換
された後メモリ(囮に供給され、ロジック回路端からの
書込み信号に応じて所定のアドレス位置に記憶される。
そしてロジック回路端からの読出し信号によりメモリ(
ハ)に供給されているデータが読出されてデジタル・ア
ナログ(D/A )変換器(ト)に供給され、ここでデ
ジタル信号よりアナログ信号に変換された後、垂直出力
増幅器(ハ)の他方の入力端に供給される。つまり、こ
のD/A変換器(ト)からの信号が第7図における第2
の入力信号e2に相当するわけである。なお、サンプル
・ホールド回路(ト)、A/D変換器侶η、D/A変換
器(90はメモリ弼と同様ロジック回路(89)からの
クロック信号により制御されている。また垂直出力増幅
器(へ)にはスイッチ回路(9υより切換制御信号か供
給されるようになされている。つまり、これが第7図に
おける制御信号入力端子■に供給される制御信号に相当
するものである。そして垂直出力増幅器(へ)の出力は
ブラウン管(94に垂直偏向板駆動用と(〜で供給され
る。
ハ)に供給されているデータが読出されてデジタル・ア
ナログ(D/A )変換器(ト)に供給され、ここでデ
ジタル信号よりアナログ信号に変換された後、垂直出力
増幅器(ハ)の他方の入力端に供給される。つまり、こ
のD/A変換器(ト)からの信号が第7図における第2
の入力信号e2に相当するわけである。なお、サンプル
・ホールド回路(ト)、A/D変換器侶η、D/A変換
器(90はメモリ弼と同様ロジック回路(89)からの
クロック信号により制御されている。また垂直出力増幅
器(へ)にはスイッチ回路(9υより切換制御信号か供
給されるようになされている。つまり、これが第7図に
おける制御信号入力端子■に供給される制御信号に相当
するものである。そして垂直出力増幅器(へ)の出力は
ブラウン管(94に垂直偏向板駆動用と(〜で供給され
る。
また、増幅器S4の出力が内部/外部切換スイッチ(9
9ヲ介してトリガ回路(94)に供給され、史にトリガ
回路(94)の出力か掃引発生器(95Jに供給され、
その出力側から所望の鋸歯状波を得る。この鋸南状波は
スイッチ(爛ン介して水平出力増幅器の7)に供給され
、この増幅器(97)の出力がブラウン管(94に水平
偏向板駆動用として供給される。また、((ト)は外部
信号入力端子、(9alはロジック回路(89)からの
クロックに応答して鋸歯状波を出力する掃引発生器であ
って、この掃引発生器(95)及び(9G)の鋸歯状波
かスイッチ((ト)によって選択的に切換えるようにな
されている。
9ヲ介してトリガ回路(94)に供給され、史にトリガ
回路(94)の出力か掃引発生器(95Jに供給され、
その出力側から所望の鋸歯状波を得る。この鋸南状波は
スイッチ(爛ン介して水平出力増幅器の7)に供給され
、この増幅器(97)の出力がブラウン管(94に水平
偏向板駆動用として供給される。また、((ト)は外部
信号入力端子、(9alはロジック回路(89)からの
クロックに応答して鋸歯状波を出力する掃引発生器であ
って、この掃引発生器(95)及び(9G)の鋸歯状波
かスイッチ((ト)によって選択的に切換えるようにな
されている。
上述の如く本発明によれは、上記(6)式及び+101
式からも理解されるように、各段の利得が殆んど受動素
子のパラメータで決定するので利得の設定。
式からも理解されるように、各段の利得が殆んど受動素
子のパラメータで決定するので利得の設定。
調整が容易且つ高精度で決まる。また、増@器段A1
+ A2の利得が共に抵抗+5) 、 (5’lの抵抗
値Ftcに反比例するので高周波補償には抵抗+51
、 +5’lと並列にRC直列回路網を1個以上使用す
ればよい。更に、増幅器段A、、、A2の新規な組合せ
故に付加増幅器を用いて選択増幅器が極めて容易にでき
る。この場合、信号路に直列にスイッチを用いないので
、付加LCによる周波数特性への悪影響がない。また遠
隔操作すなわち第7図における制御信号入力端子63)
に供給されろ切換制御信号によって、第1の入力信号e
1または第2の入力信号e2Y選択的に増幅して取り出
すことができ、高周波でスイッチングが可能である。更
に、温度によるドリフト問題、温度による利得及び周波
数特性の変動がないので、従来の如く複雑な補償回路網
を用いることがなく、もって回路構成が簡単となる。
+ A2の利得が共に抵抗+5) 、 (5’lの抵抗
値Ftcに反比例するので高周波補償には抵抗+51
、 +5’lと並列にRC直列回路網を1個以上使用す
ればよい。更に、増幅器段A、、、A2の新規な組合せ
故に付加増幅器を用いて選択増幅器が極めて容易にでき
る。この場合、信号路に直列にスイッチを用いないので
、付加LCによる周波数特性への悪影響がない。また遠
隔操作すなわち第7図における制御信号入力端子63)
に供給されろ切換制御信号によって、第1の入力信号e
1または第2の入力信号e2Y選択的に増幅して取り出
すことができ、高周波でスイッチングが可能である。更
に、温度によるドリフト問題、温度による利得及び周波
数特性の変動がないので、従来の如く複雑な補償回路網
を用いることがなく、もって回路構成が簡単となる。
第1図は従来回路の一例Y示す接続図、第2図は本発明
の一実施例を示すブロック図、第3図は本発明の具体的
回路構成の一例Z示す接続図、第4図及び第5図は第3
図の動作説明に夫々供するための等価回路、第6図は本
発明の応用増幅器の一例を示す接続図、第7図は本発明
を応用した増幅器の他の一例を示す接続図、第8図は本
発明を適用して好適なデジタルストレージオシロスコー
プの一例を示すブロック図である。 A1は電圧−電流変換形帰還増幅器段、A2は電流増幅
形帰還増幅器段、A3はベース接地増幅器段である。
の一実施例を示すブロック図、第3図は本発明の具体的
回路構成の一例Z示す接続図、第4図及び第5図は第3
図の動作説明に夫々供するための等価回路、第6図は本
発明の応用増幅器の一例を示す接続図、第7図は本発明
を応用した増幅器の他の一例を示す接続図、第8図は本
発明を適用して好適なデジタルストレージオシロスコー
プの一例を示すブロック図である。 A1は電圧−電流変換形帰還増幅器段、A2は電流増幅
形帰還増幅器段、A3はベース接地増幅器段である。
Claims (1)
- 【特許請求の範囲】 ■、 電圧−電流変換増幅器段と、電流増幅器段と、ベ
ース接地増幅器段と乞夫々順次縦続接続してなる増幅回
路。 2、 上記電圧−電流変換増幅器段としてエミッタ接地
形入力段及びベース入カニミッタ出力形出力段トランジ
スタ暑含む帰還増幅器馨用い、上記電流増幅器段として
エミッタ入力形入力段及びベース人カニミッタ出力形出
力段トランジスタを含む帰還増幅器を用いる特許請求の
範囲第1項記載の増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57006974A JPS58124306A (ja) | 1982-01-20 | 1982-01-20 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57006974A JPS58124306A (ja) | 1982-01-20 | 1982-01-20 | 増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58124306A true JPS58124306A (ja) | 1983-07-23 |
JPH0212406B2 JPH0212406B2 (ja) | 1990-03-20 |
Family
ID=11653165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57006974A Granted JPS58124306A (ja) | 1982-01-20 | 1982-01-20 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58124306A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6398200B1 (en) | 1997-09-19 | 2002-06-04 | Toyo Tire & Rubber Co., Ltd. | Vibration isolation mount |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5599812A (en) * | 1979-01-25 | 1980-07-30 | Iwatsu Electric Co Ltd | Broad band balanced amplifier having gain selection function |
-
1982
- 1982-01-20 JP JP57006974A patent/JPS58124306A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5599812A (en) * | 1979-01-25 | 1980-07-30 | Iwatsu Electric Co Ltd | Broad band balanced amplifier having gain selection function |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6398200B1 (en) | 1997-09-19 | 2002-06-04 | Toyo Tire & Rubber Co., Ltd. | Vibration isolation mount |
Also Published As
Publication number | Publication date |
---|---|
JPH0212406B2 (ja) | 1990-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3813607A (en) | Current amplifier | |
US3383612A (en) | Integrated circuit biasing arrangements | |
US4379268A (en) | Differential amplifier circuit | |
US4220875A (en) | Electronic circuit having its impedance controlled by an external signal | |
JPH0226883B2 (ja) | ||
US4611136A (en) | Signal delay generating circuit | |
JPH0556685B2 (ja) | ||
EP0732807B1 (en) | Controllable filter arrangement | |
US5130567A (en) | Bipolar transistor arrangement with distortion compensation | |
JPS58124306A (ja) | 増幅回路 | |
US4757275A (en) | Wideband closed loop amplifier | |
US3832645A (en) | Wide band gain control circuit | |
JPH0350447B2 (ja) | ||
US3611171A (en) | Integrated circuit video amplifier | |
US4262261A (en) | Amplifier circuit | |
US3509369A (en) | Absolute value function generator | |
US4365209A (en) | Impedance transducer | |
JPH0527282B2 (ja) | ||
US2963655A (en) | Direct-coupled wide-band amplifier including vacuum tubes and transistors | |
JPS59148411A (ja) | 増幅回路 | |
JPS5830332Y2 (ja) | 可変傾斜波信号発生器 | |
US4935704A (en) | Low distortion linear amplifier with high-level output | |
JP2004007706A (ja) | 可変電流分割回路 | |
JPH026449B2 (ja) | ||
US3609572A (en) | Signalling circuit |