JPS58114442A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58114442A JPS58114442A JP21398081A JP21398081A JPS58114442A JP S58114442 A JPS58114442 A JP S58114442A JP 21398081 A JP21398081 A JP 21398081A JP 21398081 A JP21398081 A JP 21398081A JP S58114442 A JPS58114442 A JP S58114442A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- dislocations
- film
- manufacture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000000926 separation method Methods 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
（２）技術の背景
半導体の集積回路がＬ８工から起工８工と集積度も果槓
密度も大きくなるにつれ、集積されるデバイスの寸法は
ますます微細化される方向にある。特に半導体素子の絶
縁分離に於いては所ｉ＋１１迩択置化法があり、これは
高集積、配線の容易さ、セル７アラインが使用できる等
の特徴を有している０ （匈 従来技術と問題点 選択酸化法で絶縁分離層を形成する場合の製造工程を簡
単に説明する。シリコン（Ｓｌ）基板表面全面を熱酸化
して二酸化シリコン（Ｓｉｎ、）膜を形成し、素子を形
成すべき領域の８１０．膜上にシリコンナイトライド（
ｓ ｔ、Ｎ、 ）膜を形成する。この後、Ｅｌｉ、Ｎ、
膜をマスクとし１選択的に酸化してＳ１０．絶縁分離層
を形成する。しかしながら、該絶縁分離層を選択酸化す
る際、Ｓｉ、Ｎ４ｊ！ｊＮ下に設けられ九８１０．膜を
通して酸化が進み、Ｂ ｉ、 Ｎ、膜下部端に酸化膜く
い込み、所謂バーズ・ピーク（Ｂｉｒｄ’ｓ ｂｅａｋ
）が発生する。
密度も大きくなるにつれ、集積されるデバイスの寸法は
ますます微細化される方向にある。特に半導体素子の絶
縁分離に於いては所ｉ＋１１迩択置化法があり、これは
高集積、配線の容易さ、セル７アラインが使用できる等
の特徴を有している０ （匈 従来技術と問題点 選択酸化法で絶縁分離層を形成する場合の製造工程を簡
単に説明する。シリコン（Ｓｌ）基板表面全面を熱酸化
して二酸化シリコン（Ｓｉｎ、）膜を形成し、素子を形
成すべき領域の８１０．膜上にシリコンナイトライド（
ｓ ｔ、Ｎ、 ）膜を形成する。この後、Ｅｌｉ、Ｎ、
膜をマスクとし１選択的に酸化してＳ１０．絶縁分離層
を形成する。しかしながら、該絶縁分離層を選択酸化す
る際、Ｓｉ、Ｎ４ｊ！ｊＮ下に設けられ九８１０．膜を
通して酸化が進み、Ｂ ｉ、 Ｎ、膜下部端に酸化膜く
い込み、所謂バーズ・ピーク（Ｂｉｒｄ’ｓ ｂｅａｋ
）が発生する。
この問題を解決する為に、従来８１．Ｎ、膜を８１基板
に直付けする方法が取られている。しかし、この方法で
はバーズ・ピークは小さくなるが、熱が加えられる工程
を通る時にＳｉ、Ｎ、膜と８１基板の膨張係数の違いに
よシ、基板表回にストレスがかかり、転位の発生をもた
らす。多くの場合、約１０１１国−２、深さ約２μｍに
も及ぶ転位が入る。このような転位が入−）良状態で素
子を形成すると、デバイス特性が悪化するという問題が
生じる。第１図は８１基板表面に転位が入った状態を示
した半導体装置の断面図である。第１図に於いて、ｌは
８１基板、２はＳｉ、Ｎ、膜、３はＳ１０．絶縁分離層
。
に直付けする方法が取られている。しかし、この方法で
はバーズ・ピークは小さくなるが、熱が加えられる工程
を通る時にＳｉ、Ｎ、膜と８１基板の膨張係数の違いに
よシ、基板表回にストレスがかかり、転位の発生をもた
らす。多くの場合、約１０１１国−２、深さ約２μｍに
も及ぶ転位が入る。このような転位が入−）良状態で素
子を形成すると、デバイス特性が悪化するという問題が
生じる。第１図は８１基板表面に転位が入った状態を示
した半導体装置の断面図である。第１図に於いて、ｌは
８１基板、２はＳｉ、Ｎ、膜、３はＳ１０．絶縁分離層
。
４は転位をそれぞれ示している。
（４）発明の目的
本発明の目的はバーズ・ピークが小さく且つ従来よりも
転位が低減できる半導体装置の製造方法を提供するにあ
る。
転位が低減できる半導体装置の製造方法を提供するにあ
る。
（５）発明の構成
本発明は、素子を形成すべき８１基板領域上に５１３Ｍ
、膜を形成する工程と、該８１基板表面に非晶質領域を
形成する工程と、前記Ｓｉ、Ｎ、層をマスクとして前記
８１基板を選択した後、前記非晶質領域をエネルギー線
照射によって再結晶化する工程とを含むことを４１黴と
している。
、膜を形成する工程と、該８１基板表面に非晶質領域を
形成する工程と、前記Ｓｉ、Ｎ、層をマスクとして前記
８１基板を選択した後、前記非晶質領域をエネルギー線
照射によって再結晶化する工程とを含むことを４１黴と
している。
（６） 発明の実施例
以下本発明の一実施例を用いて本発明を説明する０第２
図（ａ）乃至（Ｃ）は本発明の一実施例に於ける製造工
程を追っ九半導体基板の断面図である。
図（ａ）乃至（Ｃ）は本発明の一実施例に於ける製造工
程を追っ九半導体基板の断面図である。
第１図で説明した部分と同部分は同記号で指示しである
。
。
′８１基板１上の素子を形成すべき領域に膜厚フｏｏＸ
ｙ）ｓｉ、ｙ、ｇ２を形成した後、アルゴン（ムｒ＋）
を注入量コ、ＸＩＯ”ｆｆ１−茸、注入エネルギー１９
ｏＫ６ｙでイオン注入して８１基板１表面に１００−ｓ
ｏｏＫの厚さの非晶質領域５を形成する（第２図（ａ）
）。しかる後、温度１１００’ｃの湿潤雰凹気中で５ｉ
ｊＮ、膜２をマスクとして選択酸化を行なうと、８１０
． 絶縁分離層３が形成されると共に非晶質領域５に
転−６が成長する（第２図（ｂ） ）ｏこの転位網６は
８１基板１とｓｌ、Ｎ４＠２の界面から発生する転位を
吸収し、転位が８１基板ｌ深部に成長するのを防げる効
果がある。最後に、光出力が再結晶化し、転位をアニー
ルアウトできる（第２図（（り＞ｏ伺、本実施例では絶
縁分離層３の形成と同時に転位網６を形成しているが、
選択酸化工程を通る前に熱処理ｊを行なって転位網６を
形成し、この後、酸化を行なってもよい。
ｙ）ｓｉ、ｙ、ｇ２を形成した後、アルゴン（ムｒ＋）
を注入量コ、ＸＩＯ”ｆｆ１−茸、注入エネルギー１９
ｏＫ６ｙでイオン注入して８１基板１表面に１００−ｓ
ｏｏＫの厚さの非晶質領域５を形成する（第２図（ａ）
）。しかる後、温度１１００’ｃの湿潤雰凹気中で５ｉ
ｊＮ、膜２をマスクとして選択酸化を行なうと、８１０
． 絶縁分離層３が形成されると共に非晶質領域５に
転−６が成長する（第２図（ｂ） ）ｏこの転位網６は
８１基板１とｓｌ、Ｎ４＠２の界面から発生する転位を
吸収し、転位が８１基板ｌ深部に成長するのを防げる効
果がある。最後に、光出力が再結晶化し、転位をアニー
ルアウトできる（第２図（（り＞ｏ伺、本実施例では絶
縁分離層３の形成と同時に転位網６を形成しているが、
選択酸化工程を通る前に熱処理ｊを行なって転位網６を
形成し、この後、酸化を行なってもよい。
本実施例によれば、転位密度を１０ ’ｆｆ１−”以下
に且つ転位の深さをｘｏｏｏＸ 以下に抑えることがで
きた。
に且つ転位の深さをｘｏｏｏＸ 以下に抑えることがで
きた。
（７）発明の効果
本発明によれば、バーズ・ピークが小さく且つ従来よシ
も転位が低減できるという効果がある。
も転位が低減できるという効果がある。
第１図は従来の方法で行なっ死時に発生したｓｉ基板表
面の転位を示した半導体装置の断面図、第２図（ａ）乃
至（Ｃ）は本発明の一実施例に於ける製造工程を追った
半導体装置の断面図である。
面の転位を示した半導体装置の断面図、第２図（ａ）乃
至（Ｃ）は本発明の一実施例に於ける製造工程を追った
半導体装置の断面図である。
Claims (1)
- 素子を形成すべきシリコン基板領域上にシリコンナイト
ライド膜を形成する工程と、該シリコン基板表面に非晶
質領域を形成する工程と、前記シリコンナイト２イド膜
をｉスフとして前記シリコン基板を選択酸化し死後、前
記非晶質領域をエネルギー線照射によって再結晶化する
工程とを含むことを特徴とする半導体装置の製造方法〇
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21398081A JPS58114442A (ja) | 1981-12-26 | 1981-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21398081A JPS58114442A (ja) | 1981-12-26 | 1981-12-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58114442A true JPS58114442A (ja) | 1983-07-07 |
| JPH0221137B2 JPH0221137B2 (ja) | 1990-05-11 |
Family
ID=16648246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21398081A Granted JPS58114442A (ja) | 1981-12-26 | 1981-12-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114442A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6083810A (en) * | 1993-11-15 | 2000-07-04 | Lucent Technologies | Integrated circuit fabrication process |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS542671A (en) * | 1977-06-03 | 1979-01-10 | Ibm | Method of producing semiconductor |
-
1981
- 1981-12-26 JP JP21398081A patent/JPS58114442A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS542671A (en) * | 1977-06-03 | 1979-01-10 | Ibm | Method of producing semiconductor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6083810A (en) * | 1993-11-15 | 2000-07-04 | Lucent Technologies | Integrated circuit fabrication process |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0221137B2 (ja) | 1990-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4448632A (en) | Method of fabricating semiconductor devices | |
| JPS5917243A (ja) | 半導体装置の製造方法 | |
| JPS58114442A (ja) | 半導体装置の製造方法 | |
| JPS5976472A (ja) | 半導体装置の製造方法 | |
| JPS58220443A (ja) | 半導体装置の製造方法 | |
| JPS6355980A (ja) | フオトダイオ−ドアレイの製法 | |
| JPS5992547A (ja) | アイソレ−シヨン方法 | |
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| JP2922918B2 (ja) | イオン注入方法 | |
| JPS5853824A (ja) | 半導体装置の製造方法 | |
| JPS60249312A (ja) | 半導体装置の製造方法 | |
| JP2807296B2 (ja) | 半導体単結晶層の製造方法 | |
| JPS58155739A (ja) | 半導体装置 | |
| JPS62219562A (ja) | 埋込絶縁層型のｓｏｉ素子 | |
| JPS59104140A (ja) | 半導体装置の製造方法 | |
| JPS6347255B2 (ja) | ||
| JPS58169931A (ja) | 半導体装置の製造方法 | |
| JPH01138749A (ja) | 半導体装置の製造方法 | |
| JPS60189218A (ja) | 半導体集積回路基体の製造方法 | |
| JPS58102517A (ja) | 半導体装置の製造方法 | |
| JPH02246120A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63302534A (ja) | 半導体装置の製造方法 | |
| JPS60226135A (ja) | 半導体装置の製造方法 | |
| JPS6238857B2 (ja) | ||
| JPS60213045A (ja) | 半導体装置の製造方法 |