JPS58114244A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS58114244A JPS58114244A JP21413381A JP21413381A JPS58114244A JP S58114244 A JPS58114244 A JP S58114244A JP 21413381 A JP21413381 A JP 21413381A JP 21413381 A JP21413381 A JP 21413381A JP S58114244 A JPS58114244 A JP S58114244A
- Authority
- JP
- Japan
- Prior art keywords
- branch
- address
- branch destination
- micro
- microprogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報処ｍｆｊｉｌＫおけるマイクロ１０グラム
劃ｌＩ４１執皺、さらに膵しく云えば該制御装置の分岐
アドレス生成方式に関する。
劃ｌＩ４１執皺、さらに膵しく云えば該制御装置の分岐
アドレス生成方式に関する。
従来、この樵のマイクログログラム制御装置では分岐条
件判定から分岐先アドレス決定までの処理時間短縮の丸
め、ｎ方向分岐の分岐先アドレスをム、ム＋１．・・・
ｖｅｒム十ｍ−１の連続アドレスにし、かつムのアドレ
スｔ−２ｍ−１ワードアドレス境界にする心安があった
。し九がってｎ方向分岐先のマイクロ１０グラムを共用
できるのはｎ方向全ての動作が一欽した場合に限られて
い友。例えＦ！ある２方向分岐先のマイクロ１０グラム
の一方は、これとは別の２方向分岐先のマイクロノロク
ラムの一方と同一処理であってｔ別の一方の処理が２つ
の２方向分岐先マイクロ１０クラ五関で異なれｑ共用で
きないため、７１クログロクラムを格納する制御メモリ
の容置が増加するという欠点があつ九。
件判定から分岐先アドレス決定までの処理時間短縮の丸
め、ｎ方向分岐の分岐先アドレスをム、ム＋１．・・・
ｖｅｒム十ｍ−１の連続アドレスにし、かつムのアドレ
スｔ−２ｍ−１ワードアドレス境界にする心安があった
。し九がってｎ方向分岐先のマイクロ１０グラムを共用
できるのはｎ方向全ての動作が一欽した場合に限られて
い友。例えＦ！ある２方向分岐先のマイクロ１０グラム
の一方は、これとは別の２方向分岐先のマイクロノロク
ラムの一方と同一処理であってｔ別の一方の処理が２つ
の２方向分岐先マイクロ１０クラ五関で異なれｑ共用で
きないため、７１クログロクラムを格納する制御メモリ
の容置が増加するという欠点があつ九。
本発明の目的はマイクロ１０クラムの分岐先アドレスの
アドレス幅を指示し、分岐先マイクロ１０クラムのｎ方
向が連続して制御メモリに存在する必要性をなくすこと
により上記欠点を解消しマイクロ１０グラムを格納する
制御メモリの容皺倉ＭｒＩＲできるマイクロ７０クラム
制御装置ｔ−提供するととＫある。
アドレス幅を指示し、分岐先マイクロ１０クラムのｎ方
向が連続して制御メモリに存在する必要性をなくすこと
により上記欠点を解消しマイクロ１０グラムを格納する
制御メモリの容皺倉ＭｒＩＲできるマイクロ７０クラム
制御装置ｔ−提供するととＫある。
前記目的を達成するために本発明によるマイクロプログ
ラム制御装置は制御メモリより読み出したマイクロ命令
を保持するレジスタに分岐先マイクログログラムアドレ
スｍｔ指示する丸めのフィールドをおくとと４に前記分
岐先アドレス＠指示にしたがって相刈アドレス輪を生成
する分岐先アドレス補正回路を設け、ｎ方向分岐アドレ
ス生成方式における次に実行すべき分岐先アドレスが遵
ｄのアドレスでない場合、その分岐先アドレスｔ−前記
分岐先アドレス補正（ロ）１１１２ｉより得るように構
成しである。
ラム制御装置は制御メモリより読み出したマイクロ命令
を保持するレジスタに分岐先マイクログログラムアドレ
スｍｔ指示する丸めのフィールドをおくとと４に前記分
岐先アドレス＠指示にしたがって相刈アドレス輪を生成
する分岐先アドレス補正回路を設け、ｎ方向分岐アドレ
ス生成方式における次に実行すべき分岐先アドレスが遵
ｄのアドレスでない場合、その分岐先アドレスｔ−前記
分岐先アドレス補正（ロ）１１１２ｉより得るように構
成しである。
前記構成によればマイクロプログラムのステップ数を節
約できるので制御メモリ容量が削減でき本発明の目的は
完全に構成される。
約できるので制御メモリ容量が削減でき本発明の目的は
完全に構成される。
以下、図ｔｈＩｅｓ照して本発明をさらに詳しく説明す
る。
る。
菓１図は本発明によるマイクロプロクラム制御−一の一
爽施例を示すブロック図である。
爽施例を示すブロック図である。
本舛明による装置は、マイクロプログラムロード制御Ｓ
（資）、演算制御ｓ４ｏお１び被マイク胃プログラム制
御部団とイタフェースを持ち、マイクロプログラムを保
持する制御メモリｌと、この制御メモリｌの４ワード境
界からの連続したマイクロ命令語４ワード（アドレス４
ｎはデータ線１１ 、アドレス４ｎ＋１はデータ線１２
．アドレス４ｎ＋２はデータｆｉ１３およびアドレス４
ｎ＋３はデータｌｌ１１１４）から所望の１ワードを選
択する選択回路２と、この選択回＃ｓ２からのマイクロ
命令！！Ｆｌワードを保持するマイクロ命令語レジスタ
３と、演算制御部荀からの分岐条件判定ビットを有する
分岐条件ビット群４と、この分岐条件ビット群４と前記
マイクル命令語レジスタ３内の分岐判定動作指示制御線
１６および次命令語アドレスフィールドの下位２ビツト
アドレス線スにより分岐の成否を判別する分岐判定回路
５と、この分岐判定回路５０判定結果と前記マイクロ命
令語レジスタ３内 選択を制御する分岐先アドレス補正回路６とから構成さ
れる。
（資）、演算制御ｓ４ｏお１び被マイク胃プログラム制
御部団とイタフェースを持ち、マイクロプログラムを保
持する制御メモリｌと、この制御メモリｌの４ワード境
界からの連続したマイクロ命令語４ワード（アドレス４
ｎはデータ線１１ 、アドレス４ｎ＋１はデータ線１２
．アドレス４ｎ＋２はデータｆｉ１３およびアドレス４
ｎ＋３はデータｌｌ１１１４）から所望の１ワードを選
択する選択回路２と、この選択回＃ｓ２からのマイクロ
命令！！Ｆｌワードを保持するマイクロ命令語レジスタ
３と、演算制御部荀からの分岐条件判定ビットを有する
分岐条件ビット群４と、この分岐条件ビット群４と前記
マイクル命令語レジスタ３内の分岐判定動作指示制御線
１６および次命令語アドレスフィールドの下位２ビツト
アドレス線スにより分岐の成否を判別する分岐判定回路
５と、この分岐判定回路５０判定結果と前記マイクロ命
令語レジスタ３内 選択を制御する分岐先アドレス補正回路６とから構成さ
れる。
分岐先アドレス補正回路６およびマイクロ命令飴しジス
タ３円分岐先アドレス暢指示フィールド′制＃１７を除
く部分のマイクロ１０グラム分岐先アドレス生成方式は
広く知られている従来技術とＩＴ５」休である。したが
って以下では本発明により、付加した回路部を中心に動
作の説明を行なう。
タ３円分岐先アドレス暢指示フィールド′制＃１７を除
く部分のマイクロ１０グラム分岐先アドレス生成方式は
広く知られている従来技術とＩＴ５」休である。したが
って以下では本発明により、付加した回路部を中心に動
作の説明を行なう。
マイクロ７０グラムの次のマイクロ命令語の続出しは、
通常マイクロ命令語レジスタ３の次命令時アドレスフィ
ールドの下位２ビツトを除くアドレス−１８によって４
ワード境界から始まるマイクロ命令語４ワードを選択し
て、データ線１１ 、 １２ 、 １３＆！び１４ｔｃ
ｖｔ出し、そのうちの１ワードｔマイクロ命令飴レジス
タ３にセットすることにより行なわれる。すなわちマイ
クロ命令鯖しジスタ３０次命令語アドレスフィールドの
下位２ビツトのアドレス線スの２ビツトが分岐アドレス
判定面路５お１び分岐アドレス補正回ｗ６６會逃して（
無条件分岐）、選択１１ｉ！乙に出力され、Ｓ択一ｌ１
ｉ８２かこの情報にしたがってデータ線１１ 、 １２
、 １３および１４に続出されているマイクロ命令語
４ワードから所望の１ワードを選択しこれをマイクロ命
令語レジスタ３にセットすることにより行なわれる。
通常マイクロ命令語レジスタ３の次命令時アドレスフィ
ールドの下位２ビツトを除くアドレス−１８によって４
ワード境界から始まるマイクロ命令語４ワードを選択し
て、データ線１１ 、 １２ 、 １３＆！び１４ｔｃ
ｖｔ出し、そのうちの１ワードｔマイクロ命令飴レジス
タ３にセットすることにより行なわれる。すなわちマイ
クロ命令鯖しジスタ３０次命令語アドレスフィールドの
下位２ビツトのアドレス線スの２ビツトが分岐アドレス
判定面路５お１び分岐アドレス補正回ｗ６６會逃して（
無条件分岐）、選択１１ｉ！乙に出力され、Ｓ択一ｌ１
ｉ８２かこの情報にしたがってデータ線１１ 、 １２
、 １３および１４に続出されているマイクロ命令語
４ワードから所望の１ワードを選択しこれをマイクロ命
令語レジスタ３にセットすることにより行なわれる。
ま・喪４方向分岐の場合では、マイクロ命令語レジスタ
３の次命令語アドレスフィールドの下位２ビツトを除く
アドレス線１８によって前記の無条件分岐の場合と同様
マイクロ命令語４ワード管データ線１１，１２．１３．
１４に続出し、マイクロ命令語レジスタ３０次命令語ア
ドレスフィールドの下位２ビツトを使用せずにデータ＠
ｌｌ＠ １２ １１３ 、 １４上のマイクロ命令語の
一つを読出すことにより行なわれる。すなわちマイクロ
命令語レジスタ３の分岐判定動作指示フィールド制御線
１６の情報を受ける分岐判定回路６によって分岐条件ビ
ット群４から２ビツトを選択し、これを分岐先アドレス
補正回路６會通して選択線乙に出力し、選択回路２でデ
ータ線１１ 、 １２ 、 １３および１４に続出され
ているマイク闘命令＃Ｉ４ワードから所望の１ワードを
選択しｉイクロ命令語しジスタ３の次命令飴アドレスフ
ィールドの下位２ビツトを除くアドレスｆｉ１８に工っ
て繭重の無条性分岐お１び４方向分岐の場合とＩＩｌ様
マイクロ６６今＃４ワードがデータ線１１ 、１２ 、
１３ 、１４に続出されマイクロ命令語レジスタ３の次
命令諸アドレスフィールドの下位２ピントが使用されず
にデーター上の一つの７１クロ命令飴をレジスタ３にセ
ットすることに工り行なわれる。すなわち分岐判定回路
５がマイクロ命令語レジスタ３０分肢判定製作指示フ１
−ルド制御ＩＩＭ１６の情報に基づいて分岐条件ビット
群４ρ為ら分岐成否１に判定し、この判定結果と制御４
１巌１７の分岐先アドレス暢指示にしたがって分岐先ア
ドレス補止同ｗ！１６が分岐成功ならばベースアドレス
（４鳳）に相対アドレス＠０，１．２または３’を加え
た分岐先アドレスを選択４！ｉ！乙に出力し、選択回路
２ ｒａｉｓｅデーｐａｌｌ、 １２ 、１３おＬび１
４に続出されているマイクロ命令語４ワードρ為ら所望
の１ワードを選択しマイクロ命令語レジスタ３にセント
することに、より行なわれる。
３の次命令語アドレスフィールドの下位２ビツトを除く
アドレス線１８によって前記の無条件分岐の場合と同様
マイクロ命令語４ワード管データ線１１，１２．１３．
１４に続出し、マイクロ命令語レジスタ３０次命令語ア
ドレスフィールドの下位２ビツトを使用せずにデータ＠
ｌｌ＠ １２ １１３ 、 １４上のマイクロ命令語の
一つを読出すことにより行なわれる。すなわちマイクロ
命令語レジスタ３の分岐判定動作指示フィールド制御線
１６の情報を受ける分岐判定回路６によって分岐条件ビ
ット群４から２ビツトを選択し、これを分岐先アドレス
補正回路６會通して選択線乙に出力し、選択回路２でデ
ータ線１１ 、 １２ 、 １３および１４に続出され
ているマイク闘命令＃Ｉ４ワードから所望の１ワードを
選択しｉイクロ命令語しジスタ３の次命令飴アドレスフ
ィールドの下位２ビツトを除くアドレスｆｉ１８に工っ
て繭重の無条性分岐お１び４方向分岐の場合とＩＩｌ様
マイクロ６６今＃４ワードがデータ線１１ 、１２ 、
１３ 、１４に続出されマイクロ命令語レジスタ３の次
命令諸アドレスフィールドの下位２ピントが使用されず
にデーター上の一つの７１クロ命令飴をレジスタ３にセ
ットすることに工り行なわれる。すなわち分岐判定回路
５がマイクロ命令語レジスタ３０分肢判定製作指示フ１
−ルド制御ＩＩＭ１６の情報に基づいて分岐条件ビット
群４ρ為ら分岐成否１に判定し、この判定結果と制御４
１巌１７の分岐先アドレス暢指示にしたがって分岐先ア
ドレス補止同ｗ！１６が分岐成功ならばベースアドレス
（４鳳）に相対アドレス＠０，１．２または３’を加え
た分岐先アドレスを選択４！ｉ！乙に出力し、選択回路
２ ｒａｉｓｅデーｐａｌｌ、 １２ 、１３おＬび１
４に続出されているマイクロ命令語４ワードρ為ら所望
の１ワードを選択しマイクロ命令語レジスタ３にセント
することに、より行なわれる。
上記分岐先アドレス補正回路６は分岐判定回路５から分
岐不成功が指示されると出力２ピツ） ｔ ００にしこ
れとは反対に分岐成功が指示されると分岐先アドレス幅
指示フィールド制御＃１１７からの２ビット００，０１
，１０ま九は ｌｉｔ出力の２ビツトとする。
岐不成功が指示されると出力２ピツ） ｔ ００にしこ
れとは反対に分岐成功が指示されると分岐先アドレス幅
指示フィールド制御＃１１７からの２ビット００，０１
，１０ま九は ｌｉｔ出力の２ビツトとする。
このようにして、アドレスが連続しない２方向への分岐
を可能とする。
を可能とする。
本実施例においては、マイクロプログラムアドレスが４
ワード境界から連続する４方向分岐が可能な場合に４ｎ
アドレスと４ｎ＋１アドレス。
ワード境界から連続する４方向分岐が可能な場合に４ｎ
アドレスと４ｎ＋１アドレス。
４ｍアドレスと４！Ｉ＋２アドレス、および４ｎアドレ
スと４ｎ＋３アドレスとい２九２方向分岐を可能にした
例を示したが、他に８方向、 １６方向分岐といった分
岐において同様な２方向、４方向分岐も可能である。
スと４ｎ＋３アドレスとい２九２方向分岐を可能にした
例を示したが、他に８方向、 １６方向分岐といった分
岐において同様な２方向、４方向分岐も可能である。
また分岐先アドレス幅指示が分岐判定スデツ１と同一マ
シンサイクルで行なう場合を示し九が、分岐判定スデッ
グ以前に分岐先アドレス幅指示を行ないこれｔ分子＆刊
定ステップまで保持するｔ可能である。
シンサイクルで行なう場合を示し九が、分岐判定スデッ
グ以前に分岐先アドレス幅指示を行ないこれｔ分子＆刊
定ステップまで保持するｔ可能である。
以上の慎成も含めて、本発明は特許請求の範囲すべてに
及ぶものである。
及ぶものである。
本発明は以上峠しく説明したように、Ｔ１クロノログラ
ムの条件分岐判定スグツ１以前にｎ方向の分岐先マイク
ロプログラムアドレスの−に： ＋’ａ示する手段ｔ−
設け、これに応答して次のＴ１タロ命令飴のｎ方向分岐
先マイクロスログラムアドレス−を決定することにより
、任意のアドレス幅への分岐が可能となり、マイクロス
ログシムス１ツグ数を削減させる効果がある。
ムの条件分岐判定スグツ１以前にｎ方向の分岐先マイク
ロプログラムアドレスの−に： ＋’ａ示する手段ｔ−
設け、これに応答して次のＴ１タロ命令飴のｎ方向分岐
先マイクロスログラムアドレス−を決定することにより
、任意のアドレス幅への分岐が可能となり、マイクロス
ログシムス１ツグ数を削減させる効果がある。
４．１圓の前年な説明
Ｊｌｌ１図ｔｊ本発明によるマイクロスログラム制御１
ｉＩＩ鯨飯の一実施例【示す回路輌成の１０ツク図であ
る。
ｉＩＩ鯨飯の一実施例【示す回路輌成の１０ツク図であ
る。
ｌ・・・制御メモリ、 ２・ｏＳ択回路３・・・７
１クロ命令飴保持レジスタ ４・・・分岐条件ビット群 ５・・・分岐判定回路６・
・・分岐先アドレス補正回路 １１〜１４・・・マイクロ命令語データ縁１５・・・マ
イクロ命令語データ線 １６〜１９ 、２４°・・マイクロ命令語内容フィール
ド制御線 加・・・７１クロプｐグラムロードデータ
巌２１．２２−・・分岐条件ピットデータ線 ハ・・・
選択線間・・・マイクロプログラムロード制御部４０・
・・演算制御部 団・・・被マイクロ１０グラム制御
部 ％軒出願人 日本電気株式会社 代理人弁理士 井ノロ 壽
１クロ命令飴保持レジスタ ４・・・分岐条件ビット群 ５・・・分岐判定回路６・
・・分岐先アドレス補正回路 １１〜１４・・・マイクロ命令語データ縁１５・・・マ
イクロ命令語データ線 １６〜１９ 、２４°・・マイクロ命令語内容フィール
ド制御線 加・・・７１クロプｐグラムロードデータ
巌２１．２２−・・分岐条件ピットデータ線 ハ・・・
選択線間・・・マイクロプログラムロード制御部４０・
・・演算制御部 団・・・被マイクロ１０グラム制御
部 ％軒出願人 日本電気株式会社 代理人弁理士 井ノロ 壽
Claims (1)
- 制御メモ、すより読み出したマイクロ命令を保持するレ
ジスタに分岐先マイクログログラムアドレス幅１１に示
するえりのフィールドをおくとともに前記分岐先アドレ
ス幅指示にしたがって相対アドレス幅を生成する分岐先
アト°レス補正回路を設け、ｎ方向分岐アドレス生成方
式における次に負性すべき分岐先アドレスが連続のアド
レスでない場合、その分岐先アドレスを前記分岐先アド
レス補正回路より得ることを％黴とするマイクロプログ
ラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21413381A JPS58114244A (ja) | 1981-12-28 | 1981-12-28 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21413381A JPS58114244A (ja) | 1981-12-28 | 1981-12-28 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58114244A true JPS58114244A (ja) | 1983-07-07 |
Family
ID=16650769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21413381A Pending JPS58114244A (ja) | 1981-12-28 | 1981-12-28 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114244A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5148240A (ja) * | 1974-09-24 | 1976-04-24 | Ibm |
-
1981
- 1981-12-28 JP JP21413381A patent/JPS58114244A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5148240A (ja) * | 1974-09-24 | 1976-04-24 | Ibm |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4179731A (en) | Microprogrammed control system | |
| US4467415A (en) | High-speed microprogram control apparatus with decreased control storage requirements | |
| US3958221A (en) | Method and apparatus for locating effective operand of an instruction | |
| JPS61170828A (ja) | マイクロプログラム制御装置 | |
| US4251862A (en) | Control store organization in a microprogrammed data processing system | |
| JPS5822450A (ja) | マイクロプログラムされたデ−タ処理システム | |
| JPS59116855A (ja) | 制御メモリ機構 | |
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| JPS58114244A (ja) | マイクロプログラム制御装置 | |
| EP0153025B1 (en) | Microprogram control | |
| JPS6051738B2 (ja) | マイクロプログラム制御方式 | |
| JP2527814B2 (ja) | 命令処理システム | |
| JPS6158042A (ja) | マイクロプログラム制御方式 | |
| JPH0375904B2 (ja) | ||
| JPS6143343A (ja) | マイクロプログラム制御装置 | |
| JPH0778730B2 (ja) | 情報処理装置 | |
| JPS6175930A (ja) | マイクロプログラム制御装置 | |
| JPS61134839A (ja) | 可変語長のマイクロプログラム制御方式 | |
| JPH0625966B2 (ja) | マイクロプログラム制御装置 | |
| JPS6226540A (ja) | デ−タ処理回路 | |
| JPS62105237A (ja) | マイクロプログラム制御装置 | |
| JPS63276126A (ja) | 命令デコ−ド回路 | |
| JPS60221830A (ja) | デ−タ処理装置 | |
| JPS6029842A (ja) | 制御記憶装置 | |
| JPS6188337A (ja) | マイクロプログラム制御装置 |