JPS58112154A - キヤツシユメモリ制御方式 - Google Patents
キヤツシユメモリ制御方式Info
- Publication number
- JPS58112154A JPS58112154A JP56215203A JP21520381A JPS58112154A JP S58112154 A JPS58112154 A JP S58112154A JP 56215203 A JP56215203 A JP 56215203A JP 21520381 A JP21520381 A JP 21520381A JP S58112154 A JPS58112154 A JP S58112154A
- Authority
- JP
- Japan
- Prior art keywords
- track
- data
- defective
- address
- disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、ディスク等の外部記憶媒体に対するアクセス
を見掛は上高速化するキャッシェメモリの制御方式に関
する。
を見掛は上高速化するキャッシェメモリの制御方式に関
する。
（２）技術の背景
磁気ディスタ或いＬ磁気ドツムＤＡ８Ｄ（Ｄｉｒｓｃｔ
Ａｃｃ＠ｓｓ ８ｔｏｒａｇ＠Ｄｅｖｉｃｅ ）と総称
される。このうちディスクを例にすると、＃１１図に示
すようにユーザトラック領域ＡＲ，と交代トラック領域
ＡＲＸに大別される。通常、ディスクＤＩＲＫへのデー
タの記録、絖み出しは二−ザトラック領域ムＲ１のみで
行なう。つｔａ絖み書きヘッドの位置付はアクセスコマ
ンド抹ニーず領域ムＲ１を指示する。しかし、エーザト
ラッタ領域ムＲ１が完全であることは製造上まれで、一
般にはデータを正しく読み書きできないトラックＴｌが
存在する０これが不良トラックで、その代替として交代
領域ＡＲＭのトラックＴ、を割り当てる。このトラック
Ｔ３が交代トラックで、仁ζに本来ユーザトラックＴ！
に記録すべきデータを記鎌する。この不良トラックＴＩ
と交代トラックＴ３は対をなすように形成される。
Ａｃｃ＠ｓｓ ８ｔｏｒａｇ＠Ｄｅｖｉｃｅ ）と総称
される。このうちディスクを例にすると、＃１１図に示
すようにユーザトラック領域ＡＲ，と交代トラック領域
ＡＲＸに大別される。通常、ディスクＤＩＲＫへのデー
タの記録、絖み出しは二−ザトラック領域ムＲ１のみで
行なう。つｔａ絖み書きヘッドの位置付はアクセスコマ
ンド抹ニーず領域ムＲ１を指示する。しかし、エーザト
ラッタ領域ムＲ１が完全であることは製造上まれで、一
般にはデータを正しく読み書きできないトラックＴｌが
存在する０これが不良トラックで、その代替として交代
領域ＡＲＭのトラックＴ、を割り当てる。このトラック
Ｔ３が交代トラックで、仁ζに本来ユーザトラックＴ！
に記録すべきデータを記鎌する。この不良トラックＴＩ
と交代トラックＴ３は対をなすように形成される。
オペレーティングシステムはニーず領域ムＲ１にアクセ
スしてデータを書いたり絖んだシするが、そのトラック
Ｔ１が不貞トラックの場合対応する交代トラックＴ３上
で書き込み、読み出しが行なわれる。この時の不貞から
交代への切り替えはチャネル、ディスク制御装置、ディ
スクの間でコマンド再試行を用いて内部的に行なわれる
、従ってオペレーティングシステムはアクセスするトラ
ックが不良トラックであることは通常意識しなくともよ
い。しかし、不良、交代処理はチャネル以下のコマンド
再試行及び内部シーク動作が必要であるから処理時間が
長くなる（負荷の増加になる）ことは避けられない。
スしてデータを書いたり絖んだシするが、そのトラック
Ｔ１が不貞トラックの場合対応する交代トラックＴ３上
で書き込み、読み出しが行なわれる。この時の不貞から
交代への切り替えはチャネル、ディスク制御装置、ディ
スクの間でコマンド再試行を用いて内部的に行なわれる
、従ってオペレーティングシステムはアクセスするトラ
ックが不良トラックであることは通常意識しなくともよ
い。しかし、不良、交代処理はチャネル以下のコマンド
再試行及び内部シーク動作が必要であるから処理時間が
長くなる（負荷の増加になる）ことは避けられない。
不貞トラックＴ１と交代トラックＴ、の形式を１１２図
に示す０不良トラツクにはホームアドレス（ＨＡ）とレ
コード０（Ｒｅ）のみが書いである。そしてこの場合の
■ム、Ｒ・には不良トラックを示すフラグ交代トラック
アドレスが書いである。一方、交代トラックＴ１にはホ
ームアドレス（ＨＡ）とレコード０（Ｒ１１）の他に一
般レコード（Ｒ１，Ｒ鵞・・・・・・・・・Ｒｔ＋ ）
が書かれる。そして、Ｈム以下全てのレコード鳥〜Ｒｍ
に交代トラックを示すフラグが立っている０さ、らに、
−以下の全てのレコードのＩＤには不貞トラックアドレ
スが書いである。尚、いずれの場合にもホームアドレス
ＨＡには自己のトラックアドレスが書いである。
に示す０不良トラツクにはホームアドレス（ＨＡ）とレ
コード０（Ｒｅ）のみが書いである。そしてこの場合の
■ム、Ｒ・には不良トラックを示すフラグ交代トラック
アドレスが書いである。一方、交代トラックＴ１にはホ
ームアドレス（ＨＡ）とレコード０（Ｒ１１）の他に一
般レコード（Ｒ１，Ｒ鵞・・・・・・・・・Ｒｔ＋ ）
が書かれる。そして、Ｈム以下全てのレコード鳥〜Ｒｍ
に交代トラックを示すフラグが立っている０さ、らに、
−以下の全てのレコードのＩＤには不貞トラックアドレ
スが書いである。尚、いずれの場合にもホームアドレス
ＨＡには自己のトラックアドレスが書いである。
第３図はシステム構成図で、１はＣＰＵ（中央処理装置
）、２は主記憶、５はチャネル、４はＤＡ８Ｄ（この場
合ディスク）である。第４図はＤＡ８Ｄサブシステムの
構成図で、５はディスク制御装置、６はディスク・キャ
ッジ為制御装置、７はディスクアダプタ、ＣＨＩＦはチ
ャネルインターフェース、ＤＣＩＰはディスク・キャッ
ジ、インク−７エース、ＡＤＰＩＦはアダプタインター
フェースである。第５図はディスク制御装置５の詳細図
で、５１／ｒｉチヤンネル・インターフェース部、５２
はデータ転送制御部、５′５はアダプタ・インターフェ
ース部、５４はレジスタ部、５５はムＬＵ及びプロセラ
ｔｓ、５６はディスク・キヤツシユ・インターフェース
部、５７はコントロール・ストレッジである。第６図は
ディスク・キャッシュ制御装置６の詳細図で、６１はイ
ンタフェース制御部、６２はデータ転送制御部、６５は
プロセッサ部、６４はレジスタ部、６５はコントロール
・ストレッジ郡、６６はキャッシュメモリ制御部、６７
はエントリテーブル、６８はキャッジ為メモリでおる。
）、２は主記憶、５はチャネル、４はＤＡ８Ｄ（この場
合ディスク）である。第４図はＤＡ８Ｄサブシステムの
構成図で、５はディスク制御装置、６はディスク・キャ
ッジ為制御装置、７はディスクアダプタ、ＣＨＩＦはチ
ャネルインターフェース、ＤＣＩＰはディスク・キャッ
ジ、インク−７エース、ＡＤＰＩＦはアダプタインター
フェースである。第５図はディスク制御装置５の詳細図
で、５１／ｒｉチヤンネル・インターフェース部、５２
はデータ転送制御部、５′５はアダプタ・インターフェ
ース部、５４はレジスタ部、５５はムＬＵ及びプロセラ
ｔｓ、５６はディスク・キヤツシユ・インターフェース
部、５７はコントロール・ストレッジである。第６図は
ディスク・キャッシュ制御装置６の詳細図で、６１はイ
ンタフェース制御部、６２はデータ転送制御部、６５は
プロセッサ部、６４はレジスタ部、６５はコントロール
・ストレッジ郡、６６はキャッシュメモリ制御部、６７
はエントリテーブル、６８はキャッジ為メモリでおる。
ディスク４上のデータをキャッジ為メモリ６８に格納す
ることをステージングという。この様子を第７図に示す
。ステージングにはエントリテーブル６７を用いる。エ
ントリテーブル６７にはキャッジ−・メモリ６Ｂに格納
されるトラックのアドレスＡＤＲ１，・・・・・・・・
・ムＤＲｊ、・・・・・・・・・が登鍮される。
ることをステージングという。この様子を第７図に示す
。ステージングにはエントリテーブル６７を用いる。エ
ントリテーブル６７にはキャッジ−・メモリ６Ｂに格納
されるトラックのアドレスＡＤＲ１，・・・・・・・・
・ムＤＲｊ、・・・・・・・・・が登鍮される。
そして、キャッジ島メモリ６８にはそれぞれのトラック
のデータＤＡＴＡｉ、・・・・・・ＤＡＴＡｊ、・・・
・・・がレコード・ギャップを省いた形式で格納される
。オペレーティング・システムがディスク４のデー、夕
を読む時、ディスクサブシステムはアクセスコマンドの
トラック・アドレスがエントリテーブル６７に登録され
ているかを調べ、登録されていればキャッジ島メモリ６
Ｂのアドレスを得てキャッシュ６８上のデータを主記憶
２に送る。このことでディスク４上のデータを扱うよう
なアクセス機構の時間とか回転位置の検出時間なしにデ
ータを高速鵬埋できる。
のデータＤＡＴＡｉ、・・・・・・ＤＡＴＡｊ、・・・
・・・がレコード・ギャップを省いた形式で格納される
。オペレーティング・システムがディスク４のデー、夕
を読む時、ディスクサブシステムはアクセスコマンドの
トラック・アドレスがエントリテーブル６７に登録され
ているかを調べ、登録されていればキャッジ島メモリ６
Ｂのアドレスを得てキャッシュ６８上のデータを主記憶
２に送る。このことでディスク４上のデータを扱うよう
なアクセス機構の時間とか回転位置の検出時間なしにデ
ータを高速鵬埋できる。
（３）従来技術と問題点
ところで、ステージングされたトラックが不良トラック
である場合は、キヤツシユ・メモリ６８内のデータは不
良トラックのＨＡと−だけである０第７図のＤム丁ムｉ
は不貞トラックのデータを想定したものであり、ｉ九Ｄ
ＡＴＡｊは通常のトラックのデータを想定したものであ
る。従来は、不良トラックをアクセスするとそのデータ
ＤＡＴＡｉＯ島から交代トラックのアドレスを求めて、
これにょ）ディスク４をアクセスし直しているが（コマ
ンド再試行）、これでキャッシユメモリを用いて使用頻
度の高いデータに対するアクセスの高速化を図ろうとし
ても、初期に不良トラックが割当てられている場合には
キャッシユメモリを用いない場合と等価になる。
である場合は、キヤツシユ・メモリ６８内のデータは不
良トラックのＨＡと−だけである０第７図のＤム丁ムｉ
は不貞トラックのデータを想定したものであり、ｉ九Ｄ
ＡＴＡｊは通常のトラックのデータを想定したものであ
る。従来は、不良トラックをアクセスするとそのデータ
ＤＡＴＡｉＯ島から交代トラックのアドレスを求めて、
これにょ）ディスク４をアクセスし直しているが（コマ
ンド再試行）、これでキャッシユメモリを用いて使用頻
度の高いデータに対するアクセスの高速化を図ろうとし
ても、初期に不良トラックが割当てられている場合には
キャッシユメモリを用いない場合と等価になる。
（４）発明の目的
本発明は、ディスク等で不良トラックが割当てられ、従
って交代トラックに格納されているデータを、２１ｇ１
目以降のアクセスからはキャッシユメモリから高速度に
絖出し可能とするものである。
って交代トラックに格納されているデータを、２１ｇ１
目以降のアクセスからはキャッシユメモリから高速度に
絖出し可能とするものである。
（５）発明の構成
本発明は、中央処理装置が外部記憶媒体から読出すデー
タの最近のものを、順次キャッシュメモリにも格納する
と共に腋データのトラックアドレスをエントリテーブル
に登録し、そして以後中央処理装置が咳外部記憶媒体に
アクセスしたときはそのトラックアドレスが該エントリ
テーブルに登録されているか否かをチェックして、登録
されていれば線キャッシェメモリから該当するデータを
該中央処理装置へ転送するキャッシュメモリ制御方式に
おいて、該中央処理装置がアクセスしたトラックのアド
レスが該エントリテーブルに登録されておらず、しかも
該トラックが不良トラックであると判定されたときは該
エントリテーブルには該不良トラックのアドレスを登録
し、且つ該キャッシユメモリの対応する領域には蚊不良
トラックに対応する交代トラックのデータをステージン
グし、以後中央処理装置が該不良トラックにアクセスし
たときは皺キャッシュメモリから交代トラックのデータ
を直接転送することを特徴とするものである。
タの最近のものを、順次キャッシュメモリにも格納する
と共に腋データのトラックアドレスをエントリテーブル
に登録し、そして以後中央処理装置が咳外部記憶媒体に
アクセスしたときはそのトラックアドレスが該エントリ
テーブルに登録されているか否かをチェックして、登録
されていれば線キャッシェメモリから該当するデータを
該中央処理装置へ転送するキャッシュメモリ制御方式に
おいて、該中央処理装置がアクセスしたトラックのアド
レスが該エントリテーブルに登録されておらず、しかも
該トラックが不良トラックであると判定されたときは該
エントリテーブルには該不良トラックのアドレスを登録
し、且つ該キャッシユメモリの対応する領域には蚊不良
トラックに対応する交代トラックのデータをステージン
グし、以後中央処理装置が該不良トラックにアクセスし
たときは皺キャッシュメモリから交代トラックのデータ
を直接転送することを特徴とするものである。
（６）発明の実施例
本発明ではディスク４の内容をキャッシユ・メモリ６８
にステージングする時に、不良トラックＴＩについては
交代トラックＴ、のデータをステージングする。このと
き、エントリ・テーブル６７には不良トラックＴ１のア
ドレスを登録する。これを第７図で説明すれば、アドレ
スムＤＲ１は不良トラックＴｌのものであるが、そのデ
ータＤＡＴＡｉを交代トラック“ｒ雪のものとする（従
って一般しコードＲ１〜Ｒｎも書込まれる）。これによ
り、ステージング後に不良トラックＴ１にアクセスがあ
り走時、エントリデープル６７には不良トラックＴＩの
アドレスムＤＲ１が登録されていて、しかもキャッシュ
メモリ６８内には交代トラックＴ２のデータＤＡＴＡ１
が格納されているので、そのままキャッシェ６８上で処
理を行なうことが可能となる。つまり、ＣＰＵ１からの
コマンドは如何なる場合も同じである。従って、最初に
トラックＴ１にアクセスしたときはエントリテーブル６
７にそのアドレスは登録されていないから、ディスク４
からトラックＴ１の内容を読み出してその＆否を判定す
る０不良であればそのアドレスＡＤＲ１をエラトリテー
ブル６′７にｆＨ＆すると共に、レコード−から交代ト
ラックＴ８のアドレスを求め、それによ少ディスク４の
交代トラックＴ２を５アクセスしてそのデータＤＡＴＡ
ｌｔ−ｃＰＵ１に転送する。ここまでは従来と同じであ
る。しかし、本発明ではこの１＠目のアクセス時に交代
トラックＴ冨のデータＤＡＴＡｉをキャッシユメモリ６
８にも格納する。このことで２回目の以後の不良トラッ
クＴ、に対する処理はキャッシユメモリ（半導体メモリ
）６Ｂ上で行なえるので、ＣＰＵ１からのコマンドが同
じでも実際にディスク４に対するアクセスは行なわれな
いから尚速貌出しが可能となる。かかる動作をまとめた
ステージ・ングの７μｍチャートを第８図（ａ） （ｂ
）に示す。尚、同図の工／トリデータに紘ユニットアド
レス、シリンダアドレス、ヘッドアドレスが含まれる。
にステージングする時に、不良トラックＴＩについては
交代トラックＴ、のデータをステージングする。このと
き、エントリ・テーブル６７には不良トラックＴ１のア
ドレスを登録する。これを第７図で説明すれば、アドレ
スムＤＲ１は不良トラックＴｌのものであるが、そのデ
ータＤＡＴＡｉを交代トラック“ｒ雪のものとする（従
って一般しコードＲ１〜Ｒｎも書込まれる）。これによ
り、ステージング後に不良トラックＴ１にアクセスがあ
り走時、エントリデープル６７には不良トラックＴＩの
アドレスムＤＲ１が登録されていて、しかもキャッシュ
メモリ６８内には交代トラックＴ２のデータＤＡＴＡ１
が格納されているので、そのままキャッシェ６８上で処
理を行なうことが可能となる。つまり、ＣＰＵ１からの
コマンドは如何なる場合も同じである。従って、最初に
トラックＴ１にアクセスしたときはエントリテーブル６
７にそのアドレスは登録されていないから、ディスク４
からトラックＴ１の内容を読み出してその＆否を判定す
る０不良であればそのアドレスＡＤＲ１をエラトリテー
ブル６′７にｆＨ＆すると共に、レコード−から交代ト
ラックＴ８のアドレスを求め、それによ少ディスク４の
交代トラックＴ２を５アクセスしてそのデータＤＡＴＡ
ｌｔ−ｃＰＵ１に転送する。ここまでは従来と同じであ
る。しかし、本発明ではこの１＠目のアクセス時に交代
トラックＴ冨のデータＤＡＴＡｉをキャッシユメモリ６
８にも格納する。このことで２回目の以後の不良トラッ
クＴ、に対する処理はキャッシユメモリ（半導体メモリ
）６Ｂ上で行なえるので、ＣＰＵ１からのコマンドが同
じでも実際にディスク４に対するアクセスは行なわれな
いから尚速貌出しが可能となる。かかる動作をまとめた
ステージ・ングの７μｍチャートを第８図（ａ） （ｂ
）に示す。尚、同図の工／トリデータに紘ユニットアド
レス、シリンダアドレス、ヘッドアドレスが含まれる。
（力発明の効果
以上述べたように本発明によれば、キャッシユメモリを
用い丸外部記憶媒体へのアクセスを、不良トラックにつ
いても高速化できる利点がある。
用い丸外部記憶媒体へのアクセスを、不良トラックにつ
いても高速化できる利点がある。
第１図は磁気ディスクの説ｌｌ１図、＃Ｉ２図は不良ト
ラックと交代トラックの説明図、ｇＳ図はディスクを用
いるシステムの構成図、第４図はディスクサブシステム
の構成図、第５図はディスク制御装置の詳細図、第６図
杜ディスク・キャッシュ制押装置の詳細図、第７図はキ
ャッＶ３−メモリとエントリテーブルのＩ！男図、第８
図は本発明の一実施例を示すフローチャートである。 図中、１は中央地理装置、４は外部記憶媒体（ディスク
）、６はディスク・キャッシェ制御装置、６７はエント
リテーブル、６８はキャッシェメモリ、’ｒｔは不良ト
ラック、Ｔ、社交式トラック、ＡＤＲｌはアドレス、Ｄ
ＡＴＡｉはデータである。 出願人 富士通株式会社
ラックと交代トラックの説明図、ｇＳ図はディスクを用
いるシステムの構成図、第４図はディスクサブシステム
の構成図、第５図はディスク制御装置の詳細図、第６図
杜ディスク・キャッシュ制押装置の詳細図、第７図はキ
ャッＶ３−メモリとエントリテーブルのＩ！男図、第８
図は本発明の一実施例を示すフローチャートである。 図中、１は中央地理装置、４は外部記憶媒体（ディスク
）、６はディスク・キャッシェ制御装置、６７はエント
リテーブル、６８はキャッシェメモリ、’ｒｔは不良ト
ラック、Ｔ、社交式トラック、ＡＤＲｌはアドレス、Ｄ
ＡＴＡｉはデータである。 出願人 富士通株式会社
Claims (1)
- 中央処理装置が外部記憶媒体から絖出すデータの最近の
ものを順次キャッジ２メモリにも格納すると共に諌デー
タのトラックアドレスをエントリテープｋＫ登帰し、そ
して以後中央処理装置が腋外Ｓ記憶媒体にアクセスした
ときはそのトラックアドレスが咳エントリテーブルに登
録されているか否かをチェックして、登碌されていれば
咳キャッジ島メモリから腋幽するデータを腋中央処理装
置へ転送するキャッジ為メモリ制御方式において、該中
央処理装置がアクセスしたトラックのアドレスが該エン
トリテーブルに登録されておらず、しかも該トラックが
不良トラックであると判定され九ときは諌エントリテー
ブルにＩｌｉ皺不良不良トラックドレスを登録し、且つ
諌キャッジ島メモリの対応する領域には該不良トラック
に対応する交代トラックのデータをステージングし、以
後中央処理装置が該不良トラックにアクセスしたときハ
該キャッジ島メモリから交代トラックのデータを直接転
送することを特徴とするキャッシュメモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56215203A JPS58112154A (ja) | 1981-12-25 | 1981-12-25 | キヤツシユメモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56215203A JPS58112154A (ja) | 1981-12-25 | 1981-12-25 | キヤツシユメモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58112154A true JPS58112154A (ja) | 1983-07-04 |
Family
ID=16668394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56215203A Pending JPS58112154A (ja) | 1981-12-25 | 1981-12-25 | キヤツシユメモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58112154A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0219261A2 (en) * | 1985-10-03 | 1987-04-22 | Canon Kabushiki Kaisha | Information recording and reproducing apparatus |
-
1981
- 1981-12-25 JP JP56215203A patent/JPS58112154A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0219261A2 (en) * | 1985-10-03 | 1987-04-22 | Canon Kabushiki Kaisha | Information recording and reproducing apparatus |
| US4849956A (en) * | 1985-10-03 | 1989-07-18 | Canon Kabushiki Kaisha | Information recording and reproducing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4598357A (en) | Cache/disk subsystem with file number for recovery of cached data | |
| JP2009110287A (ja) | アクセス制御装置およびアクセス制御方法 | |
| EP0076522A1 (en) | Magnetic disc unit controlling method | |
| JP4727800B2 (ja) | 記憶されたレコードについてのフォーマット情報を効率的に提供するためのディレクトリを含むデジタル・データ・サブシステム | |
| US7480749B1 (en) | Main memory as extended disk buffer memory | |
| US6591336B2 (en) | Technique for maintaining coherency between shared-disk and disk caches | |
| JPS6330655B2 (ja) | ||
| JPS58112154A (ja) | キヤツシユメモリ制御方式 | |
| JP2770917B2 (ja) | 情報記録再生装置 | |
| JPS6331806B2 (ja) | ||
| JP2001014219A (ja) | キャッシュ制御方法及びその装置 | |
| JPH11237959A (ja) | 多重書き込み記憶装置 | |
| JP3428482B2 (ja) | ファイル退避システム、装置及び方法、並びに記録媒体 | |
| JPH0470922A (ja) | チャネル処理方式 | |
| JP2732951B2 (ja) | データ転送制御方法 | |
| JPH05189346A (ja) | ディスク制御装置 | |
| JPS6027953A (ja) | チエツクポイント処理方式 | |
| JPH0254584B2 (ja) | ||
| JPS61283074A (ja) | 光学式情報装置 | |
| JPH0235546A (ja) | 補助記憶装置への書き込み制御方式 | |
| JPH04111015A (ja) | 情報記録装置 | |
| JPH0495149A (ja) | 計算機の入出力制御方式 | |
| JPH04111030A (ja) | 情報記録装置 | |
| EP0953893A2 (en) | Transparent record access manager for a disk drive | |
| JPS63120349A (ja) | フアイル多重制御方式 |