JPS58106874A - 基板上に配置された電気的にプログラム可能なメモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本発明は電気的にプログラム可能で、消去可能な不揮発
性メそリセルの分野に関するものである。

先行技術 不揮発性メモリセル、とくに浮遊ゲートのような電荷蓄
積領域を用いる不揮発性メモリは周知である。最初の商
用メモリ轄、電子なだれにより、すなわち、各セルに関
連する２つの基板領域のうちの１つに電子なだれを起さ
′せることにより充電される浮遊ゲート素子を用いてい
た。この種Ｏ素子が米国特許第３６６０８１９号に記述
されている・その次のメモリはチャンネル注入技術、す
なわち各セルのチャンネルから電荷を浮遊ゲートに注入
する技術を用いていた。そのようなセルが米Ｉｌ特許第
３９９６６５７号と第４１１４１５５号に開示されてい
る。ある場合には、セル紘電気的にプログ２ム可能で、
電気的に消去可能であや、プログラミングと消去の良め
にトンネル効果を利用している。

メモリセルをプログラムするために用いられる種々の充
電技術の概要が、雑誌［ジャーナル・オブ・アプライド
ｅフィジックス（Ｊｏｕｒｎａｌ　ｏｆムｐｐｌｉ＠ｄ
　Ｐｈｙｓｉｃｍ）　Ｊ　１１ｇ４４巻、６号（１９７
３Ｍり２６８１ページ以降に記載されているｒ８１０ｓ
への熱い電子の非電子なだれ注入Ｑ’Ｊｏｎａｖａｌａ
ｎｃｈｅＩｎｊ＠ｃｔｉｏｎ　ｏｆ　Ｈｏｔ　Ｅｌｅｅ
ｔｒｏｎｓ　１ｎｔｏ　５ｉｎｓ月と題するバーウェイ
（Ｊ、Ｆ、Ｖｅｒｖ＠ｙ）　　の論文と、雑誌「ソリッ
ド−ステート・エレクトロニタス（８ｅ１１ｄ−８ｔａ
ｔ＠Ｅｌ＠ｃｔｒｏｎｉｃｍ）　Ｊ第２１巻（１９７８
年）、２７３〜２８２ページに記載されている［シリコ
ンから二酸化シリコンへの熱い電子放出（Ｈｏｔ　−Ｅ
ｌｅｃｔｒｏｎ　Ｅｍｉａｉｌｏｎ　ｆｒｏｍ　Ｓｉｌ
ｉｃｏｎｌｍｔｏ　８１１１＊ｏｍ　Ｄｉｏｘｌｄｅ　
）　Ｊ　　と題するユング（Ｔ。

Ｈ，Ｎ１ｍｇ　）　（）論文とに記載されている。

従来のセルにおいては、各セルは、たとえば浮遊ゲート
内に捕えることができる電荷を発生できる要素を含む。

本発明は複数のセルをプログラム可能する喪めに１つの
電荷源を利用することが上記の先行技術とは異なる。一
般に、基板内に電荷の乱れすなわち不平衡が発生され、
ある選択されたセルを充電するために過剰の電子がその
竜ルヘ向って加速される。

本発明に最も近い先行技術はおそら＜、１９７３年に東
京で開催され良第５回固体素子ａｉｌｌＩ４Ｉ！議金議
脅（Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　Ｆｉｆｔ
ｈ　　Ｃｏｎｆ＠ｒｓｎｅｔ　（１９７３Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ）　ｏｎ　５ｏｌｉｄ　−８ｔａｔ＠Ｄ
ｅｖｉｃｅｓ）　（応用物理学会雑誌４３巻（１９７４
年）の追ｌ＆）所載の「電気的にプログラム可能な不揮
発性半導体メモリ」と題する―井他の論文において記述
されているものである。その論文の第１１図には、順方
向にバイアスされているｐｕｌ１合からのホット・キャ
リヤ注入を用い、その後で浮遊ゲートを充電するために
加速を行う素子が示されている。しかし、本発明とは異
って、複数のセルのために１つの電荷源を用いるという
ものではない。

発明の目的および概春 事始ｌ！ｊｌＩＦｉ、電気的にプログラム可能な複数の
メ４９セルを含み、基板上に配置される電気的にプログ
ラム可能なメモリを提供するものである。各セルは基板
内に配置される少くとも１つの領域と、電荷蓄積領域（
たとえば浮遊ゲート）と、制御ゲートとを含む。複数の
セルのうちの任意の１つのセルを充電するために十分な
電荷が存在するように、基板内に電荷不平衡を生じさせ
るために電荷発生要素が用いられる。選択されたセルへ
向って電荷が加速されるように、そのセルに電位を選択
的に与えるために、セルに結合される電気的要素が用い
られる。その電荷は電荷蓄積領域と基板の間のエネルギ
ー障壁をζえて電荷蓄積領域の中に捕えられることＫな
る。このようにして、１つの電荷源から複数のセルをプ
ログラムできる。各セルをプログラムするために必要な
電荷を各セルが発生しないから、各セルがより高いプロ
グラミング電位に耐えられること、という先行技術の要
求はなくなる。この明細書で説明する本発明の好適な実
施例においては、周知の金属−酸化物一半導体（ＭＯＳ
）技術を用いて作られ良複数のメ畳りセルを含む。更に
詳しくいえば、メモリセルはｐ形シリコン基板（３Ｇ−
５０オームａ＝）を含む。各メモリセルは基板内に配置
された少くとも１つ。

ｎ＋領領域、浮遊ゲート（二酸化シリコンによシ完全に
８まれたポリシリコン部材）と、この浮遊ゲートの上に
配置され良制御ゲートとを含む。先に説明した従来のメ
モリセルのうちのいずれか１つ、また祉米国特許ｊ１４
２６７６３２号に曲水されているメモリセルを本発明に
使用できる。

先行技術において社、各竜ルＯ浮遊ゲートを充電するた
めに十分な電荷を発生することを各セルは求められる。

本発明では複数のセルのために１つの電荷源が用いられ
る。

以下、図面を参照して本発明を詳しく説明する。

まず、ｐ形シリコン基４［１２の横断面図が示されてい
る第１図を参照する。この基板１２社電気的にプログラ
ム可能碌読出し専用メモリ（ＩＰＲＯＭ）セル１４，１
＠を含む。セル１６のような各セル波一対の基板領域１
！１．２０と、浮遊ゲー）１７と、制御ゲート１８とを
含む。（図において、領域２２とセル１４との間の切れ
目は、セル１４が領域２２からかなりの距離をおいて隔
てられることがあること、および領域２２とセル１４の
間に複数の他のメモリセルを設耽ることがあることを示
すものである。） 第１図に示す実施例では、セル１４，１１１をプ日グ２
イングするために順方向にバイアスされる接合が用いら
れる。この接合を形成するためＫｐ形基板１２の中にｎ
影領域２２が形成される。プログラミング中はその接合
は順方向にバイアス（負電位）される。そうすると、そ
の接合は、第１図に示すように、ｐ形基板の中に少数キ
ャリヤ（電子）を注入する。その接合を順方向にバイア
スする九めに用いられる負電位は、外部電源またはチッ
プ上の逆バイアス発生器から供給できる。

１ル１６のような選択されたセルをプログラムするため
に、制御ゲート１８へ正電位（ＶＧ）が与見られるとと
もに、セル１１Ｏソース領域とドレイン領域のいずれか
、または両方へその正電位が与えられる。接合から注入
される電子Ｆｉｐ形領域の中に拡散される。それらの電
子Ｌゲート１１の下を電位により、ゲートと基板の間の
境界面へ向って加速される。電子のうちのあるものは障
壁をのりこえるのに十分なエネルギーを得て、浮遊ゲー
トと基板を分離する酸化物を通って注入され、浮遊ゲー
トの中に捕えられる。

加速電位はソース領域ｔたはドレイン領域の電位とゲー
ト電位Ｖｅにより決定される。一般に、次の式が適用さ
れる。

Ｖｏ　”　ＶＤ　＋　ＶＴＶＤ ここに、ＶｔＶｏ　社セル１６のしきい値電圧である。

そのしきい値は■勤により発生されるボデー効果により
大きくされる。この実施例では、セル１・のドレインで
なくてソース領域２０に正電位が与えられる。Ｖｏが非
常に高い場合と、ｖｅがｖｔｍに影響を与える場合を除
き、上の式は一般に真である。しかし、通常はＶｅはＶ
Ｄ　に与えられる電位より少くとｔしきい値電圧１つ分
だけ高い。ＶＤがｓｄ／ルトに辱しい場合には、次に示
す近似的なへ電位を、指示されている酸化物の厚さに対
して適用できる。

一般に、 Ｖｅ　＝　ＶＤ＋　Ｖｊｌ（ＶＤ　） であるとすると、プロゲラぐングの初めに反転条件か保
存される。上の式において、ＶｔｉはＶＤによるボデー
効果がある場合のセル１６の最初のしきい値である。上
の式が適用される場合に杜、加速電位Ｂ　Ｖｉ＋である
。プログラミングが始まった後は上の式でＶｔが高くな
るから加速電位が低くなり、プログラミング速度が大幅
に低くなる。そのためにプログ９（ングの彼に最高しき
い値電圧がセットされ、そのしきい値電圧は次式により
制御できる。

Δｖ７　（ｍａｘ）　＝　Ｖｏ　−［ＶＤ＋　Ｖｔ７１
　（ＶＤ）　１現在のセルと将来のセルのため電圧と酸
化物の厚さとの例を以下に示す。

５Ｖ　　ＩＯＶ　　　　１００　　　　　　　　　　　
２５Ｇ６Ｖ　　１２Ｖ　　　　２５０　　　　　　　　
　　　　５００１０Ｖ　　２０Ｖ　　　　７００〜１０
００　　　　　　　１０００本発明の１つの重要な特徴
は、従来のメモリセルとは異なり、より高いプログラミ
ング電位にメモリセルが耐える必要がないことである。

本発明では、従来のメモリセルとは異なり、セルのプロ
グラミングはセルの寸法とくに幅に厳密には結びつけら
れていない。その理由は、ゲート・フィールドの下の正
常なデプリーシ冒ン層である加速フィールドがチャンネ
ルの長さと幅による影響をほとんど受けず、したがって
プログラミングが影響を受けないからである。

従来のＥＦＲＯＭセルではプログラミングがドレイン近
くの限られた注入領域で行われたのに対して、本発明で
はプログ９ギングはゲートの全体にわたって行われる。

したがって、プログ９ングＯ効率は大幅に高くなる（１
０３〜１０４）。高電圧のドレイン端子に集められた電
流は小さく、し九がってプログ２ギング中の電力消費量
は少い。

領域２２からの大きな電子流社比較的低い電位で注入さ
れるから、それらの電子を発生させるために消費される
電力は比較的少い。プログラミングにおいて消費される
電力が少いために、プログラミングのために必要な高い
電位を発生するための昇圧回路をチップ上に設け、５ボ
ルト電雛を使用できる。

プログラミングの良めに本発明は１つの基板領域（たと
えばドレイン）を必要とするだけである。

これにより、＄７　、８図を参照して後で述べるように
、３端子素子を作ることができるとともに、セル対を形
成できる。

セル１６をプログラムするために制御ゲートとドレイン
領域に電位が選択的に与えられる。セル１４０制御ゲー
トとドレインに電位が与えられないと仮定すると、基板
内の電子はセル１４へ向って加速されず、し九がってこ
のセルの浮遊ゲートは不変のままである。セル１４をプ
ログラムするために社このセルのドレインと制御ゲート
へ電位が与えられ、電子をセル１４へ向って加速させる
。

セルへ電位を選択的に与えることにより、任意のセルま
たはセル群を同時に、または個々にプログラムできるこ
とは明らかである。プログラミングのためにセルを選択
するために周知の復号回路が通常用いられる。

次に第２図を参照する。この図には２つのセル２６の群
とともに４つのセル２５の群が示されている。セル２５
の群とセル２６の群の間に２つの電荷源が示されている
。セル２５と２６の群の任意のセルと電荷源の間の最大
距離は、ｔ！ｇ２図に示す構成では距離３０である。典
型的なメモリでは、距離３０は現在のＭＯ８技術を用い
て１００〜３００ミク四ンとすることができる。このよ
うにして、１つの電荷源を用いて数百側のセルをプログ
ラムできる。

第１図には、プログラミングのための電荷（電子）源と
して順方向にバイアスされ大接合が示されている。この
特足の電荷源はＣＭＯＳプロセスにおそらく最も適する
。その理由は、０ＭＯ８グーセス流が接合への接触とと
もに、ｐ＋１＋接合を構成するからである。第３〜６図
を参照して後で説明するように、他の数多くの電荷源を
利用することができる。また、光子がまとまった過剰の
キャリヤを発生させ、基板内に過剰電子源を供給できる
から、赤外線１＋は可視光線を使用できる。

しかし、この電子源は非実用的であると信ぜられる。

次に、２つのＥＦＲＯＭセル３２．３３とともに基板３
１の一部が示されている。１１３図を参照する。

各セルは離隔されている基板領域と、浮遊ゲートと、制
御ゲートを含む。基板に接触しているオーイックな接点
Ｓ＠がプログ２ンング中に正電位を受ける。セル３２を
プログラムするために、前記したように、そのセルのド
レイン端子とゲート端子に正電位が与えられる。＋ル３
３のドレイン領域３４は接地される。接点３６に正電位
が与えられると、その接点３＄は正孔を基板に注入させ
る。

そうす′るとｎ十　領域ｓ４から電子が注入される。

それらの電子はセル３２の浮遊ゲートへ向って加速され
、１１１１図に示す実施例におけるように、浮遊ゲート
内に補光られる。セル３３をプログ２ムするために、セ
ル１２のソース端子が４［ＩｊＩｋされ、正電位がセル
ｓ３のゲートとドレインへ与えられ、正電位がオーミッ
クな接点Ｓ＠へ与えられる。

第４図には、メモリ・プレイ中のセルを充電する九めの
別の電子源が示されている。基板３Ｔの上には通常の電
界効果トランジスタがメモリセル（図示せず）とともに
作られる。このトランジスタは離隔されているソース領
域およびドレイン領域（領域４＠、＄８）と、ゲートＳ
Ｓとを含む。

正電位がゲート３魯とドレインＳ−へ与えられ、ソース
領域４０は接地される。このＭＯ８素子はそれらの電位
によ）飽和状１１にされる。チャンネル電子は、衡撃イ
オン化によｐ新しい正孔と電子を作るために、ピンチオ
フ領域内の電界から十分なエネルギーを得る。過剰な正
孔が高抵抗値の基板内へ流れ込んで、ノース領域と基板
の間の電位障壁を低くする。それからソースからの電子
が、正バイアスされている基板の中に流れ、ＥＰＲＯＭ
セルの中へ流れ込むように加速できる。

第５．６図は電荷注入のための実施例を示す。

この実施例はグー）４７と、基板４３のｎ影領域４ｓと
、中間の酸化物層とにより構成された注入コンデンサよ
り成る。このコンデ／すは負荷素子に結合される。この
負荷素子は通常の工ンハｌス雛トランジスタとすること
ができる。第５図では、このトランジスタは領域４４．
４５として示されている。その領域４４のドレインＬゲ
ート４６に結合基れる。第６図には第５図の構成が回路
図として示されている。グーＦ４１（コンデンサの一方
の極板）がｌＮ４１を介してパルス発生器５０に結合さ
れる。パルス５０により発生された波形が篇６図に波形
５１として示されている。そのＩ形ｓ１は０ボルトとＶ
ｃｃ　（５ボルト）の間で変化する一連のパルスよ構成
る。ｎ影領域４９はデプリーシ冒ン形ト２ンジスタに使
用される領域のようなイオン注入領域とすることができ
る。

動作時には、グー）４７と領域４＠で構成され良コンデ
ンサがエンハンス形トランジスタを介して、パルス発生
器からの正電位によ３ｙｔず充電される。それから、パ
ルス発生器の出力が低下すると、負荷素子がカットオフ
され、反転層内の電荷が基板中に注入される。その注入
電流は次式で与えられる。

ここに、ｔｐはパルス長、ムはコンデンサの直積、Ｘ・
は酸化物の厚さ、蓼・は真空の誘電率、Ｋ８１０ｍは８
１０　ｓの誘電率である。

上の式かられかるように、パラメータム、ｔｐ。

為を変えることにより注入効率を調整できる。

先に説明し友ように、注入コンデンサは鳳チャンネルＭ
ＯＢ素子に対する最も効率的な電荷源となることが信ぜ
られる。ある特定のメモリセリのためＫ１１Ｉ求される
各注入コンデンサを（１度に１個ずつ）作動させるえめ
に、チップ上の１つＯパルス発生器を使用で自ることに
注意すべきである。

次に、基１［５３の上に配置されている二端子ＥＰＰＯ
Ｍセルが示されている第７図を参照する。

このセルはｎ影領域５２と、浮遊ゲート５４と、制御グ
ー）１０とを含む（このセルは、喪だ１つの基板領域を
有することを除き、従来のセルに類似する）。基板５３
内部で過剰の電子が発生されると、先に説明し良ように
、ドレイン領域＄２゜Ｉｓに正電位を与えることにより
、浮遊ゲートを充電できる。

第７図に示す二端子素子はメモリ内のＩＩＩＩｓとビッ
ト線に接続できる。このセルは、反転層電荷が検出され
てダイチンツクＲＡＭセルが読出されるのと同じように
して読出される。

第７図に示すセルは、第８図に示すように、アレイ中で
対となって結合できる。たとえば、セル５＠、５Ｆは共
通の接続点６５において直列に接続される。ｍｓ図に示
すセルに対する第７図に示すドレイン端子５・２はプレ
イ中のビット線へ結合される。たとえば、セル５Ｔの場
合にはこの領域はＹｎ纏へ結合され、セル５＠の場合に
はこの領域はＹｎ−１１１へ結合される。それらのセル
の制御ゲートはプレイ中の語線へ結合され、九とえばセ
ル５６の制御ゲートは１ｌｉｌＸｎに結合され、セルＳ
１の制御ゲートは語線Ｘｎｌへ結合される。

同様に、セルｓｓ、ｓｓは接合６６を介して直列に結合
されるとともに、＠線とビット線に結合される。また、
第５，６図を参照して説明した電荷注入コンデンサがｊ
１ｇ図にも示されている。この電荷注入コンデンサ６０
は負荷素子（エンハンス形トツンジスタ６１）ｔ−介し
て接地線ｓＩ２へ結合される。

１１８図に示されているプレイ中のセルはどれでもグロ
グラムできる。たとえば、セルＩＴをブーグラムするた
めに＠１ｉａＸｎ１とビット線ｙｎに正電位が与えられ
る。制御ゲートへ与えられる電位は、ドレイン端子へ与
えられる電位より、少くとも七に５Ｔのしきい値分だけ
高い。注入コンデンサ６０を通じて電子が発生されると
、それらの電子は障壁をこえるのに十分なだけ加速され
、セル５１の浮遊ゲートに補えられる。これと同様にし
て他のセルもプログラムできる。

セルＳ＠、５Ｔのような各セル対は情報の２ビツトを蓄
積できる。セル対５８．５７には４ｓ類の可能な状態が
存在することが明らかである。それらの状態は、（１）
いずれのセルもプログラムされない、（ｌ）両方のセル
がグログラムされる、（Ｉｌｉ）セルｓ６が「１」をプ
ログラムされ、セル５７が「０」をグログラムされる、
（＋Ｖ）セル５７が「１」をプログラムされ、セル５６
が「０」をグログラムされる、である。セル５６と５１
の状態を決定するために、語−〇ための２種＠０ゲート
電圧が要求される。たとえば、！！！Ｘｍ−１により高
いゲート電圧が与えられ、ＩＩＸｎにそれより低い電圧
が与えられる。セル％６と５Ｔの間で電流レベルが検出
される。セル対０４つの状態（データの２ビツト）に対
応して４１［１ｊの電流レベルが存在する。データｏ２
ビットを検出するために、第８図のプレイでは１回の読
出しが行われることに注意すべきである。しかし、第８
図に示すプレイは、電流レベルがチャンネルの長さと幅
に関係するから、セルの形状構造によ痙感である。

第８図に示すアレイの場合には、稽々の制御ゲート電位
を用いずに種々のプログラミング・レベルを用いること
により、同じ結果を得ることができる。各セル対の各浮
遊ゲートを２つ（ｔたはそれ以上）のレベルＱうちの１
つのレベルにプログラムできる。各ゲートにおけるプロ
グラミングは、穴とえは注入時間を制御することにより
、制御できる。それらの種々のプログラミングｅレベル
により、素子のプログラムされた状態に対する種々のし
きい値電圧が実＠に定められる。これは、米国特許第４
２８７５７０号に記述されているセル当り２ビツトの技
術に類似する。

上記の説明では、本発明のプログラミング機構をｌＰＲ
ＯＭ素子に関連して説明した２本発明は、電気的にプδ
グラムでき、かつ電気的に消去できるメモリセル（Ｅ”
ＰＲＯＭセル）にも全く同様に用いることができる。こ
のメモリセルには先に説明したプログラミングを使用で
き、薄い酸化物を通じて起るトンネル効果のような、先
行技術において周知の消去技術によシ消去を行うことが
できる。

本発明に使用できる１つの新規なＥ　ＰＲＯＭセルを第
９図に示す。このセルはｐ形シリコン基板ＴＯの上に配
置される。このセルは隔てられている一対のｎ十領域？
　ｊ　、　７２を含む。それらの領域Ｔ１と１２により
形成されているチャンネルの上に浮遊ゲートＴ３が延び
る（部分７３ｍ）。その同じ浮遊ゲートの別の部分が領
域７１の上に砥びる。ポリシリコン浮遊ゲートの部分７
３ｍにはｎ＋ドーパントをドープすると好適である。部
分子３ｂにはｐ形ドーパントをドープでき、または態形
ドーパントを鳳−レベルまでドープできる。

第９図のメモリセルは通常のＭＯ８技術を用いて作るこ
とができる。浮遊ゲート内部に２種類のドーピングレベ
ル（または２種類のドーパント）を与える九めには別々
のマスキング工程を必要とする。ここで説明している実
施例では、領域７１と浮遊ゲート７３の間の酸化物は、
チャンネルと浮遊ゲート部分７′３１の間の酸化物より
薄い。たとえば、チャンネルと部分１３畠の間の酸化物
の厚さは７００オングストロームにでき、浮遊ゲート部
分７３ｂ　を領域Ｔ１から隔てる酸化物の厚さを４００
オングストロームにできる。２２１類の厚さの酸化物を
持つようにして作られるそれらの上農の場合には、厚さ
の異なる酸化物を得るために別々のマスキング工程と、
制御されるエッチング工揚を使用でき、あるいは他の公
知方法も使用できる。

ｌＩ９図のセルをプログラムするために、領域Ｔ１と１
２の一方または双方に正電位が与えられ、前記のように
、ゲート７４によシ高い電位が与えられる。先に説明し
良ように、基板内に発生され良過剰の電子が、浮遊ゲー
トを基板から隔てている障壁を通じて加速され、そこに
捕えられ九を壕となる。

浮遊ゲートの部分７３ｂから領域Ｔ１への電子なだれ注
入により消去が行われる。領域７１に正パルスが与えら
れると、浮遊ゲート内に深い空乏領域が形成される。そ
の結果、との空乏領域内の高い電界中で電子が加速され
、それらの電子の一部が、電位の障壁をこえるのに十分
なエネルギーを得て領域７１の中に注入される。そして
ほとんどの電子は十分なエネルギを得す、境界面の近く
に冑って反転層を生ずる。この反転層は深い空乏層を破
壊する。その結果、浮遊ゲートから負電荷を除去するの
に十分な回数だけ前記注入機構がくシ返えされるように
、一連のパルスが領域７１へ与えられる。

この消去機構の電子なだれ効率は浮遊ゲートの部分７３
ｂ　内のドーピングの範囲と、領域Ｔ１に与えられるパ
ルスの大きさと、領域Ｔ１と浮遊ゲートの部分７３ｂ　
との間の酸化物の厚さと、各パルスの間の時間の長さと
、消去面積とにより影響を受轄る。以前のパルスにより
形成された反転層が劣化するように、パルスは十分に長
く低レベルのままでなければならないことに注意すべき
である。ある範８までＬ１消去機構は浮遊ゲート内のグ
レー７の寸法の関数でもある。ブレーンの寸法線空乏領
域と、捕えられる電子の数とに影響を及ぼす。

消去のためにトンネル機構を用いるセルと比較して、以
上説明したＥ２セルが優れている点は、前者のセルにお
ける薄い酸化物層と拡異って酸化−の降伏がないことで
ある。しかし、酸化物中に捕えられたままの電子によっ
て、消去機能が長期間の間にいくらか劣化することが起
る。しかし、結局のところは、トンネル効果を利用する
従来のセルと比較して、このセルはより多くの消去サイ
クルに耐えることができる。

第９図に示すセルは第１０図に示すようにしてアレイ状
に結合できる。第８図に示すアレイと同様＜１ｇｔｏ図
のアレイは注入コンデンサ１１と、負荷素子８２と、接
地＠８３とを含む。セルは、セルＴ＠、１１のように、
直列の対として結合される。浮遊ゲートのうち基板領域
の上着で延びる部分が、線Ｔ８のような、浮遊ゲートか
ら砥びる重置Ｉｍ！により示されている。同様に、セル
＄０゜１１と、アレイ中の残りのセルは第８図のアレイ
に補供のやシ方で接続される。

ある任意のセル喪とえばセルＴ６をプログラムする良め
に１語線Ｘｎとビット線Ｙ、−１に正電位が与えられる
。そうすると注入コンデンサ８１からＯ電子が前記し喪
ようにセル１８の浮遊ゲートに蓄積される。同様に、こ
のプレイ中の他のセルもプログラムできる。

胱出しのために語線において２種類のレベルの電位が用
いられる。第１のレベルは、素子の浮遊ゲートがプログ
ラムされていない（充電されていない）時だけその素子
を導通状態にする検出レベルである。第２のレベルは、
素子の浮遊ゲートがプログラムされている（負に充電さ
れている）時でもその素子を導通状態にする高い電位で
ある。

消去サイクルの後では各セルのしきい値は負ではない、
すなわち、導通状態になっている素子は通常存在しない
。これは、加えられる消去ノ４ルスがチップ上で発生さ
れるからできる。消去セルが導通を開始すると、高電圧
発生器はこの高い電流レベルを支持できず、したがって
仁の電圧は低下させられ、そのために消去が停止される
。たとえばセル７７の浮遊ゲートの状態を検出する丸め
に、＠Ｘｎにより高いゲート電位が与えられてセル７６
を導通状態にする。語線Ｘｎ−１に与えられたより低い
電位により線ＹｎとＹｎ−１の間に電流が流れるものと
すると、セル７７の浮遊ゲートが充電されていないこと
がわかる。これとは逆に、電流が流れないと、セル１１
の浮遊ゲートは充電されている。セル７６の状態を検出
するために、高い電位が締Ｘｎ−□に与えられ、それよ
り低い電位が總Ｘｎに与えられる。

セルＴ６のようなある特定のセルを消去するために、纏
為により高いゲート電位を与えて領域Ｔ９に正パルスを
与えることができるようにすることにより、セル７６は
導通状態にされる。セル１丁が消去されている時はセル
フＢを通る導電路は存在しないから、セル７６は消去さ
れないことに注意され次い。

以上説明しＮＥ２セルによシビット当す１素子のメモリ
が得られることに注意すべきである。

以上、複数の不揮発性記憶装置に電荷を与える喪めに１
つの電荷源を用いるメモリアレイについて説明した。そ
のような１つの電荷源を用いることにより、ある場合に
は寸法があまり厳しくないメモリセルを、別の場合には
二端子素子としてメモリセルを、それぞれ作ることがで
きる。

【図面の簡単な説明】

１１１図は本発明に従って２つのメモリセルと、セルを
プログラミングするための１つの電荷源とを含む本発明
の基板の一部の横断面図、ｌｌＩｃ２図は本発明に従っ
て作られたメモリアレイの平面図、ｊＩ３図社本発明に
従って２つのメモリセルと、セルをプログラミングする
ためＫｔ？ｉｌｊを寿える別々の手段とを含む基板の一
部の横断面図、第４図Ｌメモリアレイ中のセルをプログ
ラミングするための電荷を発生する別の手段を含む基板
の一部の横断面図、第５図はセルをプログラミングする
ために基板内で電荷を発生する好適な手段を含む基板の
一部の横断面図、第６図は第５図に示す電荷注入手段の
電気回路図、第７図祉本発明に従ってプログラムで愈る
二端メ毫リセルを含む基板の一部の横断面図、第８図は
第７図のセルと第５．６図の電荷注入手段とを用いるメ
モリアレイの一部の電気回路図、第９＠は本発明に従っ
てプログラムできる電気的なプログラムと電気的な消去
が可能なメ毫りセルを含む基板の一部の横断面図、第１
０ＩｌｌＩＩｉ、第９図のセルと第５，６図の電荷注入
手段とを用いているメモリアレイの一部の電気回路図で
ある。 １２、＄１，３７，４３，５３．ＴＯ・・・・基板、１
４，１＠、２５，２＠、３３．＄２゜Ｓ＠、ＳＴ、８０
ｚ＊＊竜ル、５９ａｍｍｍパルス発生器。 ４侠ｌ　− １り ／却２ ４侠−／　　　　　　　勺５ 匂６ ４タフ ４孕δ

Claims (1)

1. 【特許請求の範囲】 ａ）基板内に配置される少くと４１’０領域と、電荷蓄
   積領域と、制御ゲートとをそれぞれ有する電気的にプロ
   グラム可能な複数のメモリセルと、前記複数の前記セル
   のうちの任意の１つのセルを充電する友めの電荷が存在
   するように前記基板内に電荷の不平衡を生じさせるため
   に前記セルを含む前記基板の表面上に形成された電荷発
   生要素と、前記電荷が多くとも１つの前記電荷蓄積領域
   へ肉って１遭させられてその電荷蓄積領域の内部に捕え
   られるように前記セルに電位を選択的に与える丸めに前
   記セルに結合される電気的要素と、を含み、それにより
   １つの電荷源から複数のセルをプログラムできることを
   特徴とする基板上に配置され大電気的にプログラム可能
   なメ４９゜ 偉）４１１許請求の範囲の第１項に記載のメモリであっ
   て、前記電荷発生要素は前記表面から前記基板内に配置
   され大願バイアスされる接合を備えることを特徴とする
   メモリ。 ―）４Ｉ許請求Ｏ範囲の第１項に記載のメモリであって
   、前記電荷発生要素はプログラムの喪めに飽和状１１に
   ある前記基板の前記表面上に配置される金属−酸化物一
   半導体素子を備えることを％微とするメ毫り。 （蘇特許請求の範囲の第１項に記載のメモリであって、
   前記電荷発生要素祉前記基板内に正孔を注入するための
   正孔注入要素と、注入された前記正孔に応答して電子を
   与える電子源とを備えることを特徴とするメモリ。 （６）特許請求ｔ＞＠Ｈの第４項に記載のメモリであっ
   て、前記電子ＩＩ紘前記基板内に配置されて接地される
   ＊ｌｋ領域であることを特徴とするメモリ。 （６）特許請求の範囲の第１項に記載のメモリであって
   、前記電荷発生要素は電荷注入プンデンナを備えること
   を善黴とするメモリ。 （７）特許請求ｏｎｓｏ第６項に記載のメモリであつて
   、前記電荷注入コンデンサは負荷装置に結合される領域
   と、パルス発生＠に結合されるゲートとを前記基板中に
   含むことを％微とするメモリ。 （８）前記基板中に配置される少くとも１つの領域と、
   前記基板の上にその基板から絶縁されて配置される浮遊
   ゲートと、この浮遊ゲートの上にその浮遊ゲートから絶
   縁されて配置される制御ゲートとを有する電気的にプロ
   グラム可能な複数のメモリセルと、前記複数のセルをプ
   ログラミングする友めの電荷を与える九めに前記基板中
   に配置される電荷源と、電荷が前記浮遊ゲートと基板の
   間の障壁を越えるのに十分なだけ選択されたセルへ肉っ
   て加速され、かつ前記浮遊ゲート内に蓄積されるように
   、少くとも選択された１つの前記領域へ第１の電位を与
   え、その選択された領域に一連する選択された１つの前
   記制御ゲートへ第２の電位を与えるための電気的ｌＬＩ
   素と、を備え、それにより１つの電荷源から複数のセル
   を選択的に充電で自為ことを特徴とする基板上に配置さ
   れ良電気的にプログラム可能なメモリ。 （−特許請求ａｍ囲の第８項に記載のメモリであって、
   前記第２０電位は前記第１の電位より高いことを特徴と
   するメモリ。 （１０）４１許請求の範囲の第９項に記載のメ篭りであ
   って、前記ｊＩ２の電位は前記第１の電位よシ少くとも
   前記セルのしきい値電圧だけ高いことを特徴とするメ毫
   す。 （１１）ＩＩ許請求の範囲の１０項に記載のメモリであ
   って、前記電荷源は前記基板内に配置されて順バイアス
   される接合を備えることを特徴とするメモリ。 （１２）４１＃’Ｆｊｌｌ求の範囲の１１１０項に記載
   のメモリであって、前記電荷源は前記基板中に配置され
   て飽和状態ＫＴｏる金属−酸化物一半導体素子を備える
   ことを４１１１とするメ毫り。 （１３）４１許請求の範囲の第１０項に記載のメモリで
   あって、前記電荷発生要素は前記基板内に正孔を□ 注入する九めの正孔注入要素と、注入された前記正孔に
   応答して電子を与える電子源とを備えることを特徴とす
   るメモリ。 （１４）４Ｉ許請求の範囲の第１０項に記載のメ篭りで
   あって、前記電荷Ｉｌ絋鉱荷注入コンデンサを備えるこ
   とを特徴とするメモリ。 （１５）％許請求の範囲の第１４項に記載のメモリであ
   って、前記電荷注入：ｔｙデンサ昧負負荷装置結合され
   る領域と、パルス発生指に結合されるゲートとを前記基
   板中に含むことを特徴とするメモリ。 （１６）％許請求の範囲の第８項に記載のメモリであっ
   て、前記セルは直列の対として結合され、共通の基板領
   域が各セル対の間に配置されることを特徴とするメモリ
   。 （１７）特許請求の範囲の纂１＠項に記載のメモリであ
   って、前記セル対に関連する前記領域社前記メモリ中の
   種々のビット線に結合され、各セル対の前記制御ゲート
   は前記メモリ中の種々の語線に結合されることを特徴と
   するメモリ。 （１８）基板中に配置された２つの領域と、電荷蓄積領
   域と、制御ゲートとを有する電気的なプログラミングと
   電気的な消去が可能な複数のメモリセルと、前記複数の
   前記セルのうちの任意の１つのセルを充電するための電
   荷が存在するように前記基板内に電荷の不平衡を生じさ
   せ・るために前記セルを含む前記基板の表面上に形成さ
   れた電荷発生要素と、電荷が少くと％１つの前記セルの
   前記電荷蓄積領域の中に捕えられるのに十分なエネルギ
   ーを持って前記少くとも１つのセルへ向って加速させら
   れるように前記セルに電位を選択的に与える九めに前記
   セルに結合される電気的要素と、を含み、それにより１
   つの電荷源から複数のセルをプログラムできることを１
   ！ＩＰ黴とする基板上に配置され良電気的にプログラム
   でき、かつ電気的に消去できるメモリ。 （１９）％−四求の範囲の第１８項に記載のメモリであ
   って、前記電荷蓄積領域はポリシリコン浮遊ゲートを備
   えることを特徴とするメモリ。 （加）４！許請求の範囲の第１９項°に記載のメモリで
   あって、前記各セルにおいては、前記浮遊ゲートは前記
   領域により形成されたチャンネルの上に配置され、かつ
   前記領域の１つの上を延びることを特徴とするメモリ。 （２１）４Ｉ許請求の範囲の第２０項に記載のメモリで
   あって、前記各浮遊グー）Ｋは、前記チャンネルの上に
   ｈ形ド〜パントがドープされ、かつ前記１つの領域の上
   にｐ形ドーパントがドープされることを特徴とするメモ
   リ。 （２２）４Ｉ＃！Ｆ＃求の範囲の第２０項に記載のメモ
   リであって、前記浮遊ゲートは、前記チャンネルの上で
   は亀子形、前記１つの前記領域の上でａｎ−形である仁
   とを特徴とするメモリ。 （２３）４Ｉ許請求の範囲の第２０項に記載のメモリで
   あって、前記セルキ直列の対となって結合され、それら
   の各セル対の前記１つの前記領域は前記セルの間の共通
   領域であることを特徴とするメ４１７゜（２４）４Ｉ許
   請求の範囲の第２０項に記載のメモリであって、前記電
   荷発生要素は電荷注入コンデンサを備えることを特徴と
   するメモリ。 （２５）４１許請求の範囲の第２４項に記載のメ％９で
   あって、前記電荷注入コンデンサは前記基板中の領域と
   、パルス発生器に結合されるゲートとを含み、前記基板
   中の前記領域状負荷装置へ結合されるととを特徴とする
   メモリ。 （２４り特許請求の範囲の第２０項に記載のメモリであ
   って、前記電荷発生要素は飽和状態にある前記基板内に
   配置される金属−酸化物一半導体素子を備えることを特
   徴とするメモリ。 （２、特許請求の範囲の第２０項に記載のメモリであっ
   て、前記電荷発生要素は前記基板内に配置されて願バイ
   アスされる接合を備えることを特徴とするメモリ。 （２、特許請求の範囲の１に２０項に記載のメモリであ
   って、前記電荷発生要素娘疋孔注入要素と、注入された
   前記正孔に応答して電子を与える電子源とを備えること
   を特徴とするメモリ。 （２９）基板上に作られた電気的にプログラム可能な複
   数のメモリセルを含むメモリにおいて、前記複数Ｏ−に
   ルの領域内に過剰の電荷が存在するように前記基板内に
   電荷不平衡を生じさせる過程と、前記過剰の電子を、前
   記セルをプログラムするのに十分なエネルギーを持って
   、前記セルのうちの少くとも１つへ向って加速させるた
   めに、前記セルに電位を選択的に与える過程と、を備え
   、それによシ複数のセルを１つの電荷源からプログラム
   できることを特徴とする電気的にプログラム可能なメモ
   リセルをプログラミングするための方法。