JPS58103635A - Semiconductor pressure transducer - Google Patents
Semiconductor pressure transducerInfo
- Publication number
- JPS58103635A JPS58103635A JP20149181A JP20149181A JPS58103635A JP S58103635 A JPS58103635 A JP S58103635A JP 20149181 A JP20149181 A JP 20149181A JP 20149181 A JP20149181 A JP 20149181A JP S58103635 A JPS58103635 A JP S58103635A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- piezoresistor
- layer
- semiconductor
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
Landscapes
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Pressure Sensors (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は、サファイア基板を金属ハウジングとの絶縁層
として用い大半導体圧力変換器に閤するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention uses a sapphire substrate as an insulating layer with a metal housing to form a large semiconductor pressure transducer.
一般に、半導体からなるピエゾ抵抗素子を用いた圧力変
換器においては、圧力検出器としてパッケージングする
場合、その金属ハウジングとの間に何らかの電気的絶縁
手段を施す必要がある。Generally, when a pressure transducer using a piezoresistive element made of a semiconductor is packaged as a pressure sensor, it is necessary to provide some kind of electrical insulation between the pressure transducer and the metal housing.
、そこで、主面上にエピタキシャル層を成長させたサフ
ァイア基板の周縁部を周縁部に接合して中央部にダイヤ
フラム部を構成し、このダイヤフラム部0111記エピ
タキシャル層にピエゾ抵抗体からなる回路パタンを形成
するようにすれば、上記すファイア基板を絶縁層として
用いることができ、絶縁支持構造が簡略化できる。特に
、サファイア基板における支持体との接合面側主面にも
エピタキシャル層を形成しておけば、これを利用して支
持体に静電接合することができ、シャープなダイヤフラ
ムを作成することが可能となる。Therefore, a diaphragm part was formed in the center by joining the peripheral part of a sapphire substrate on which an epitaxial layer was grown on the main surface, and a circuit pattern made of a piezoresistor was formed on this diaphragm part 0111 epitaxial layer. If formed, the fire substrate described above can be used as an insulating layer, and the insulating support structure can be simplified. In particular, if an epitaxial layer is also formed on the main surface of the sapphire substrate on the side that is to be bonded to the support, it is possible to use this to electrostatically bond to the support, making it possible to create a sharp diaphragm. becomes.
上記構成において、前記ピエゾ抵抗体は、前記エピタキ
シャル層中に、通常拡散もしくはイオンインブランチ−
ジョン等によp形成される。を九、リード部を含めて回
路バタン表面は、通常酸化物絶縁層によって覆われる・
しかしながら、このような構成においては、上記絶縁層
に存在するイオンの作用により、電源投入後に出力がド
リフトする現象が生じる。を九、特にシリコンオイルな
どの封入液中等、移動性イオン媒体中で筐用する場合に
は、この媒体中のイオンの移動により、電源投入後安定
し九出力が得られるまでには相当長時間の通電を必要と
する。In the above structure, the piezoresistor is normally diffused or ion-implanted into the epitaxial layer.
p formed by John et al. 9. The surface of the circuit panel, including the leads, is usually covered with an oxide insulating layer. However, in such a configuration, the output may drift after the power is turned on due to the action of ions existing in the insulating layer. occurs. In particular, when using a housing in a mobile ionic medium such as a sealed liquid such as silicone oil, due to the movement of ions in this medium, it may take quite a long time after the power is turned on until a stable output is obtained. energization is required.
本発明は、以上のような状況に鑑みてなされえものであ
り、その目的は、サファイア基板を絶縁層として用いて
絶縁支持構造を簡略化し、かつ電源投入後の出力ドリフ
トを小さくすることが可能な半導体圧力変換器を提供す
ることKTo、6゜このような目的を達成する九めに、
本発明は、電極部を除くピエゾ抵抗体表面上を、表面保
護用の絶縁層を介して導電層で覆ったものである。まえ
、この導電層をピエゾ抵抗体周囲のエピタキシャル層と
電気的に接続して電極を設けたもので娶る。更に、前記
ピエゾ抵抗体上を覆うように前記絶a4上に封入液を介
してシールド板を配置し、当該シールド板と前記エピタ
キシャル層および導体層とを同電位としたものである。The present invention was made in view of the above circumstances, and its purpose is to simplify the insulating support structure by using a sapphire substrate as an insulating layer, and to reduce the output drift after power is turned on. KTo provides a solid state semiconductor pressure transducer, 6°.
In the present invention, the surface of the piezoresistor excluding the electrode portion is covered with a conductive layer via an insulating layer for surface protection. First, this conductive layer is electrically connected to the epitaxial layer surrounding the piezoresistor to provide an electrode. Furthermore, a shield plate is arranged on the insulation layer A4 via a sealing liquid so as to cover the piezoresistor, and the shield plate and the epitaxial layer and the conductor layer are set at the same potential.
即ち、ピエゾ抵抗体上を上記導体層で覆うことにより、
上記導体層下の絶縁層内のイオンは固定化され、当該イ
オンの移動による出力ドリフトが軽減される。この場合
、上記導体層と前記エピタキシャル層とを電気的に接続
して電極を設ければ、例えばピエゾ抵抗体がP形、周囲
の上記エピタキシャル層がN形の・場合、上記導体層゛
とエピタキシャル層とを回路中で最も高−正電位にバイ
アスすることにより、PNm合を安定な逆バイアス状態
に保つことが可能となる。 。That is, by covering the piezoresistor with the conductor layer,
Ions in the insulating layer under the conductor layer are fixed, and output drift due to movement of the ions is reduced. In this case, if an electrode is provided by electrically connecting the conductor layer and the epitaxial layer, for example, if the piezoresistor is P type and the surrounding epitaxial layer is N type, the conductor layer By biasing the PN layer to the highest positive potential in the circuit, it is possible to maintain the PNm combination in a stable reverse bias state. .
更に、封入液中で使用される半導体圧力変換器において
、封入液中のイオンの移動による出力ドリフトは、表面
電荷の不均一な分散、電界二重層の不均一な分散、半導
体界面、内部および酸化物絶縁膜中に含まれる不純物イ
オンとの相互作用が時間的に変化して行く過程で生ずる
と考えられる・従って、これを防ぐには、封入液中にお
ける変換器表面の電位を相対的に零にすることが有効で
あるが、上述したようなシールド板を設け、表面の導体
層と同電位に保つととにより、この間の電界を相対的に
零にすることができる。Furthermore, in semiconductor pressure transducers used in the filled liquid, output drift due to the movement of ions in the filled liquid is caused by non-uniform distribution of surface charge, non-uniform distribution of electric field double layer, semiconductor interface, internal and oxidation. This is thought to occur as the interaction with impurity ions contained in the insulating film changes over time. Therefore, to prevent this, the potential of the transducer surface in the filled liquid should be made relatively zero. However, by providing a shield plate as described above and maintaining the same potential as the surface conductor layer, the electric field therebetween can be made relatively zero.
以下、実施例について説明する。Examples will be described below.
。I41図は、本発明の一実施例を示す断面図である。. Figure I41 is a sectional view showing one embodiment of the present invention.
同図において、1はナファイアー板、2はサファイア基
板1の主表面上に成長させたN形シリコンからなる第1
のエピタキシャル層、3はその表面部に形成したP十形
シリコンからなるピエゾ抵抗体、4はその電極、5は電
極40部分を除いて上記ピエゾ抵抗体30表面上に形成
し九二酸化シリコンからな′る絶縁層、6は更にその表
面上く形成したポリシリコンからなる導体層である。を
九、1は前記す“ファイア基板1の他の主表面上に成長
させたN形シリコンからなる第29エピタキシヤル層、
8線ガラスからなる支持体であゐ。この嬉2のエピタキ
シャル層Tと支持体8とは、静電接合によって結合され
、この丸め、嶺諌エピタキシャル層Tの周縁部には、図
上省略し九が静電接合用の陽極電極が設けられる0前記
号ファイア基板1のうち、上記支持体8によって拘束さ
れない中央部がダイヤフラム部1aを構成し、前記ピエ
ゾ抵抗体3は、この部分に配置しである。In the figure, 1 is a sapphire plate, and 2 is a first sapphire substrate made of N-type silicon grown on the main surface of the sapphire substrate 1.
3 is an epitaxial layer formed on the surface of the piezoresistor made of P-type silicon, 4 is an electrode thereof, and 5 is an epitaxial layer formed on the surface of the piezoresistor 30 except for the electrode 40 portion and made of silicon 92 oxide. The insulating layer 6 is a conductive layer made of polysilicon formed on the surface thereof. 9, 1 is the 29th epitaxial layer made of N-type silicon grown on the other main surface of the fire substrate 1;
The support is made of 8-wire glass. The epitaxial layer T shown in FIG. 2 and the support body 8 are bonded by electrostatic bonding, and an anode electrode (not shown in the figure) shown in FIG. The center portion of the pre-zero fire board 1 that is not restrained by the support 8 constitutes a diaphragm portion 1a, and the piezoresistor 3 is disposed in this portion.
このように表面に導体層6を設けたことにより、絶縁層
5の内部におけるイオンの移動等に基く出力ドリフトを
有効に防止することができる。By providing the conductor layer 6 on the surface in this manner, output drift due to movement of ions inside the insulating layer 5 can be effectively prevented.
また1この場合、ピエゾ抵抗体3はP形シリプンによっ
て構成しであるが、このようにP形シリコンからなるピ
エゾ抵抗体を用い丸場合、NyfIを用い九場合に比較
して、圧力−抵抗のりニアリテイが曳く、ピエゾ抵抗係
数が最大となる( 100)面、<110>方向くおい
て対称性の夷好な正逆両方向の出力が傘出せる。In addition, in this case, the piezoresistor 3 is made of P-type silicon, but when a piezoresistor made of P-type silicon is used as a round shape, the pressure-resistance glue is smaller than when NyfI is used. In the (100) plane and <110> direction, where the piezoresistance coefficient is maximum and the piezoresistance coefficient is the highest, outputs in both forward and reverse directions with good symmetry can be obtained.
第2図は、本発明の他の実施例を示す断面図であり、第
1図と同一もしくは相当部分は同一記号を用いてその詳
m説明を省略する。即ち、本実施例は、導体層6を第2
のエピタキシャル層2に電気的に接続し、かつメタリゼ
ーシMノ電極9を設は九ものであり、これにより、上記
導体層6および第1のエピタキシャル層2に適当な同−
A41ス電圧を印加することが可能となる。FIG. 2 is a cross-sectional view showing another embodiment of the present invention, and the same or corresponding parts as in FIG. 1 are denoted by the same symbols, and detailed explanation thereof will be omitted. That is, in this embodiment, the conductor layer 6 is
The conductor layer 6 and the first epitaxial layer 2 are electrically connected to the first epitaxial layer 2, and a metallization M electrode 9 is provided.
It becomes possible to apply the A41 voltage.
なお、[2図におiて、10はN十形シリコンからなる
バルクコンタクト部である。このようなバルクコンタク
ト部10は、特に、gtのエピタキシャル層2がN−形
シリコンからなり、メタリゼーシ冒ン電極9との間にシ
lットキ障−が形成されるような場合に、両者なオーム
接触させる丸めに必要となるものである・
第3図は、本発明の更に弛の実施例を示す断面図であり
、第2図と同一部分は同一記号を用−てその詳細説明を
省略する。即ち、本実施例では、導体層6の上方に導電
性のシールド板11を配置し、かつ電源12により、こ
のシールド板11、ならびに電極9を介して導体層Sお
よび第1のエピタキシャル層2に、回路中量も高い正電
位が印加しである◎
このように、シールド板11を配置して導体層6と同電
位にし九ことにより、この変換器をシリコ/オイル等の
封入液中で使用する場合、即ち、シールド板11と導体
層6との間にシリコンオイル等が充満する場合でも、上
記シールド板11と導体層6との間の電界が相対的に零
となるため、シリコ/オイル中のイオンを固定化するこ
とができ、このイオンの移動に起因する出力ドリフトを
減少することができる。特に、この場合、第1のエピタ
キシャル層2を含めて回路上鏝も高い正電位にバイアス
しであるところから、ピエゾ抵抗体3と第1のエピタキ
シャル層2との間のPH9會は安定した逆バイアス状態
に保九れると共に、上記ピエゾ抵抗体3は、より高い正
の同一電圧を有するシールド板11および導体層6なら
びに第1のエピタキシャル層2によってとりsすれる形
となる丸め、一層の安定化がはかられる。Note that in FIG. 2, 10 is a bulk contact portion made of N-type silicon. Such a bulk contact part 10 is particularly useful when the GT epitaxial layer 2 is made of N-type silicon and a Schittky barrier is formed between it and the metallized electrode 9. This is necessary for rounding the parts into contact. Figure 3 is a cross-sectional view showing a more relaxed embodiment of the present invention, and the same parts as in Figure 2 are given the same symbols and detailed explanation thereof will be omitted. . That is, in this embodiment, a conductive shield plate 11 is arranged above the conductor layer 6, and a power source 12 supplies electricity to the conductor layer S and the first epitaxial layer 2 through the shield plate 11 and the electrode 9. ◎ By arranging the shield plate 11 and making it the same potential as the conductor layer 6 in this way, this converter can be used in a sealed liquid such as silico/oil. In other words, even if the space between the shield plate 11 and the conductor layer 6 is filled with silicone oil or the like, the electric field between the shield plate 11 and the conductor layer 6 is relatively zero. The ions inside can be immobilized, and the output drift caused by the movement of these ions can be reduced. In particular, in this case, since the circuit, including the first epitaxial layer 2, is biased to a high positive potential, the PH9 relationship between the piezoresistor 3 and the first epitaxial layer 2 is stable and reverse. While being kept in a biased state, the piezoresistor 3 is rounded into a shape taken by the shield plate 11 and the conductor layer 6 and the first epitaxial layer 2 with the same higher positive voltage, making it more stable. change is being measured.
なお、上述し九実施例において、シールド板11は、変
換器全体の外囲器として兼用しても良いし、シールド板
11のサファイア基板1と反対側に図示しない外囲器を
別に設け、この外囲器とシールド板11と0間にも封入
液が満たされる構造としてもよい。In the nine embodiments described above, the shield plate 11 may also be used as an envelope for the entire converter, or a separate envelope (not shown) may be provided on the opposite side of the shield plate 11 from the sapphire substrate 1. A structure may also be adopted in which the space between the envelope and the shield plate 11 and 0 is also filled with the sealed liquid.
また、上記シールド板11は、上述し九実施例のように
サファイア基[1の全体を覆うように設けることが望ま
しいが、必要最小限、回路素子、即ちピエゾ抵抗体3が
形成される領域を覆うように設ければ嵐い・
1!に、上述した実施例では、gtoエピタキシャル層
2をN形シリコン、ピエゾ抵抗体3をP形シリコンによ
って構成し丸場合についてのみ説明し九。これは、P形
のピエゾ抵抗体を用iた場合、前述したような利点を有
するからであるが、本発明はこれに限定されるものでは
な(、P形のエピタキシャル層KN形のピエゾ抵抗体を
形成してもよ−ことは勿論である・この場合には、上記
エピタキシャル層および導体層ならびにシールド板を回
路上乗も大ti−員電位にバイアスして用いることが望
ましい。Further, it is preferable that the shield plate 11 is provided so as to cover the entire sapphire base [1] as in the ninth embodiment described above, but the area where the circuit elements, that is, the piezoresistive elements 3 are formed, should be covered as much as possible. If you install it so that it covers it, there will be a storm. 1! In the above-mentioned embodiment, only the case where the GTO epitaxial layer 2 is made of N-type silicon, the piezoresistor 3 is made of P-type silicon, and is round will be described. This is because when a P-type piezoresistor is used, it has the advantages described above, but the present invention is not limited to this. Of course, it is also possible to form a circuit board. In this case, it is desirable to use the epitaxial layer, the conductor layer, and the shield plate with the circuit biased to a large Ti member potential.
i九、上述し丸缶実施例においては、ガラスからなる支
持体8を用いえ場合についてのみ説明し九が、本発明は
これに限定されるものではなく、例えば金属ハウジング
の一部を構成する金属支持体に直II固着することKよ
り、絶縁支持構造を更に簡略化することができる0この
場合には、前記第2のエピタキシャル層Tの表面上に更
に二酸化シリーン等の高温で固体電解質として作用する
絶縁層を設けるととくより、この絶縁層側を陰極、金属
支持体側を揚種として電圧を印加しながら静電接合させ
ることができる。i9. In the above-mentioned embodiment of the round can, only the case where the support body 8 made of glass can be used will be described; however, the present invention is not limited thereto; The insulating support structure can be further simplified by directly fixing it to the metal support. In this case, the surface of the second epitaxial layer T is further coated with silicone dioxide or the like as a solid electrolyte at a high temperature. By providing an active insulating layer, electrostatic bonding can be carried out while applying a voltage using the insulating layer side as a cathode and the metal support side as a seed electrode.
以上説明しえように、本発明によれば、サファイア基板
を絶縁層とし、当咳サファイア基板を支持体に静電接合
することによりダイヤフラムを構成し九半導体圧力変換
器において、表面の絶縁層および封入液中のイオンの移
動に起因する電源投入後の出力ドリア3トを減少させ、
安定し九―作を得ることが可能になるという優れた効果
を有する。As explained above, according to the present invention, a semiconductor pressure transducer in which a sapphire substrate is used as an insulating layer and a diaphragm is constructed by electrostatically bonding the sapphire substrate to a support body is provided. Reduces the output torque after power-on due to the movement of ions in the filled liquid,
It has the excellent effect of making it possible to obtain stable yields.
第1図は本発明の一実施例を示す断面図、第2図および
第3図はそれぞれ本発明の他の実施例を示す断面図であ
るa
1・・・−サファイア基板、1llljll ・のタ
イヤフラム部、2・・・・第1のエピタキシャル層、3
・・・・ビ”f抵抗体、4・・・・電極、5・・・・絶
縁層、6・・・・導体層、T・・・・第2のエピタキシ
ャル層、8・・・・支持体、9Φ・Φ番メタリゼーシ1
〕電極、111I+1・・シールド板、12・・・・電
源・
特許出願人 山武ハネウェル株式金社
代 還 人 山 川 政 樹(ほか1名)第1図
■」
第2図FIG. 1 is a cross-sectional view showing one embodiment of the present invention, and FIGS. 2 and 3 are cross-sectional views showing other embodiments of the present invention. Fram portion, 2...first epitaxial layer, 3
...Bi"f resistor, 4...electrode, 5...insulating layer, 6...conductor layer, T...second epitaxial layer, 8...support Body, 9Φ・Φ number metallization 1
[Electrode, 111I+1...Shield plate, 12...Power supply Patent applicant: Yamatake Honeywell Co., Ltd. Recipient: Masaki Yamakawa (and one other person) Figure 1 ■'' Figure 2
Claims (3)
イア基板の周縁部を支持拘束体に静電接合して中央部に
ダイヤフラムを構成してなる半導体圧力変換!Iにおい
て、前記エピタキシャル層は、前記サファイア基板の前
記支持拘束体との接合面と反対側の主面上に形成され九
嬉1のエピタキシャル層と、前記接合面側の主面上く形
成され九第2のエビタ中シャル層とからなり、前記第1
のエピタキシャル11は、前記ダイヤフラム部に当咳第
1のエピタキシャル層と異なる導電形の半導体によって
形成したピエゾ抵抗体を有し、かつ、このピエゾ抵抗体
の電極部を除いて、嶺諌ピエゾ抵抗体の表面上に形成し
た絶縁層と、!i&咳絶縁層の表面上に形成し良導体層
とを備えたことを特徴とする半導体圧力変換器。(1) Semiconductor pressure conversion made by electrostatically bonding the periphery of a fire substrate with a semiconductor epitaxial layer on its main surface to a supporting restraint body and configuring a diaphragm in the center! In I, the epitaxial layer is formed on the main surface of the sapphire substrate opposite to the bonding surface with the support restraint body, and the epitaxial layer is formed on the main surface on the bonding surface side. a second Evita medium layer;
The epitaxial layer 11 has a piezoresistor formed of a semiconductor of a conductivity type different from that of the first epitaxial layer in the diaphragm portion, and a piezoresistor other than the electrode portion of the piezoresistor An insulating layer formed on the surface of and! A semiconductor pressure transducer comprising: a good conductor layer formed on the surface of the i&cough insulating layer.
イア基板の周縁部を支持拘束体に静電接合して中央部に
ダイヤフラムを構成してなる半導体圧力変換器において
、前記エピタキシャル層は、前記サファイア基板の前記
支持拘束体との接合面と反対側の主面上に形成された第
1のエピタキシャル層と、前記接合面側の主面上に形成
された第2のエビタ中シャル層とからなり、前記mlの
エピタキシャル層は、前記ダイヤフラム部に当該第1の
エピタキシャル層と異なる導電形の半導体によって形成
したピエゾ抵抗体を有し、かつ、とのピエゾ抵抗体の電
極部を除いて当該ピエゾ抵抗体の表面上に形成した絶縁
層と、漁錬絶縁層の表面上に形成しかつ前記第1のエビ
タ中シャル層と電気的に接続し良導体層と、この第1の
エビタキどヤル層および導体層に電圧を供給するための
電極上を備えたことを特徴とする半導体圧力変換器。(2) In a semiconductor pressure transducer comprising a diaphragm formed in the center by electrostatically bonding the peripheral portion of a sapphire substrate having a semiconductor epitaxial layer on the main surface to a supporting restraint body, the epitaxial layer is formed on the sapphire substrate. a first epitaxial layer formed on the main surface opposite to the joint surface with the support restraint body, and a second epitaxial layer formed on the main surface on the joint surface side, The ml epitaxial layer has a piezoresistor formed of a semiconductor of a conductivity type different from that of the first epitaxial layer in the diaphragm part, and the piezoresistor except for the electrode part of the piezoresistor. an insulating layer formed on the surface of the insulating layer, a good conductor layer formed on the surface of the fishing insulating layer and electrically connected to the first conductor layer, and the first conductor layer and the conductor layer. A semiconductor pressure transducer characterized by comprising an electrode top for supplying voltage to the semiconductor pressure transducer.
イア基板の周縁部を支持拘束体に靜**合して中央部に
ダイヤフ、ラムを構成してなる半導体圧力変換器におい
て、前記エピタキシャル層は、前記サファイア基板の前
記支持拘束体との接合面と反対側の主面上に形成され九
第1のエピタキシャル層と、前記接合面側の主面上に形
成された第2のエピタキシャル層とからなp1前記嬉1
のエピタキシャル層は、前記ダイヤフラム部に尚鍍嬉1
のエピタキシャル層と異な今導電形の半導体によって形
成したピエゾ抵抗体を有し、かつ、このピエゾ抵抗体の
電極部を除いて轟諌ピエゾ抵抗体の表面上に形成した絶
縁層と、幽咳絶縁層の表面上に形成しかり前記第lのエ
ピタキシャル層と電気的に接続した導体層と、この第1
のエピタキシャル層および導体層に電圧を供給する丸め
の電極と、当該導体層に対向させて少なくとも前記ピエ
ゾ抵抗体部1分を覆うように封入液を介して配置し良導
電性のシールド板とを備え、当該シールド板および前記
導体層ならびに第1のエピタキシャル層を同電位にし九
ことを特徴とする半導体圧力変換器。(3) In a semiconductor pressure transducer comprising a diaphragm and a ram in the center of a sapphire substrate having a semiconductor epitaxial layer on its main surface, the peripheral edge of the sapphire substrate is fixed to a supporting restraint body, and the epitaxial layer is A ninth epitaxial layer formed on the main surface of the sapphire substrate opposite to the bonding surface with the support restraint body, and a second epitaxial layer formed on the main surface on the bonding surface side. p1 Said happiness 1
An epitaxial layer is formed on the diaphragm part.
It has a piezoresistor formed of a semiconductor of a conductivity type different from the epitaxial layer of the piezoresistor, and an insulating layer formed on the surface of the piezoresistor except for the electrode part of the piezoresistor, a conductive layer formed on the surface of the first epitaxial layer and electrically connected to the first epitaxial layer;
a round electrode for supplying voltage to the epitaxial layer and the conductor layer; and a shield plate with good conductivity, which is placed opposite the conductor layer with a filler liquid in between so as to cover at least 1 minute of the piezoresistor portion. A semiconductor pressure transducer comprising: the shield plate, the conductor layer, and the first epitaxial layer being at the same potential.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20149181A JPS58103635A (en) | 1981-12-16 | 1981-12-16 | Semiconductor pressure transducer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20149181A JPS58103635A (en) | 1981-12-16 | 1981-12-16 | Semiconductor pressure transducer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58103635A true JPS58103635A (en) | 1983-06-20 |
Family
ID=16441933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20149181A Pending JPS58103635A (en) | 1981-12-16 | 1981-12-16 | Semiconductor pressure transducer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58103635A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6085568A (en) * | 1983-10-18 | 1985-05-15 | Toyota Central Res & Dev Lab Inc | Electrostatic bonding method |
US5181417A (en) * | 1989-07-10 | 1993-01-26 | Nippon Soken, Inc. | Pressure detecting device |
US5296730A (en) * | 1992-01-16 | 1994-03-22 | Oki Electric Industry Co., Ltd. | Semiconductor pressure sensor for sensing pressure applied thereto |
-
1981
- 1981-12-16 JP JP20149181A patent/JPS58103635A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6085568A (en) * | 1983-10-18 | 1985-05-15 | Toyota Central Res & Dev Lab Inc | Electrostatic bonding method |
US5181417A (en) * | 1989-07-10 | 1993-01-26 | Nippon Soken, Inc. | Pressure detecting device |
US5296730A (en) * | 1992-01-16 | 1994-03-22 | Oki Electric Industry Co., Ltd. | Semiconductor pressure sensor for sensing pressure applied thereto |
US5552347A (en) * | 1992-01-16 | 1996-09-03 | Oki Electric Industry Co., Ltd. | Fabrication process for a semiconductor pressure sensor for sensing pressure applied thereto |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920006746A (en) | Semiconductor Capacitive Accelerometer | |
US5517468A (en) | Electronic timepiece with thermoelectric element | |
JP3054932B2 (en) | Electronic clock using thermoelectric elements | |
JPH01122175A (en) | Solar cell with cover glass for space flight | |
JPS6468728A (en) | Thin film transistor | |
JPS58103635A (en) | Semiconductor pressure transducer | |
JPS6148265B2 (en) | ||
US4776896A (en) | Amorphous silicon solar battery | |
KR970067443A (en) | Vacuum microdevices | |
JPS58103636A (en) | Semiconductor pressure transducer | |
JPS58102567A (en) | Semiconductor pressure transducer | |
JPS62145130A (en) | Semiconductor pressure sensor | |
JPS5878471A (en) | Semiconductor pressure detection device | |
JP4396009B2 (en) | Integrated sensor | |
JPH02237166A (en) | Semiconductor pressure sensor | |
JPS6246277Y2 (en) | ||
JPS5878470A (en) | Semiconductor pressure detection device | |
JPS61234325A (en) | Piezoelectric pressure sensor device | |
JPS62205670A (en) | Flexible solar battery module | |
JP3092480B2 (en) | Electrode extraction structure of micromachine device | |
JP2936990B2 (en) | Acceleration sensor | |
JPS60137053A (en) | semiconductor capacitive element | |
JP2623909B2 (en) | Semiconductor pressure-sensitive element | |
JPS59123350U (en) | semiconductor pressure sensor | |
JPS5892745U (en) | semiconductor pressure transducer |