[go: up one dir, main page]

JPS58101455A - トランジスタのベ−ス製造方法 - Google Patents

トランジスタのベ−ス製造方法

Info

Publication number
JPS58101455A
JPS58101455A JP56199491A JP19949181A JPS58101455A JP S58101455 A JPS58101455 A JP S58101455A JP 56199491 A JP56199491 A JP 56199491A JP 19949181 A JP19949181 A JP 19949181A JP S58101455 A JPS58101455 A JP S58101455A
Authority
JP
Japan
Prior art keywords
transistor
base
ions
manufacturing
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56199491A
Other languages
English (en)
Inventor
Kenji Kajiyama
梶山 健二
Akikazu Oono
晃計 大野
Kotaro Kato
加藤 浩太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP56199491A priority Critical patent/JPS58101455A/ja
Publication of JPS58101455A publication Critical patent/JPS58101455A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177Base regions of bipolar transistors, e.g. BJTs or IGBTs

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はイオン注入に起因する紬蟲欠陥を除去し、耐圧
の高いトランジスタのベース製造方法に関するものであ
る。
従来、耐圧の高いトランジスタのベース製造方法として
紘拡散法が用いられてい丸、しかし集積化しえトランジ
スタを大口径のウェハ上に製造する際に拡、導入不純物
量のウェハ面内均一性およびクエハ関・ロット間の再現
性が良好でないという欠点があり九。これに対し、不純
物導入にイオン注入法を用いることによ)、導入不純物
量のウェハ面内均一性およびウニへ間か・ロット間の再
現性が良好となる。しかし、イオン注入法によ〕製造し
九トランジスタにおいてはイオン注入KjIil因する
結晶欠陥の九めリーク電流が多く、耐圧を高くとれない
という欠点があった。
本発明は、仁れらの欠点を除去する丸め、注入イオン種
を選択することKよ)、電気特性の均一性・再現性のよ
い高耐圧のトランジスタを製造することを目的とするも
のである。
前記の目的を達成するため、本発明はイオン注入により
トランジスタのベース不純物を導入するlll5’又は
1の不純物のイオン以外のイオン種を同時KToるいは
相前後して注入することを特徴とするトランジスタのベ
ース製造方法を発明の要旨とするものである。
次に本発明の詳細な説明する。なおこの実施例は一つの
例示てあって、本発明の精神を逸脱しない範■内で、種
々の変更あるいは改良を行いうるむとは云う壇でもない
n−)−a)ランジスタのベース用不純物として祉)I
、P−ml−1)ランジスタのベース用不純物としては
νを用いる。七のIIK、これら所望の不純物を単独で
はなく、他の不純物を同時あるい唸相前後して注入する
。その結果、不純物が注入され死領域を非晶質化する仁
とができる。この丸め、注入層はその後の熱処理によシ
固相エピタキシャル成長し、残雪欠陥のない良質な単結
晶が回復できる。
し九がってトランジスタを動作させたとき(Dリ−り電
流の増加、降伏電圧の減少がなく、トランジスタの耐圧
を高くすることができる。
これに比べ、単KBあるいはrのみを注入した場合は、
注入量が少いため、非晶質化される領域が局在する。(
注入量を増すと全体を非晶質化でき、注入量を減らすと
無視できるIIJlに損傷量を少くできるが、所望の不
純物量からずれ、製造し九トランジスタの電気特性が劣
化する。)非晶質化した領域が局在する場合には、熱部
11によシ固相エピタキシャル成長しても、非晶質化さ
れた領域と非晶質化されない領域との境界付近に残留欠
陥が形成される。これらの残留欠陥はトランジスタを動
作させる際にリーク電流の増加・降伏電圧の減少をもた
らすので、トランジスタの耐圧を低下させる。
ただし、注入する他の不純物としては、トランジスタの
動作に悪影醤を与えない不純物を選ぶ必要がある。ν、
 01 、81 、 G・は、lii中においてドープ
・アク七ブタ再結合中心を形成せず電気的不活性である
ため、トランジスタの動作に悪影譬を与えない。
壕九、イオン注入の原料ガスとしてBP、 、 BOA
、 。
yy、 、 pν、 、 1)011 ibるいはPo
l、を用いると、B。
アと1. QJとの分子イオンが発生するので、これら
の不純物を同時に注入し、工程数を減少するという利点
もある。さらに、仁れらの原料ガスを用いると、B、P
の単独イオンよりもシ、01と化合し九分子イオンの方
が多く発生するため、注入時間を短くしうるという利点
もある。
ところで、分子イオンを用いるとき、原子イオンを用い
る場合と同じ深さに注入するためにはイオンの加速電圧
を高くする必要がある。この場合、正の1価あるいはそ
れ以上の価数に帯電したイオンを用いると必要な加速電
圧を下けることができるので、通常のイオン注入装置を
用いて分子イオンを注入することに支障はない。
九ト、ttf、n−p−n)ランジスタのベースを形成
する際、単独のtを40 KmVの加速電圧で3x10
/aR*の注入量で注入し九場合のコレクタ電流(Ia
 )−コレクタ・エンツタ間電圧(vam)特性の一例
を第1図に示す。IB=0ム、 VallW 1()G
Vのとき、工。はX、、$100声ムと大きく、イオン
注入に起因するリーク電流が認められる。■。、;1声
ムのときのマ。。
を耐圧と定義すると、第1図において耐圧は407と低
い。
一方、注入するB不純物分布が同一になるよう、分子(
、tynyiを180 K@V ”?” 8 X 10
”75gm 注入し九場合のxo−V、、 41性の一
例を第211に示す。Io。
wl声ムで定義した耐圧社iioマと高い。まえ、ベー
ス・コレクタ間およびエイツタ・;レジタ間はともに急
峻な降伏特性である。単独のtイオン注入ではな(、B
lr:分子イオン注入によシ、イオン注入に起因するリ
ーク電流が認められなくなり、かつ高い耐圧のトランジ
スタを得え。
さらに、Blrの加速電圧を60〜5oot・YK範1
1に変化した場合も、また、注入量を1.0X10”〜
1− OX 10” 1511mの範@lK変化した場
合も、同様な結果を得九。ま九B? 、 117□ml
?、 、 BOJ 、 BOj、 。
BOJ、 、 Pν、Pν1.Pν、#Pν4.11.
 、 IIoJ 、 POJ、 。
PO’l @ ”’4 s PoJsの各種の分子イオ
ンあるいはシー1雪−1−114参F、 、 01 、
 O鳥、01謬* o’4 *01、 、 !ii 、
 G・イオンを3又紘Pイオンと相前後して注入した場
合も同様な結果を得た。上述し九注入エネルギ注入量は
一例であ夛、注入すべ龜B。
アの不純物の量・III″:5および非晶質とするに必
要な注入損傷量によって定まる。
以上a明し九ように1本発明によればイオン注入の−に
注入損傷領域を非晶質化するため、その後の熱感通によ
り残留欠陥のない東質な結晶に回復するのである丸め、
リーク電流のない降伏電圧の高い高耐圧のトランジスタ
を実現で暑る利点がある。
【図面の簡単な説明】
@1mlはベース領域を形成する丸めのイオン注入条件
をB”、40に*マe 1−OX 10”76gとした
と自の舅IIM)ランジスタのコレクタ電流−コレクタ
・工々ツタ間電圧411性、第!Iaベース領域を形成
するためのイオン注入条件を11. 、110に@V、
3.OX 10”/lx とし九ときの)1トランジス
タのコレタタミ流−コレクタ・ニオツタ間電圧特性を示
す。 特許出願人 (VuJ)つI (Vμリフl

Claims (1)

  1. 【特許請求の範囲】 (1)イオン注入によ)トランジスタのペース不純物を
    導入する際、P又はBの不純物のイオン以外のイオン種
    を同時にあるいは相前後して注入することを特徴とする
    トランジスタのベース製造方法。 (りa人イオン種としテIP 、 IIF、 、 Ii
    F、 、 801 、3101゜あるいは1101. 
    t) 1価あるいは多価イオンを用いることを特徴とす
    る特許請求の範囲第1項記載のトランジスタのベース製
    造方法。 (3)注入イオン種としてアシ、PI3.Pν、 、 
    py、 、アシ、。 701 、701. 、 Pol、 、 Pol、 &
    るい社ア01.の1価あるい社多価イオンを用いること
    を特徴とする特許請求の範囲第1項記載のトランジスタ
    のベース製造方法。 (4)注入イオン種として!11 m G@ e ]’
     * y、 @ys #’4 #νI # OJI O
    Jl @ OJI I ”4 あるいは01.の1価あ
    るい紘多価イオンを用いることを特徴とする特許請求の
    範囲第1項記載のトランジスタのベース製造方法。
JP56199491A 1981-12-12 1981-12-12 トランジスタのベ−ス製造方法 Pending JPS58101455A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56199491A JPS58101455A (ja) 1981-12-12 1981-12-12 トランジスタのベ−ス製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56199491A JPS58101455A (ja) 1981-12-12 1981-12-12 トランジスタのベ−ス製造方法

Publications (1)

Publication Number Publication Date
JPS58101455A true JPS58101455A (ja) 1983-06-16

Family

ID=16408690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56199491A Pending JPS58101455A (ja) 1981-12-12 1981-12-12 トランジスタのベ−ス製造方法

Country Status (1)

Country Link
JP (1) JPS58101455A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407838A (en) * 1991-07-10 1995-04-18 Sharp Kabushiki Kaisha Method for fabricating a semiconductor device using implantation and subsequent annealing to eliminate defects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407838A (en) * 1991-07-10 1995-04-18 Sharp Kabushiki Kaisha Method for fabricating a semiconductor device using implantation and subsequent annealing to eliminate defects

Similar Documents

Publication Publication Date Title
US4177084A (en) Method for producing a low defect layer of silicon-on-sapphire wafer
JP2003513445A (ja) Eepromデバイス用の高温酸化膜成膜方法
JPH11288883A (ja) 多結晶シリコン構造体に対する製造方法
JP2007281120A (ja) Simoxウェーハの製造方法及び該方法により得られたsimoxウェーハ
JPH08191140A (ja) Soi基板の製造方法
JPS58164134A (ja) 半導体装置の製造方法
JPS58101455A (ja) トランジスタのベ−ス製造方法
JP2006351632A (ja) Simoxウェーハの製造方法およびsimoxウェーハ
JPS571252A (en) Semiconductor device
JPH06101466B2 (ja) シリコン層上に2酸化シリコンの絶縁誘電体層を作る方法
JPS5856322A (ja) 半導体基板の製造方法
JPH0514418B2 (ja)
JPH04252018A (ja) 多結晶シリコン膜の形成方法
JP3333187B2 (ja) 薄膜半導体装置の製造方法
CN104299904B (zh) 闪存单元的形成方法
KR100494321B1 (ko) 반도체소자의다결정실리콘막형성방법
JPH0555142A (ja) 非晶質半導体層の結晶化方法
JP3899896B2 (ja) 半導体装置の製造方法
JPH077768B2 (ja) 半導体装置の製造方法
JP2976569B2 (ja) 半導体装置の製造方法
JPS63185016A (ja) 半導体薄膜の形成方法
JPS5856408A (ja) シリコン単結晶膜の成長方法
JPH02218123A (ja) 半導体装置の製造方法
JPS5994411A (ja) 半導体装置の製造方法
JP3239372B2 (ja) 半導体装置の製造方法