JPS58100759A - 半導体スイツチの雑音耐量測定方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、高精度の半導体スイッチの雑音耐量測定方法
及び装置に関するものである。

一般に、少なくとも２つのｐｎ接合を有する半導体スイ
ッチ、たとえば、サイリスク等は非導通状態であっても
その両端子間（アノード・カソード間）に急激な上昇率
の順方向電圧が加わるとゲート信号が付与されなくとも
点弧（このような点弧を誤点弧と称す）してしまう欠点
かある。これはレイト効果現象によるもので、その耐量
全雑音耐量するいはｄｖ／ｄｔ耐量と呼んでいる。

この雑音耐量測定手法としては、従来第１図に示す測定
方法が矧られている。

同図において、１は少なくとも２つのｐｎ接合を有する
半導体スイッチであるサイリスタで、Ａがアノード端子
、ＫＡＴがカソード端子、Ｇがゲート端子、２はゲート
端子Ｇ・カソード端子ＫＡＴ間に接続した抵抗ＲＩＧＫ
である。３はランプ関数電圧発生回路で、負荷抵抗４（
Ｒム）を通してサイリスタ１のアノード端子Ａ・カソー
ド端子ＫＡＴ間に第２図に示す様な電圧上昇率Ｋ　（＝
ｄｖ／ｄｔ）、波高１’［ＶＡｔのランプ関数電圧Ｖｈ
’を印加する。

ランプ関数電圧Ｖムの電圧上昇率Ｋ（＝ｄＶ／ａｔ）を
第２図に示すよう徐々に大きくするとめる所でサイリス
タ１は誤点弧する。このときのＫの値はｄｖ／ｄｔ耐量
と呼ばれ、半導体スイッチの雑音耐量を測定する一つの
パラメータとしている。

しかし、第１図に示したランプ関数電圧発生回路３の電
圧上昇率には、現在の回路技術によれば２０００〜３０
００Ｖ／μ８　（ＶＡｔ＝２００Ｖ）ｔで発生させるの
が限界である（佐用他：直続型ｄｖ／ｄｔ耐量自動測定
器：を気学会電子計測研資料ＥＭ−７８−１３（昭５３
））。したがって、３０００■／μＳまでは評価（測定
）できるがこれ以上のｄ　ｖ／ｄ　を耐量を測定できな
いという欠点がある。

また、後述するようにｄｖ／ｄｔ耐量が１０００〜２０
００Ｖ／μＳ付近になると測定精度が低下する欠点もお
る。

本発明は上記欠点全除去し、ｄｖ／ｄｔ耐量が高い半導
体スイッチに於いても、雑音耐量を精度良く測定するこ
とができる半導体スイッチの雑音耐量測定方法及び装置
全提供することにある。

上記目的を達成する本発明の特徴とするところ印加し、
上記半導体スイッチノ翫弧するときの上記ランプ関数電
圧の波高値金もって上記半導体スイッチの雑音耐量を測
定することにある。

さらに本発明の特徴とするところは、ＯＮ。

ＯＦＦの２状態を有するクロックパルスを発生する制御
回路と、上記クロックパルスに基づいて順次変化する波
高値を有する階段波電圧を発生する階段波電圧発生回路
と、上記クロックパルスに基づいて積分回路の入力端子
間の電圧の波高値が上記階段波電圧の波高値と等しくな
るまで定電流パルスを発生する定電流パルス発生回路と
、上記クロックパルスに基づいて上記定電流パルスを積
分する積分回−ケ上記積分回路の出力を増幅するバッフ
ァ回路と、上記バッファ回路の出力全１少なくとも２つ
のｐｎ接合を有する半導体スイッチの両生端子間に印加
し、上記バッファ回路の出力電圧の波高値の測定する手
段とを備えることにおる。

本発明の説明に当シ、まず、少なくとも２つのｐｎ接合
を有する半導体スイッチの雑音耐量と動的阻止電圧との
関係についてサイリスクを例にとって詳細に説明する。

第３図に第１図に示したサイリスタ１のトランジスタモ
デルによる等価回路を示す。すなわち、サイリスタ１は
、ＰＮＰ）ランリスク５及びＮＰＮトランジスタ６によ
り置き替えることができ、サイリスタの第２接合静電容
量ｋ　Ｃｊｔとする。

いま、サイリスタ１のアノードＡ、カソードＫＡＴ間に
、電圧上昇率に１電圧上昇期間Ｔ及び波高値Ｖム！なる
ランプ関数電圧Ｖｈｆ加えたとき、ランプ関数電圧発生
期間Ｔ中にサイリスタ１に流れる過渡電流を第２接合静
電容量ＣＪ！のみによる変位電流血ｊ、と仮定（実際に
はＰＮＰ）ランリスク５及びＮＰＮ　）ランジスタロの
伝導電流成分もめるがここでは簡略化し省略した）シ、
変位電流’Ｊ！を次のように表わすものとする。

’Ｊｌ”Ｃｊｔ・Ｋ　　　・・・・・・・・・・・・・
・・・・・（１）したがって、第３図の等価回路よシ、
電圧上昇期間Ｔにおいてはゲート端子Ｇに流れる電流ｉ
６は次のようになる。

１ｇ＝＝Ｉｊ、　　ｓ真 ただし、’ｌは抵抗Ｒａｔに流Ｃる電流％　ｖｍｇはペ
ースエミッタ間電圧である。

電圧上昇期間Ｔ中にゲートに蓄積される電荷Ｑｏは次の
ようになる。

また、第３図に示す回路において電圧上昇率に’ｋ　Ｋ
　ｏ一定にして波高ｉ　ＶＡ　ｒ　ｆ増加し、サイリス
タｌが誤点弧する寸前の波高値ｆＶｈｔｙとすると電圧
上昇期間Ｔは次式の関係にるる。

この■ムｘｙ　ｋ動的阻止電圧という。

ここで、ゲート蓄積電荷Ｑｏがある一定量を超えたとき
サイリスタが誤点弧すると仮定し、そのときのゲート蓄
積電荷ｔ−Ｑｏ　ｏとするとＱ（Ｉｌｌは（３）。

（４）式よシ次のようになる。

ここで誤点弧寸前の電圧上昇率Ｋｏ（ｄｖ／”耐量）と
動的阻止電圧ｖＡＫＦの関係を求めると（５）式よシ次
のようになる。

（６）式よ＃）ｄｖ／ｄｔ耐量に、と動的阻止電圧Ｖｈ
ｔｒとの関係曲線を求めると第４図に示すような特性に
なる。同図の特性は横軸に動的阻止電圧■ム訂ヲ、縦軸
にｄ　ｖ　／　ｄ　を耐量に、をそれぞれ示し、パラメ
ータとして第２接合静電答ｔ　（０１ｔ〉Ｃ口’＞ＣＪ
！’　　）ｒ変えたものである。この特性の傾向は実測
結果と良く一致する。

いま、サイリスタ１のに、−Ｖムｘｙ特性が、第４図に
示すＣＪｔ　ｓ　ｃｊｔ　’　＋　ｃｊｔ　’　　の特
性素子であるとした場合、従来の雑音耐量測定方法はラ
ンプ電圧ＶＡの波高値■ムチを■ムチ◎　（たと光ばＶ
ＡＴ（１＝２００Ｖ）一定、即ち、動的阻止電圧ＶＡＫ
Ｆ　ｆ一定とし、電圧上昇率Ｋを徐々に大きくして行き
サイリスタが誤点弧するときの上昇率に’に読み取るも
のでるる（第４図の○印）。この方法によると、ｃＪ、
ｏ素子のｄｖ／ｄｔ耐量はに、となシ、Ｃ１，′　の素
子のｄｖ／ｄｔ耐量はに！と評価できる。ここでランプ
関数電圧発生回路の上昇率発生限界１３０００Ｖ／μＳ
とした場合、第４図に示す位置関係にあればＣ１，′の
素子のｄ　ｖ　／　ｄ　を耐量は３０００Ｖ／μＳ以上
と評価されるが、Ｃ，！＃の素子のｄｖ／ｄｔ耐量も同
様に３０００Ｖ／μＳ以上と評価され、ＣＪ　ｔ’とＣ
Ｊｚ’　　の素子の耐雑音性能の比較評価が不可症にな
る。また％ＣＪ！’素子の特性のように波高値■ム↑。

付近でｄｖ／ｄｔ耐童Ｋｏが急激に変化する素子におい
ては測定精度が低下する。

これに対し本発明による雑音耐量の測定は、うにしラン
プ関数電圧の波高値■ム！を徐々に増大して誤点弧する
ときの波高値、即ち動的阻止電圧■ムｔｒで評価を行う
ものである。

すなわち、第４図に示した被測定素子ＣＪ！＊ぞれＶａ
ｇｒｌ　、　Ｖｈｘｒｌ　　及びＶｈ区ｙｓとなシ、評
価可能になる。また、ＫＭが少々ずれてもＶムＫ　Ｉ　
＃　ＶＡＮ！＋Ｖｈｘ＠は、従来に比べて変動が少なく
、測定精度が向上する。

このときのランプ関数電圧の電圧波形は、第５図に示す
ようにランプ関数電圧ＶＡの電圧上昇率Ｉｎ一定にし、
波高値■ム！を低圧ＶＡＴＩからＶｈｒ２アノードＡ・
カノードに間電圧■ム区が図の破線に示すよう低下する
ため、その電圧を検出することによシ波高値■ムチ、？
測定し動的阻止電圧Ｖｈｔｙ＝Ｖｉガと評価する。

ば、ｖＡｒｒ〉■ムＴＱ　として、規定値に合格してい
るか、否かを評価しても良い。

このようなランプ関数電圧によりｄｖ／ｄｔ耐量の高い
（例えは、３０００Ｖ／μＳ以上）半導体スイッチにお
いても雑音耐量を精度よく測定することができる。

第６図は本発明によるランプ関数電圧発生回路の１実施
例を示す。

同図の回路は、積分回路１０、定電流パルス発生回Ｗ５
２０、出力バッファ回路３０、階段波電圧発生回路４０
およびこれらの制御回路部５０より構成され、積分回路
１０に定電流パルス発生回路２０からの定電流パルスＩ
ｐ′（ｆ−流してランプ関数電圧を発生し、そのランプ
関数電圧の波高＋［ｔ−電圧階段波発生回路４０によシ
制御するものである。

以下各部の回路及び動作について詳細に説明する。

積分回路ｌＯは、コンデンサ（Ｃ）１１及びトランジス
タ１２よりｍ成され、コンデンサ１１には定電流パルス
ＩＰが流れ、その積分電圧？利用してランプ関数電圧を
発生する。積分回路の動作タイムシーケンスを第７図に
示す。このときのコンデンサ１１の充電電圧ＶＣは定電
流パルス１？の定電流値ｋ　Ｉ　ｏとすれば次式で表わ
される。

すなわち、充ｔ′＃Ｌ圧ｖ（の電圧上昇率には次のよう
になる。

また、トランジスタ１２は、コンデンサ１１に光電され
た電荷を放電させるために挿入したものでスイッチＳｗ
ｌの役割をするものでるる。

スイッチ８ｗｌは、制御回路５０からのクロックパルス
ＣＰが１Ｈ”レベルのときＯＮＬ、＠Ｌ＃レベルのとき
ＯＦＦする。また定電流パルスＩｐはスイッチＢｗｌが
ＯＦＦのときのみ定電流工。が流れるが、積分電圧ｖ（
は（８）式の電圧上昇″＄Ｋによシ増加し、電圧ＶＭに
達すると後述する階段波電圧発生回路４０によ、９、足
電流ノ（ルスＩＦの電流Ｉ０は流れなくなるように構成
されている。したがって、コンデンサ１１の端子充電電
圧ｖ（は一定電圧上昇率によシ増加し、波筒値ＶＭのラ
ンプ関数電圧が発生される。

定電流パルス発生回路２０は、第６図に示すよ定電流回
路部６０はトランジスタ６１のエミッタに接続石れた抵
抗（Ｒ）６２の端子間に一定電圧を加えることによシ定
電流工。全発生する。

スイッチ回路部７０は、トランジスタ７１のＯＮ、ＯＦ
Ｆ動作によシスイッチ機能（Ｓｖ、＊　）　ｋする。ト
ランジスタ７２及び７３４’ｉクロツｌ　／＜　ルスｃ
ｐによってトランラスタ７１ｋＯＮ、ＯＦＦさせるため
のレベル変換駆動用トランジスタでろる。なお、７４〜
７７はこれらの動作抵抗でるる。

いま、クロックパルスＣＰが１Ｈ＃レベルにるる場合に
は、トランジスタ７２及び７３がＯＮになシスイッチＳ
ｖｌ用トランジスタ７１はＯＦＦし、クロックパルスＣ
Ｐが＠Ｌ”レベルのときにはトランジスタ７１はＯＮさ
れる。

定電流制御信号回路部８０は可変抵抗８１及びトランジ
スタ８２よシ構成される。可変抵抗８１は電源電圧ｖｃ
ｃｔ−分割し、基準点Ｍよシ制御電圧Ｖｓｋ発生させる
もので、トランジスタ８２はそのエミツタフオローア回
路でらる。

すなわち、定電流パルス発生回路２０は、スイッチＳｗ
！用トランジスタ７１がクロックパルスＣＰ（＠Ｌ”）
によりＯＮＬ、ている場合には抵抗Ｒ６２の端子間に一
定電圧Ｖｍが加えられ、トランジスタ６１のコレクタ端
子よシ次式で表わされる定電流１゜が発生される。

・・・・・・・・・・・・（９） ただし、ｈｎはトランジスタ６１の直流電流増＠率、Ｖ
ｍｔｌ及びｖ■、はトランジスタ６１及び８２のベース
・エミッタ間電圧である。

（９）式かられかるように定電施工。は可変抵抗８１の
調整によシ得られる制御眠圧Ｖ３によって任意の値に設
定することができる。

なお、定電流回路６０はトランジスタ６１０ペースが階
段波電圧発生回路４０の出力電圧ｖＭ端子に接続されて
いるためトランジスタ６１のコレクタ電位がＶｗ以上な
ると定電施工。は流れない。

このようなことから定電流１０によシコンデンサ１１（
Ｃ）の充電電圧ＶＣの波高値はＶＭになることがわかる
。

一方、スイッチ８ｗ２用トランジスタ７１がクロックパ
ルスＣＰ（＠Ｈ”）によシＯＦＦしている場合には抵抗
ｆ’ｔ６２の端子間に電圧が印加されないため定電流回
路６０の出力電流Ｉｐは零になる。

このようにして第７図に示した定電流パルスＩｐが発生
される。

階段波電圧発生回路４０は、第６図に示すようにＤ／Ａ
変換回路４１、増幅器４２及びバッファー用トランジス
タ４３よシ構成される。抵抗４４及び４５は増幅器４２
０人カ抵抗及び帰還抵抗で増幅率を設定するものである
。同図の回路は、Ｄ／Ａ変換回路４１の入力ディジタル
量に応じて出力されるアナログ量を増幅器４２にょシ増
幅し、バッファートランジスタ４３全通し出方するモ（
２）である。

ココで、Ｄ／Ａ変換回路４１の入力ディジタル量を１つ
ずつ増加することにょシ第８図に示すようにトランジス
タ４３の出方（エミッタ端子）がら階段波電圧ＹＭが得
られる。

制御回路５０は、クロックパルス発生回路５１及びカウ
ンタ回路５２よシ構成される。クロックパルスＣＰによ
って積分回路１ｏのトランジスタ１２及びスイッチ回路
７ｏのトランジスタ７２ｔ−制御する。

カウンタ回路５２は、Ｄ／Ａ変換回路４１０入　　　　
　　［。

力デイジタル量を制御するための回路でクロックパルス
ＣＰを計数しディジタル量金発生させている。すなわち
、クロックパルスＣＰ全１パルス計算するごとにより階
段波電圧ＶＭの波高値ＶＭは１段ずつ増加するように制
御される。

なお、クロックパルスＣＰ’に複数個計算するごとに、
Ｖｍ？１段ずつ増加させても良く、さらには、カウンタ
回路５２ではなく、外部の他の手段によって任意に、Ｖ
ｗｆ増減嘔せても良い。

出力バッファ回路３０はトランジスタ３１によりエミッ
タフォロアー回路を構成したもので、コンデンサ１１の
充電電圧Ｖｃｔ電力増幅するものでろる。なお、抵抗３
２は負荷抵抗でるる。

以上説明した回路構成によシ第８図に示すランプ関数電
圧Ｖｈｋ発生することができる。すなわち、ランプ関数
電圧Ｖムの電圧上昇率Ｋ　（（８）　、　（９）式よシ
設定される値）が一定で、その波高値ＶＡＴはクロック
パルス毎に上昇するラン／関数電圧Ｖｈ’ｆｒ得ること
ができる。波高値ＶＡ？の最高値は階段波電圧発生回路
４０の電源電圧■１によシきまり、階段波段数はカウン
タ回路５２及びＤ／Ａ変換回路４１０ビット数により定
められる。

なお、第６図に示した実施例においては、階段波電圧Ｖ
Ｍの波高値ＶＭが階段的に増加し最大値（カウンタ回路
５２の内容が最大ビット数に達したとき）になると再び
、零から階段的に増加を繰り返しせるものでロシ、それ
にしたがってランプ；々！塘ｈイー１ 関数電圧Ｖムの井達髪呑Ｖム丁が零から最大値まで繰り
返し動作が行なわれる構成である。これに対して一回の
繰シ返し動作のみを必要とする場合には、カウンタ回路
５２の内容が最大になったときクロックパルス発生回路
５１のクロックパルスＣＰの発生を停止することによシ
可能となる。

また、第６図の実施回路によシ動的阻止電圧ＶＡＩＣＦ
を自動測定する場合には、被測定素子の誤点弧動作によ
る電流を検出し、その信号によりクロックパルスＣＰの
発生を停止する回路全付加することによシ可能となる。

この場合動的阻止電圧ＶＡＫＦは階段波電圧発生回路４
０の出力ｖＨの波高値Ｖｍｉ測定することによシ求める
ことができるが、カウンタ回路５２の内容を求めること
によっても相対的に動的阻止電圧Ｖム！ｒを知ることが
可能である。

さらに、第６図の実施例においては、ＰＮＰＮサイリス
タの正の雑音耐量を測定するための正方向ランプ関数電
圧発生回路であるが、負の雑音耐量を測定する場合には
負方向ランプ関数電圧発生回路が必要である。これらの
場合には積分回路１０のコンデンサ１１に負の足′（半
回路６０によりでき、回路構成としては第６図の構成と
同じである。

このように第６図に示す実施例によるランプ関数電圧発
生回路は、任意の電圧上昇率に＝ｉ一定値に設定でき、
自動的に波高値ＶＡｔｅ変化させながら発生できるので
被測定素子の動的防止電圧を簡単かつＡ？［で測定でき
る。

同、本発明の実施例に於いては、被測定素子としてサイ
リスタ金側にとって説明したが、これに限らず、トラン
ジスタ、ＧＴＯ等、一般の少なくとも２つのｐｎ接合を
有する半導体スイッチにも本発明は適用できる。

以上述べた様に、本発明によれば、雑音耐量を精度良く
測定することができる半導体スイッチの雑音耐量測定方
法及び装置會得ることができる。

【図面の簡単な説明】

第１図は、従来例であるサイリスタの雑音耐量を測定す
る回路、第２図は、第１図の測定波形を示す図、第３図
は、サイリスタの等価回路、第４図は、その雑音耐量特
性の１例、第５図は、本発明による雑音耐量測定方法に
よる電圧波形の１実施例、第６図は１１本発明による具
体的な測定回路の１実施例、第７図、第８図は、第６同
音説明するための動作タイムシーケンスである。 １０・・・積分回路、２０・・・定電流パルス発生回路
、３０・・・出力バッファ回路、４０・・・階段波電圧
発生′Ｍ　１　図 輩　２　凹 ＶｍＦｔ　　ＶＲｃｌｚ　Ｖｇｒ３

Claims (1)

1. 【特許請求の範囲】 印加し、上記半導体スイッチ轟弧するときの上記ランプ
   関数電圧の波高値ｔもって上記半導体スイッチの雑音耐
   量全測定することを特徴とする半チの両生端子間に、上
   記ランプ関数電圧を印加し、上記波高値ｔ−順次大きく
   して、上記半導体スイッチ４弧するときの上記ランプ関
   数電圧の波高値をもって上記半導体スイッチの雑音耐量
   を測定することｔ−特徴とする半導体スイッチの雑音耐
   量測定方法。 ３、ＯＮ、ＯＦＦの２状態を有するクロックパルスを発
   生する制御回路と、上記クロックパルスに基づいて順次
   変化する波高値を有する階段波電圧を発生する階段波電
   圧発生回路と、上記クロックパルスに基づいて積分回路
   の入力端子間の電圧の波高値が上記階段波電圧の波高値
   と等しくなるまで定電流パルスを発生する定電流パルス
   発生回路増幅するバッファ回路と、上記バッフ７回路の
   出力を、少なくとも２つのｐｎ接合を有する半導体スイ
   ッチの両生端子間に印加し、上記バッファ回を 路の出力電圧の波高値の測定する手段とを備えることを
   特徴とする半導体スイッチの雑音耐量測定装置。 ４、％許請求の範囲第１項、第２項または第３項に於い
   て、少なくとも２つのｐｎ接合を有する半導体スイッチ
   はサイリスタであることを特徴とする半導体スイッチの
   雑音耐量測定方法及び装置。