JPH1192300A - Production of semiconductor substrate - Google Patents
Production of semiconductor substrateInfo
- Publication number
- JPH1192300A JPH1192300A JP25457797A JP25457797A JPH1192300A JP H1192300 A JPH1192300 A JP H1192300A JP 25457797 A JP25457797 A JP 25457797A JP 25457797 A JP25457797 A JP 25457797A JP H1192300 A JPH1192300 A JP H1192300A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- single crystal
- silicon single
- crystal ingot
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、半導体基板の製
造方法に係り、特に、引き上げ法(CZ法)や磁場印加
引き上げ法(MCZ法)により作製されたシリコン単結
晶から加工され、LSI等の半導体装置に用いられる半
導体基板を製造する半導体基板の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor substrate, and more particularly to a method of processing a silicon single crystal manufactured by a pulling method (CZ method) or a magnetic field application pulling method (MCZ method), such as an LSI. The present invention relates to a method for manufacturing a semiconductor substrate for manufacturing a semiconductor substrate used for a semiconductor device.
【0002】[0002]
【従来の技術】LSI等の半導体装置は、基本的特性と
して、PN接合においてリーク電流が少ないことやMO
Sトランジスタのゲート酸化膜に対する信頼性が高いこ
とが要求される。これらの特性を劣化させる原因の1つ
として、通常の引き上げ法(CZ(Czochralski method)
法)やシリコン融液の対流を抑制するために磁場を印加
しながらシリコン単結晶を引き上げる磁場印加引き上げ
法(MCZ(magnetic field applied Czochralski meth
od)法)によりシリコン単結晶を作製し、そのシリコン
単結晶を加工して半導体基板を製造する工程や得られた
半導体基板上に半導体装置を製造する工程において、半
導体基板や半導体装置に重金属汚染元素等の汚染不純物
が混入してしまうことが挙げられる。このような汚染不
純物を半導体装置の動作領域から除去又は捕獲する技術
として、従来からゲッタリング技術がある。このゲッタ
リング技術の中で最も広く利用されているものの1つと
して、半導体基板自体にゲッタリング能力を持たせるイ
ントリンシックゲッタリング法(IG(intrinsic inter
nal gettering)法)がある。CZ法やMCZ法により作
製されたシリコン単結晶を加工して得られた半導体基板
には、原料のシリコン融液を貯える石英るつぼから溶け
出した酸素が不純物として混入されているが、IG法で
はこの酸素が析出することにより形成された結晶欠陥に
上記汚染不純物がゲッタリングされる。2. Description of the Related Art A semiconductor device such as an LSI has as its basic characteristics that a PN junction has a small leak current and an MO.
It is required that the reliability of the gate oxide film of the S transistor be high. One of the causes of deteriorating these characteristics is a normal pulling method (CZ (Czochralski method)).
Magnetic field applied Czochralski method (MCZ), which pulls up a silicon single crystal while applying a magnetic field to suppress convection of silicon melt.
od) method, in the process of manufacturing a semiconductor substrate by manufacturing a silicon single crystal and processing the silicon single crystal and the process of manufacturing a semiconductor device on the obtained semiconductor substrate, heavy metal contamination on the semiconductor substrate and the semiconductor device. Contamination impurities such as elements may be mixed. As a technique for removing or capturing such a contaminant impurity from an operation region of a semiconductor device, there is a gettering technique. One of the most widely used gettering technologies is an intrinsic gettering method (IG (intrinsic inter-
nal gettering) method). In a semiconductor substrate obtained by processing a silicon single crystal manufactured by the CZ method or the MCZ method, oxygen dissolved from a quartz crucible storing a silicon melt as a raw material is mixed in as an impurity. The contaminant impurities are gettered by crystal defects formed by the precipitation of oxygen.
【0003】しかし、この酸素析出による結晶欠陥が半
導体基板表層に存在するとかえって半導体装置の特性を
劣化させてしまう。そこで、このような問題を解決する
方法として、例えば、H. Tsuya, K. Ogawa, F. Shimur
a, Jpn. J. Appl. Phys. 20, L31 (1981).に開示された
方法がある。この方法では、半導体基板表層に無欠陥層
を、半導体基板内部にはIG法により汚染不純物をゲッ
タリングするのための欠陥領域を形成する。まず、シリ
コン単結晶を加工して得られたシリコン基板を1150
゜C〜1200゜Cの範囲で熱処理し、シリコン基板表
層の酸素析出核を溶融分解して酸素を外方拡散させるこ
とにより、シリコン基板表層の酸素濃度を低減し、シリ
コン基板表層に無欠陥層を形成する。また、この工程で
は、CZ法やMCZ法によるシリコン単結晶の製造工程
で不均一に生じた酸素析出核及び析出物が溶解する。そ
の後、シリコン基板を500゜C〜800゜Cの範囲で
熱処理することにより、シリコン基板内部に新たに酸素
析出核及び析出物を形成して半導体基板を製造する。こ
の時、半導体基板表層では、前述した1150゜C〜1
200゜Cの範囲での熱処理によって酸素濃度が十分低
くなっているので、新たに酸素析出核及び析出物が形成
されず、無欠陥層は保たれたままである。However, if crystal defects due to the oxygen precipitation exist in the surface layer of the semiconductor substrate, the characteristics of the semiconductor device will be degraded. Therefore, as a method for solving such a problem, for example, H. Tsuya, K. Ogawa, F. Shimur
a, Jpn. J. Appl. Phys. 20, L31 (1981). In this method, a defect-free layer is formed on a surface layer of a semiconductor substrate, and a defect region for gettering a contamination impurity is formed inside the semiconductor substrate by an IG method. First, a silicon substrate obtained by processing a silicon single crystal was 1150
Heat treatment in the range of 範 囲 C to 1200 ° C. to melt and decompose oxygen precipitate nuclei on the surface layer of the silicon substrate to diffuse oxygen outward, thereby reducing the oxygen concentration in the surface layer of the silicon substrate; To form In this step, oxygen precipitate nuclei and precipitates which are non-uniformly generated in the step of manufacturing a silicon single crystal by the CZ method or the MCZ method are dissolved. Thereafter, the silicon substrate is heat-treated at a temperature in the range of 500 ° C. to 800 ° C. to newly form oxygen precipitation nuclei and precipitates inside the silicon substrate, thereby manufacturing a semiconductor substrate. At this time, the above-mentioned 1150 ° C. to 1
Since the oxygen concentration has been sufficiently reduced by the heat treatment in the range of 200 ° C., no new oxygen precipitation nuclei and precipitates are formed, and the defect-free layer is maintained.
【0004】以上説明した、その表層に無欠陥層が、そ
の内部にゲッタリングのための欠陥領域が形成された構
造を有する半導体基板の製造方法の1つとして、無欠陥
層の結晶品質をより高めるために、例えば、特開昭63
−227026号公報に開示された、CZ法やMCZ法
によって作製されたシリコン単結晶を加工して得られた
シリコン基板表面に無欠陥層としてエピタキシャル層を
形成したエピタキシャル基板を使用する方法がある。こ
のエピタキシャル基板は、炭素濃度が7〜10ppm、
酸素濃度が30ppmのシリコン基板上に、膜厚10μ
m〜15μmのエピタキシャル層が形成されてなる。炭
素は、析出核となって酸素析出の効果を助長する役割を
果たす。まず、第1の工程として、上記エピタキシャル
基板を750゜Cで3時間熱処理することにより、エピ
タキシャル基板内部に酸素析出核及び析出物が形成され
る。次に、第2の工程として、右エピタキシャル基板の
温度を750゜Cから1000゜Cまで上昇させた後、
4時間熱処理することにより、半導体基板を製造する。
第2の工程では、上記第1の工程でエピタキシャル基板
内部に形成された酸素析出核及び析出物がより成長し、
安定する。以上の方法により、従来無欠陥層を形成する
ために行っていた1150゜C〜1200゜Cの範囲で
の熱処理を省略できると共に、半導体装置の動作領域
は、従来の無欠陥層より結晶品質のよいエピタキシャル
層とすることができる。As one of the methods of manufacturing a semiconductor substrate having a structure in which a defect-free layer is formed on the surface thereof and a defect region for gettering is formed therein, the crystal quality of the defect-free layer is improved. In order to increase the quality, see, for example,
No. 2,270,26 discloses a method using an epitaxial substrate in which an epitaxial layer is formed as a defect-free layer on the surface of a silicon substrate obtained by processing a silicon single crystal produced by a CZ method or an MCZ method. This epitaxial substrate has a carbon concentration of 7 to 10 ppm,
On a silicon substrate having an oxygen concentration of 30 ppm, a film thickness of 10 μm
An epitaxial layer of m to 15 μm is formed. Carbon serves as a precipitation nucleus to promote the effect of oxygen precipitation. First, as a first step, the above-mentioned epitaxial substrate is heat-treated at 750 ° C. for 3 hours, so that oxygen precipitate nuclei and precipitates are formed inside the epitaxial substrate. Next, as a second step, after raising the temperature of the right epitaxial substrate from 750 ° C. to 1000 ° C.,
The semiconductor substrate is manufactured by performing the heat treatment for 4 hours.
In the second step, oxygen precipitate nuclei and precipitates formed inside the epitaxial substrate in the first step further grow,
Stabilize. By the above method, the heat treatment in the range of 1150 ° C. to 1200 ° C., which has been conventionally performed to form the defect-free layer, can be omitted, and the operation region of the semiconductor device can have a higher crystal quality than the conventional defect-free layer. It can be a good epitaxial layer.
【0005】[0005]
【発明が解決しようとする課題】ところで、上記特開昭
63−227026号公報に開示された従来の半導体基
板の製造方法においては、エピタキシャル層形成後に酸
素析出核及び析出物の形成及び成長のための熱処理が行
われるので、その工程における歩留まりの善し悪しがコ
ストアップに与える影響は大きい。However, in the conventional method of manufacturing a semiconductor substrate disclosed in Japanese Patent Application Laid-Open No. 63-227026, the formation and growth of oxygen precipitate nuclei and precipitates after the formation of an epitaxial layer are not performed. Since the heat treatment is performed, the effect of the yield on the process in the process greatly affects the cost.
【0006】また、エピタキシャル層を形成するための
反応炉ではCl系のガスを使用するため、このCl系の
ガスがステンレス製のガス配管を腐食することにより、
その腐食したガス配管から飛散したMoやFe等が、エ
ピタキシャル層形成過程において、汚染不純物として半
導体基板のバンドギャップ中に深い準位を形成し、半導
体装置の特性を劣化させてしまう。そこで、このMoや
Fe等の汚染不純物をゲッタリングする必要があるが、
上記公報に開示された従来の半導体基板の製造方法にお
いては、エピタキシャル層形成時には、汚染不純物をゲ
ッタリングするためのゲッタサイトである酸素析出核は
形成されないため、右エピタキシャル層形成過程で混入
する汚染不純物に対するゲッタリング能力はないという
欠点がある。[0006] Further, since a Cl-based gas is used in a reactor for forming an epitaxial layer, the Cl-based gas corrodes a stainless steel gas pipe.
Mo, Fe, or the like scattered from the corroded gas pipe forms a deep level as a contaminant in the band gap of the semiconductor substrate in the process of forming the epitaxial layer, thereby deteriorating the characteristics of the semiconductor device. Therefore, it is necessary to getter contaminant impurities such as Mo and Fe.
In the conventional method for manufacturing a semiconductor substrate disclosed in the above publication, oxygen precipitation nuclei, which are getter sites for gettering contaminant impurities, are not formed during epitaxial layer formation. There is a drawback that there is no gettering ability for impurities.
【0007】近年の半導体装置の集積化に伴い、チップ
面積は、ますます増大する傾向にある。このため、半導
体装置の生産性を向上させるために、シリコン基板はま
すます大口径化されている。このシリコン基板の大口径
化に伴い、シリコン基板上に形成されるエピタキシャル
層の厚さ及び抵抗の面内における均一性を確保するため
に、枚葉型の反応炉でシリコン基板上にエピタキシャル
層を形成するのが一般的になっている。枚葉型の反応炉
においてはランプでシリコン基板を加熱するため、シリ
コン基板は急速に加熱され、急速に冷却されることにな
る。この結果、シリコン基板上にエピタキシャル層を形
成して得られたエピタキシャル基板においては、酸素析
出核及び析出物が非常に少なくなってしまうという問題
があった。これは以下に示す原因によるものと考えられ
る。すなわち、シリコン基板内部に過飽和に存在する酸
素は、熱処理により凝集し成長するが、この成長が安定
して進行するか否かは酸素析出核及び析出物が熱処理の
温度での臨界核を超えるか否かに関係する。この臨界核
は温度が高いほど大きいが、シリコン基板が急速に加熱
されると、低温においてサイズの小さい酸素析出核及び
析出物が十分に成長する時間がないため、エピタキシャ
ル層形成後の酸素析出核及び析出物の密度がほとんど熱
処理の最高温度で決定されてしまうためと考えられる。[0007] With the recent integration of semiconductor devices, the chip area tends to increase more and more. For this reason, in order to improve the productivity of semiconductor devices, silicon substrates have been increasingly larger in diameter. With the increase in diameter of the silicon substrate, the epitaxial layer formed on the silicon substrate is deposited on the silicon substrate in a single-wafer-type reactor in order to secure uniformity in the plane of the thickness and resistance of the epitaxial layer formed on the silicon substrate. It is common to form. In a single-wafer reaction furnace, a silicon substrate is heated by a lamp, so that the silicon substrate is rapidly heated and rapidly cooled. As a result, in an epitaxial substrate obtained by forming an epitaxial layer on a silicon substrate, there is a problem that oxygen precipitation nuclei and precipitates are extremely reduced. This is considered to be due to the following reasons. That is, supersaturated oxygen present inside the silicon substrate aggregates and grows by heat treatment, and whether this growth proceeds stably depends on whether oxygen precipitate nuclei and precipitates exceed critical nuclei at the heat treatment temperature. Or not. This critical nucleus is larger as the temperature is higher, but when the silicon substrate is rapidly heated, there is no time for the small-sized oxygen precipitate nuclei and precipitates to grow sufficiently at low temperatures, so the oxygen precipitate nuclei after the epitaxial layer is formed. It is considered that the density of the precipitates is almost determined by the maximum temperature of the heat treatment.
【0008】従って、半導体基板の酸素析出核及び析出
物の密度をゲッタリングに必要なだけ得ようとすると、
エピタキシャル基板に対して行う酸素析出核及び析出物
の形成及び成長のための熱処理の時間をより長くする必
要があり、これがコストアップの要因となってしまう。
さらに、熱処理時間を長くし過ぎて酸素析出核及び析出
物が形成及び成長が過度になされると、エピタキシャル
層の結晶品質を劣化させてしまう(例えば、転位(スリ
ップ)等)。特に、エピタキシャル層の膜厚が薄い場合
には、結晶品質の劣化が顕著になってしまう。[0008] Therefore, in order to obtain the density of oxygen precipitate nuclei and precipitates of the semiconductor substrate as required for gettering,
It is necessary to make the heat treatment time for forming and growing oxygen precipitate nuclei and precipitates on the epitaxial substrate longer, which causes a cost increase.
Further, if the heat treatment time is too long, and the oxygen precipitation nuclei and precipitates are excessively formed and grown, the crystal quality of the epitaxial layer is deteriorated (for example, dislocation (slip) or the like). In particular, when the thickness of the epitaxial layer is small, the crystal quality is significantly deteriorated.
【0009】この発明は、上述の事情に鑑みてなされた
もので、半導体基板や半導体装置の製造工程中に半導体
基板や半導体装置に混入される汚染不純物を効率的に除
去又は捕獲できると共に、シリコン基板表面に無欠陥層
として形成されるエピタキシャル層が薄い場合にも適用
できる半導体基板の製造方法を提供することを目的とし
ている。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned circumstances, and it is possible to efficiently remove or capture contaminant impurities mixed in a semiconductor substrate or a semiconductor device during a manufacturing process of the semiconductor substrate or the semiconductor device, and to reduce the amount of silicon. It is an object of the present invention to provide a method of manufacturing a semiconductor substrate which can be applied even when an epitaxial layer formed as a defect-free layer on a substrate surface is thin.
【0010】[0010]
【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明に係る半導体基板の製造方法
は、石英るつぼに貯えられたシリコン融液から引き上げ
法又は磁場印加引き上げ法により引き上げ途中のシリコ
ン単結晶インゴットを上記シリコン融液から切り離した
後、上記シリコン単結晶インゴットの温度を1200゜
C以上から600゜C以下まで急冷する第1の工程と、
上記第1の工程で作製されたシリコン単結晶インゴット
からその内部に発生した空孔を過剰に含有する領域のみ
を取り出し、ウェハに加工する第2の工程と、上記ウェ
ハ上にエピタキシャル層を形成して半導体基板を製造す
る第3の工程とからなることを特徴としている。In order to solve the above problems, a method of manufacturing a semiconductor substrate according to the present invention is provided by a pulling method or a magnetic field applying pulling method from a silicon melt stored in a quartz crucible. A first step of rapidly cooling the temperature of the silicon single crystal ingot from 1200 ° C. or higher to 600 ° C. or lower after separating the silicon single crystal ingot being pulled from the silicon melt;
A second step of extracting only a region containing excessive vacancies generated therein from the silicon single crystal ingot produced in the first step and processing it into a wafer; and forming an epitaxial layer on the wafer. And a third step of manufacturing a semiconductor substrate.
【0011】請求項2記載の発明に係る半導体基板の製
造方法は、石英るつぼに貯えられたシリコン融液から引
き上げ法又は磁場印加引き上げ法によりシリコン単結晶
インゴットを引き上げた後、再び1200゜C以上に加
熱し、その後上記シリコン単結晶インゴットの温度を6
00゜C以下まで急冷する第1の工程と、上記第1の工
程で作製されたシリコン単結晶インゴットからその内部
に発生した空孔を過剰に含有する領域のみを取り出し、
ウェハに加工する第2の工程と、上記ウェハ上にエピタ
キシャル層を形成して半導体基板を製造する第3の工程
とからなることを特徴としている。According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor substrate, comprising: pulling a silicon single crystal ingot from a silicon melt stored in a quartz crucible by a pulling method or a magnetic field applying pulling method, and then again at 1200 ° C. And then raise the temperature of the silicon single crystal ingot to 6
A first step of quenching to not more than 00 ° C., and taking out only a region containing excessive vacancies generated therein from the silicon single crystal ingot produced in the first step,
The method is characterized by comprising a second step of processing into a wafer and a third step of forming an epitaxial layer on the wafer to manufacture a semiconductor substrate.
【0012】請求項3記載の発明に係る半導体基板の製
造方法は、石英るつぼに貯えられたシリコン融液から引
き上げ法又は磁場印加引き上げ法によりシリコン単結晶
インゴットを引き上げた後、上記シリコン単結晶インゴ
ットを、所定の大きさの複数のブロックに分断し、上記
複数のブロックの温度をそれぞれ1200゜C以上に加
熱した後600゜C以下まで急冷する第1の工程と、上
記第1の工程で作製された上記シリコン単結晶インゴッ
トからその内部に発生した空孔を過剰に含有する領域の
みを取り出し、ウェハに加工する第2の工程と、上記ウ
ェハ上にエピタキシャル層を形成して半導体基板を製造
する第3の工程とからなることを特徴としている。According to a third aspect of the present invention, in the method of manufacturing a semiconductor substrate, the silicon single crystal ingot is pulled up from a silicon melt stored in a quartz crucible by a pulling method or a magnetic field application pulling method. Is divided into a plurality of blocks of a predetermined size, and the plurality of blocks are heated at a temperature of 1200 ° C. or more, respectively, and then quenched to 600 ° C. or less; A second step of extracting only a region containing excessive vacancies generated therein from the silicon single crystal ingot thus processed and processing it into a wafer, and forming an epitaxial layer on the wafer to manufacture a semiconductor substrate And a third step.
【0013】また、請求項4記載の発明は、請求項1乃
至3のいずれか1に記載の半導体基板の製造方法に係
り、上記第1の工程の後に、上記シリコン単結晶インゴ
ット又は上記複数のブロックの温度を400゜C〜60
0゜Cの範囲で一定時間保持又は600゜Cから400
゜Cまで除冷する第4の工程を行うことを特徴としてい
る。According to a fourth aspect of the present invention, there is provided the method of manufacturing a semiconductor substrate according to any one of the first to third aspects, wherein after the first step, the silicon single crystal ingot or the plurality of silicon single crystal ingots is provided. The temperature of the block should be between 400 ° C and 60 ° C.
Hold for a certain time in the range of 0 ° C or 400 ° C to 400 ° C
The method is characterized in that a fourth step of cooling to ま で C is performed.
【0014】請求項5記載の発明は、請求項1乃至4の
いずれか1に記載の半導体基板の製造方法に係り、上記
第2の工程の後に、上記ウェハに対して500゜C〜8
00゜Cの範囲で熱処理を行う第5の工程を行うことを
特徴としている。According to a fifth aspect of the present invention, there is provided the method of manufacturing a semiconductor substrate according to any one of the first to fourth aspects, wherein after the second step, the wafer is subjected to a temperature of 500 ° C. to 8 ° C.
A fifth step of performing heat treatment in the range of 00 ° C. is performed.
【0015】請求項6記載の発明は、請求項1乃至4の
いずれか1に記載の半導体基板の製造方法に係り、上記
第2の工程の後に、上記ウェハの裏面に所定膜厚のポリ
シリコン層を形成する第6の工程を行うことを特徴とし
ている。According to a sixth aspect of the present invention, there is provided the method of manufacturing a semiconductor substrate according to any one of the first to fourth aspects, wherein after the second step, a polysilicon film having a predetermined thickness is formed on the back surface of the wafer. A sixth step of forming a layer is performed.
【0016】請求項7記載の発明は、請求項1乃至6の
いずれか1に記載の半導体基板の製造方法に係り、上記
半導体基板中の酸素濃度は、16ppm〜35ppmで
あることを特徴としている。According to a seventh aspect of the present invention, there is provided the method of manufacturing a semiconductor substrate according to any one of the first to sixth aspects, wherein the oxygen concentration in the semiconductor substrate is 16 ppm to 35 ppm. .
【0017】請求項8記載の発明は、請求項1乃至7の
いずれか1に記載の半導体基板の製造方法に係り、上記
第1の工程において、上記シリコン融液に炭素を添加
し、上記半導体基板中の炭素濃度を0.5ppm〜15
ppmとすることを特徴としている。The invention according to claim 8 relates to the method for manufacturing a semiconductor substrate according to any one of claims 1 to 7, wherein in the first step, carbon is added to the silicon melt, and 0.5 to 15 ppm of carbon concentration in the substrate
ppm.
【0018】[0018]
【作用】この発明の構成の半導体基板の製造方法によれ
ば、引き上げ法又は磁場印加引き上げ法により作製され
たシリコン単結晶インゴット又ブロックの温度を120
0゜C以上から600゜C以下まで急冷した後、そのシ
リコン単結晶インゴット又はブロックからその内部に発
生した空孔を過剰に含有する領域のみを取り出してウェ
ハに加工し、そのウェハ上にエピタキシャル層を形成し
て半導体基板としている。これにより、半導体基板や半
導体装置の製造工程中に半導体基板や半導体装置に混入
される汚染不純物を効率的に除去又は捕獲できると共
に、ウェハ表面に無欠陥層として形成されるエピタキシ
ャル層が薄い場合にも結晶品質を損なうことがないので
適用できる。従って、歩留まりが向上するなど、生産性
が向上する。According to the method of manufacturing a semiconductor substrate having the structure of the present invention, the temperature of a silicon single crystal ingot or a block manufactured by a pulling method or a magnetic field applying pulling method is set to 120 ° C.
After quenching from 0 ° C. or higher to 600 ° C. or lower, only a region containing excess vacancies generated in the silicon single crystal ingot or block is taken out and processed into a wafer, and an epitaxial layer is formed on the wafer. To form a semiconductor substrate. This makes it possible to efficiently remove or capture contaminant impurities mixed into the semiconductor substrate or the semiconductor device during the manufacturing process of the semiconductor substrate or the semiconductor device, and to reduce the thickness of the epitaxial layer formed as a defect-free layer on the wafer surface. Can be applied because the crystal quality is not impaired. Therefore, productivity is improved, for example, the yield is improved.
【0019】[0019]
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 A.第1の実施例 図1は、この発明の第1の実施例である半導体基板の製
造方法を示す工程図である。以下、順を追ってその製造
工程を説明する。まず、図1(a)に示すように、石英
るつぼ(成長炉)1に貯えられたシリコン融液2からC
Z法又はMCZ法により引き上げ途中のシリコン単結晶
インゴット3の温度は、1200゜C以上に達してい
る。なお、符号4はヒータを示している。また、同図
(a)には、MCZ法に用いる、磁場を印加するための
電磁石は示していない。そこで、引き上げ途中のシリコ
ン単結晶インゴット3を、シリコン融液2から切り離し
た後、その温度を600゜C以下まで、例えば、4分程
度で急冷する。この熱処理により、シリコン単結晶イン
ゴット3の作製時にその内部に発生した空孔は、シリコ
ン単結晶インゴット3の外周部から外方拡散するので、
その内部には、空孔過剰含有領域3aが形成される。こ
の空孔は、反応式(1)で示すように酸素析出の促進に
役立つと考えられる。Embodiments of the present invention will be described below with reference to the drawings. The description will be specifically made using an embodiment. A. First Embodiment FIG. 1 is a process chart showing a method for manufacturing a semiconductor substrate according to a first embodiment of the present invention. Hereinafter, the manufacturing process will be described step by step. First, as shown in FIG. 1A, the silicon melt 2 stored in a quartz crucible (growth furnace) 1
The temperature of the silicon single crystal ingot 3 being pulled up by the Z method or the MCZ method has reached 1200 ° C. or higher. Reference numeral 4 denotes a heater. FIG. 3A does not show an electromagnet for applying a magnetic field, which is used in the MCZ method. Therefore, after the silicon single crystal ingot 3 being pulled is separated from the silicon melt 2, the temperature is rapidly cooled to 600 ° C. or less, for example, in about 4 minutes. As a result of this heat treatment, vacancies generated inside the silicon single crystal ingot 3 during its production diffuse outward from the outer peripheral portion of the silicon single crystal ingot 3.
Inside thereof, a vacancy excess containing region 3a is formed. These vacancies are considered to be useful for promoting oxygen precipitation as shown by the reaction formula (1).
【0020】[0020]
【数1】 2Si+2Oi+V→SiO2 … …(1)## EQU1 ## 2Si + 2Oi + V → SiO 2 (1)
【0021】反応式(1)において、Siはシリコン原
子、Oiは侵入型不純物としてシリコン単結晶インゴッ
ト3内部の格子間位置に存在する酸素原子、Vは空孔、
SiO2は酸素析出物である。なお、シリコン単結晶イ
ンゴット3の温度を1200゜C以上から600゜C以
下に急冷した後、ゲッタサイトである酸素析出核を成長
させるために、その温度を400゜C〜600゜Cの範
囲で一定時間保持するようにしても良い。この場合、酸
素濃度は、16ppm〜35ppmが望ましい。他の実
施例でも同様である。In the reaction formula (1), Si is a silicon atom, Oi is an oxygen atom existing at an interstitial position inside the silicon single crystal ingot 3 as an interstitial impurity, V is a vacancy,
SiO 2 is an oxygen precipitate. After rapidly cooling the temperature of the silicon single crystal ingot 3 from 1200 ° C. or more to 600 ° C. or less, the temperature is set in the range of 400 ° C. to 600 ° C. in order to grow oxygen precipitation nuclei as getter sites. It may be held for a fixed time. In this case, the oxygen concentration is desirably 16 ppm to 35 ppm. The same applies to other embodiments.
【0022】また、より酸素析出を促進するために、C
Z法又はMCZ法によってシリコン単結晶インゴット3
を作製する時に、石英るつぼ1内に原料であるシリコン
多結晶と共に炭素を添加しても良い。炭素原子は、置換
型不純物としてシリコン単結晶インゴット3の格子位置
に混入される。この炭素原子は、共有結合半径がシリコ
ン原子のそれより30%〜40%小さいので、その周囲
では無欠陥の場合に比較してシリコン原子間距離が長く
なっている。そのため、不純物酸素が集まりやすく、析
出が生じやすいのである。この場合、炭素濃度は、0.
5ppm〜15ppmが望ましい。他の実施例でも同様
である。In order to further promote oxygen precipitation, C
Silicon single crystal ingot 3 by Z method or MCZ method
May be added to the quartz crucible 1 together with polycrystalline silicon as a raw material. Carbon atoms are mixed into the lattice positions of the silicon single crystal ingot 3 as substitutional impurities. Since this carbon atom has a covalent bond radius 30% to 40% smaller than that of the silicon atom, the distance between the silicon atoms around the carbon atom is longer than that in the case of no defect. Therefore, impurity oxygen easily collects, and precipitation easily occurs. In this case, the carbon concentration is 0.1.
5 ppm to 15 ppm is desirable. The same applies to other embodiments.
【0023】次に、シリコン単結晶インゴット3の外周
部を切削し、空孔過剰含有領域3aのみを取り出し、ウ
ェハ5に加工した後、このウェハ5に対して、500゜
C〜800゜Cの範囲で熱処理を行い、酸素析出核を成
長させる(同図(b))。この熱処理は、シリコン単結
晶インゴット3からウェハ5に加工した段階で、酸素析
出核のサイズが十分大きい場合には、行わなくても良
い。そして、同図(c)に示すように、ウェハ5上にエ
ピタキシャル層6を形成して半導体基板を製造する。Next, the outer peripheral portion of the silicon single crystal ingot 3 is cut, and only the excess vacancy containing region 3a is taken out and processed into a wafer 5, and then the wafer 5 is heated to 500 ° C. to 800 ° C. Heat treatment is performed in the range to grow oxygen precipitation nuclei (FIG. 2B). This heat treatment need not be performed when the size of the oxygen precipitation nuclei is sufficiently large at the stage when the silicon single crystal ingot 3 is processed into the wafer 5. Then, as shown in FIG. 1C, an epitaxial layer 6 is formed on the wafer 5 to manufacture a semiconductor substrate.
【0024】B.第2の実施例 次に、第2の実施例について説明する。図2は、この発
明の第2の実施例である半導体基板の製造方法を示す工
程図である。以下、順を追ってその製造工程を説明す
る。まず、図2(a)に示すように、石英るつぼ11に
貯えられたシリコン融液12からCZ法又はMCZ法に
よりシリコン単結晶インゴット13を引き上げた後、そ
のシリコン単結晶インゴット13の先端をシリコン融液
2に近接させてシリコン融液2の輻射熱を十分受けるよ
うにすると共に、通常より長く形成したヒータ14によ
ってシリコン単結晶インゴット13全体を補助的に加熱
してその温度を再び1200゜以上に上昇させた後、一
定時間保持する。なお、図2(a)には、MCZ法に用
いる、磁場を印加するための電磁石は示していない。次
に、シリコン単結晶インゴット13の温度を600゜C
以下まで、例えば、4分程度で急冷し、その内部に空孔
過剰含有領域13aを形成させる。なお、上記第1の実
施例と同様、必要に応じて、この後シリコン単結晶イン
ゴット13の温度を400゜C〜600゜Cの範囲で一
定時間保持したり、CZ法又はMCZ法によるシリコン
単結晶インゴット13作製時に、石英るつぼ11内に原
料であるシリコン多結晶と共に炭素を添加しても良い。B. Second Embodiment Next, a second embodiment will be described. FIG. 2 is a process chart showing a method for manufacturing a semiconductor substrate according to a second embodiment of the present invention. Hereinafter, the manufacturing process will be described step by step. First, as shown in FIG. 2A, a silicon single crystal ingot 13 is pulled up from a silicon melt 12 stored in a quartz crucible 11 by the CZ method or the MCZ method, and the tip of the silicon single crystal ingot 13 is The silicon single crystal ingot 13 is supplementarily heated by the heater 14 formed longer than usual to supplement the radiant heat of the silicon melt 2 by bringing the silicon single crystal ingot 13 closer to the melt 2 and the temperature thereof is again increased to 1200 ° C. or more. After raising, hold for a certain time. FIG. 2A does not show an electromagnet for applying a magnetic field, which is used in the MCZ method. Next, the temperature of the silicon single crystal ingot 13 was raised to 600 ° C.
The quenching is performed, for example, in about 4 minutes until the above, to form the excess vacancy containing region 13a therein. Incidentally, similarly to the first embodiment, if necessary, the temperature of the silicon single crystal ingot 13 is thereafter maintained within a range of 400 ° C. to 600 ° C. for a certain period of time, or the silicon single crystal ingot 13 is formed by the CZ method or the MCZ method. During the production of the crystal ingot 13, carbon may be added into the quartz crucible 11 together with silicon polycrystal as a raw material.
【0025】次に、シリコン単結晶インゴット13の外
周部を切削し、空孔過剰含有領域13aのみを取り出
し、ウェハ15に加工した後、ウェハ15の裏面に膜厚
1μm程度のポリシリコン層16を形成する(図2
(b)参照)。この処理は、熱処理としては、上記第1
の実施例におけるウェハ5加工後の熱処理を620゜C
で2時間行った場合と等価的である。この処理により、
ポリシリコン層16が汚染不純物のゲッタサイトとなる
と考えられる。この処理をPBS(Poly-silicon Back
Seal)処理と呼ぶことにする。そして、図2(c)に示
すように、ウェハ15上にエピタキシャル層17を形成
して半導体基板を製造する。Next, the outer peripheral portion of the silicon single crystal ingot 13 is cut, only the excess vacancy-containing region 13a is taken out, processed into a wafer 15, and a polysilicon layer 16 having a thickness of about 1 μm is formed on the back surface of the wafer 15. Form (Fig. 2
(B)). This treatment is performed as the first heat treatment.
Heat treatment after processing the wafer 5 in the embodiment of FIG.
Is equivalent to two hours. With this process,
It is considered that the polysilicon layer 16 becomes a getter site of the contamination impurity. This process is called PBS (Poly-silicon Back
Seal) process. Then, as shown in FIG. 2C, an epitaxial layer 17 is formed on the wafer 15 to manufacture a semiconductor substrate.
【0026】C.第3の実施例 次に、第3の実施例について説明する。図3は、この発
明の第3の実施例である半導体基板の製造方法を示す工
程図である。以下、順を追ってその製造工程を説明す
る。まず、CZ法又はMCZ法によりシリコン単結晶イ
ンゴットを作製し、引き上げ炉から取り出した後、その
シリコン単結晶インゴットを、図3(a)に示すよう
に、適当な大きさのブロック21a及び21bに分断す
る。次に、各ブロック21a及び21bをそれぞれ12
00゜C以上に加熱した後、600゜C以下まで、例え
ば、4分程度で急冷し、その内部に空孔過剰含有領域2
2a及び22bを形成させる。なお、上記第1及び第2
の実施例と同様、必要に応じて、この後各ブロック21
a及び21bの温度を400゜C〜600゜Cの範囲で
一定時間保持したり、CZ法又はMCZ法によるシリコ
ン単結晶インゴット作製時に、石英るつぼ内に原料であ
るシリコン多結晶と共に炭素を添加しても良い。C. Third Embodiment Next, a third embodiment will be described. FIG. 3 is a process chart showing a method for manufacturing a semiconductor substrate according to a third embodiment of the present invention. Hereinafter, the manufacturing process will be described step by step. First, a silicon single crystal ingot is manufactured by the CZ method or the MCZ method, and after taking out from the pulling furnace, the silicon single crystal ingot is divided into blocks 21a and 21b having appropriate sizes as shown in FIG. Divide. Next, each of the blocks 21a and 21b is
After heating to 00 ° C. or more, it is quenched to 600 ° C. or less, for example, for about 4 minutes, and inside the vacancy excess content region 2
2a and 22b are formed. Note that the first and second
In the same manner as in the embodiment of FIG.
a and 21b are kept in a range of 400 ° C. to 600 ° C. for a certain time, or carbon is added to a quartz crucible together with silicon polycrystal as a raw material in a quartz single crystal ingot by a CZ method or an MCZ method. May be.
【0027】次に、各ブロック21a及び21bの外周
部を切削し、空孔過剰含有領域22a及び22bのみを
取り出し、ウェハ23に加工した後、必要に応じて、こ
のウェハ23に対して500゜C〜800゜Cの範囲で
熱処理を行い、酸素析出核を成長させる(図3(b)参
照)。そして、図3(c)に示すように、ウェハ23上
にエピタキシャル層24を形成して半導体基板を製造す
る。Next, the outer peripheral portion of each of the blocks 21a and 21b is cut, and only the excess vacancy-containing regions 22a and 22b are taken out and processed into a wafer 23. If necessary, the wafer 23 is subjected to 500 ° Heat treatment is performed in the range of C to 800 ° C. to grow oxygen precipitation nuclei (see FIG. 3B). Then, as shown in FIG. 3C, an epitaxial layer 24 is formed on the wafer 23 to manufacture a semiconductor substrate.
【0028】次に、上記第1〜第3の実施例の製造方法
により製造した半導体基板の特性を従来の製造方法で製
造した半導体基板の特性と比較するために、試料を作製
し、汚染不純物のゲッタリングの様子を観察した。試料
には、それぞれシリコン単結晶インゴット又はブロック
から加工されたウェハの表面をFeで汚染した後、エピ
タキシャル層を形成し、さらにその上にAlを蒸着する
ことによりショットキーダイオードが形成されたものを
使用した。この試料のエピタキシャル層に含まれるFe
濃度をDLTS(Deep Level Transient Spectroscpy)
で測定した。Next, in order to compare the characteristics of the semiconductor substrate manufactured by the manufacturing methods of the above-described first to third embodiments with the characteristics of the semiconductor substrate manufactured by the conventional manufacturing method, a sample was prepared. The state of gettering was observed. For the sample, after contaminating the surface of a wafer processed from a silicon single crystal ingot or a block with Fe, an epitaxial layer was formed, and then a Schottky diode was formed by evaporating Al thereon. used. Fe contained in the epitaxial layer of this sample
Concentration is DLTS (Deep Level Transient Spectroscpy)
Was measured.
【0029】図4に作製した試料の詳細を示す。試料番
号1及び2の試料が上記特開昭63−227026号公
報に開示された従来の製造方法で作製したもの、試料番
号A〜Iの試料が上記第1〜第3の実施例の製造方法で
作製したものである。各試料のウェハの導電型は全てほ
う素ドープのP型である。図4において、引き上げ法
は、シリコン単結晶インゴット作製時に使用した引き上
げ法であり、試料番号E及びFの試料の場合はMCZ法
を使用し、その他の試料番号の試料の場合はCZ法を使
用した。酸素濃度は、石英るつぼからの酸素の溶解をる
つぼを回転することにより制御した。炭素濃度について
は、試料番号A〜Fの試料の場合は、シリコン単結晶イ
ンゴット作製時に意図せずに不純物として混入した炭素
の濃度であり、試料番号1、2及びG〜Iの試料の場合
は、シリコン単結晶インゴット作製時に石英るつぼ内に
原料であるシリコン多結晶と共に炭素を添加した場合の
炭素の濃度である。FIG. 4 shows details of the manufactured sample. Sample Nos. 1 and 2 were prepared by the conventional manufacturing method disclosed in the above-mentioned Japanese Patent Application Laid-Open No. 63-227026, and Sample Nos. A to I were manufactured by the manufacturing methods of the first to third embodiments. It was produced in. The conductivity type of each sample wafer is all boron-doped P-type. In FIG. 4, the pulling method is the pulling method used when producing a silicon single crystal ingot, and the MCZ method is used for samples of sample numbers E and F, and the CZ method is used for samples of other sample numbers. did. Oxygen concentration was controlled by rotating the crucible to dissolve oxygen from the quartz crucible. The carbon concentration is the concentration of carbon that was unintentionally mixed as an impurity during the production of the silicon single crystal ingot in the case of the sample numbers A to F. In the case of the samples of sample numbers 1, 2, and G to I, This is the concentration of carbon when carbon is added together with silicon polycrystal as a raw material in a quartz crucible at the time of producing a silicon single crystal ingot.
【0030】1200〜600゜Cの熱履歴とは、シリ
コン単結晶インゴット又はブロックの温度を1200゜
Cから600゜Cまでどのように低下させたかを意味し
ている。試料番号1及び2の試料の場合は従来の方法で
その温度を低下させ、試料番号A〜Iの試料の場合は、
上記第1〜第3の実施例で説明したように、その温度を
1200゜Cから600゜Cまで4分程度で急冷させて
いる。同様に、600〜400゜Cの熱履歴とは、シリ
コン単結晶インゴット又はブロックの温度を600゜C
から400゜Cまでどのように低下させたかを意味して
いる。試料番号1、2、B及びDの試料の場合は従来の
方法でその温度を低下させ、試料番号A及びIの試料の
場合は、上記第1〜第3の実施例で説明したように、そ
の温度を450゜Cで2時間保持しており、試料C及び
E〜Hの場合は、その温度を除冷させている。The thermal history of 1200 to 600 ° C. means how the temperature of the silicon single crystal ingot or block has been reduced from 1200 ° C. to 600 ° C. In the case of the samples of sample numbers 1 and 2, the temperature is lowered by a conventional method, and in the case of the samples of sample numbers A to I,
As described in the first to third embodiments, the temperature is rapidly cooled from 1200 ° C. to 600 ° C. in about 4 minutes. Similarly, the thermal history of 600 to 400 ° C. means that the temperature of a silicon single crystal ingot or a block is 600 ° C.
From 400 ° C to 400 ° C. In the case of the sample numbers 1, 2, B and D, the temperature is lowered by a conventional method, and in the case of the sample numbers A and I, as described in the first to third embodiments, The temperature is maintained at 450 ° C. for 2 hours, and in the case of samples C and E to H, the temperature is cooled.
【0031】エピ層成長前析出処理とは、シリコン単結
晶インゴット又はブロックをウェハに加工した後、ウェ
ハ表面にエピタキシャル層を形成する前に熱処理をどの
ように施したかを意味している。試料番号1、2、A及
びGの試料の場合は右熱処理を施さず、試料番号C〜E
の試料の場合は上記したPBS処理を施し、試料番号B
の試料の場合はその温度を650゜Cで2時間保持し、
試料番号Fの試料の場合はその温度を750゜Cで2時
間保持し、試料番号Hの試料の場合はその温度を650
゜Cで4時間保持し、試料番号Iの試料の場合はその温
度を800゜Cで2時間保持している。エピ層厚とは、
ウェハ表面に形成したエピタキシャル層の膜厚であり、
膜厚の薄いものについては測定できないので、エピタキ
シャル層の成長時の時間で膜厚を管理している。なお、
半導体装置を作製する場合には、ウェハ表面にエピタキ
シャル層形成後に本来700゜Cで3時間熱処理を施し
た後、1000゜Cで4時間熱処理を施す必要がある
が、今の場合は、エピタキシャル層形成過程において混
入される重金属による汚染を観察するものであるから、
これらの試料には右熱処理は施していない。The term “precipitation treatment before growing an epitaxial layer” means how a heat treatment is performed after a silicon single crystal ingot or a block is processed into a wafer and before an epitaxial layer is formed on the wafer surface. In the case of the sample numbers 1, 2, A and G, the right heat treatment was not performed, and the sample numbers C to E
In the case of sample No., the above PBS treatment was performed, and sample No. B
In the case of the sample, the temperature is maintained at 650 ° C. for 2 hours,
In the case of sample No. F, the temperature is maintained at 750 ° C. for 2 hours, and in the case of sample No. H, the temperature is maintained at 650 ° C.
The sample was held at ゜ C for 4 hours, and in the case of sample No. I, the temperature was held at 800 ° C for 2 hours. What is epi layer thickness?
The thickness of the epitaxial layer formed on the wafer surface,
Since it is not possible to measure a thin film, the film thickness is controlled by the time when the epitaxial layer is grown. In addition,
In the case of manufacturing a semiconductor device, it is necessary to perform a heat treatment at 700 ° C. for 3 hours after forming an epitaxial layer on the wafer surface, and then to perform a heat treatment at 1000 ° C. for 4 hours. Because it observes contamination by heavy metals mixed in the formation process,
These samples were not subjected to right heat treatment.
【0032】Feによる汚染は、シリコン単結晶インゴ
ット又はブロックをウェハに加工した後、ウェハ表面を
APM(アンモニア過水)→DHF(希フッ酸)→HP
M(塩酸過水)という順で洗浄した後、行った。Feに
よる汚染は、原子吸光分析用の標準溶液を希釈したもの
をウェハ表面に滴下し、それをウェハ表面全体に広げた
後、スピンコートした上で乾燥させることにより行っ
た。右標準溶液の滴下量は、乾燥後のFe汚染量が全反
射蛍光X線で測定した時に1×1011cm-2となるよう
な条件で行った。Contamination by Fe is performed by processing a silicon single crystal ingot or a block into a wafer, and then subjecting the wafer surface to APM (ammonia peroxide) → DHF (dilute hydrofluoric acid) → HP
After washing in the order of M (hydrochloric acid / hydrogen peroxide), the washing was performed. The contamination by Fe was performed by dropping a diluted standard solution for atomic absorption analysis onto the wafer surface, spreading the diluted solution over the entire wafer surface, spin coating, and then drying. The drop amount of the right standard solution was set so that the amount of Fe contamination after drying was 1 × 10 11 cm −2 when measured by total reflection X-ray fluorescence.
【0033】以上説明した方法でウェハの表面をFeで
汚染した後、そのウェハ表面上にエピタキシャル層を形
成し、さらにその上にAlを蒸着することによりショッ
トキーダイオードを形成し、エピタキシャル層中のFe
濃度を測定した。測定結果を図5に示す。今回用いたD
LTSは、Feの検出限界が1×1010cm-3である。
図5から分かるように、従来の製造方法で作製した試料
番号1及び2の試料においては、ウェハとエピタキシャ
ル層との間に存在するFeがエピタキシャル層形成過程
においてエピタキシャル層中に拡散し、ゲッタリングさ
れていない。これに対して、上記第1〜第3の実施例の
製造方法で作製した試料番号A〜Iの試料においては、
試料番号1及び2の試料と比較して、Fe濃度が2桁以
上低くなっている。これは、ウェハ表面上にエピタキシ
ャル層を形成する前に、1200゜Cから600゜Cま
での急冷熱処理その他の熱処理を施すことによって形成
されたゲッタサイトが有効に働いたためと考えられる。
また、試料番号C〜Eの試料において、特にゲッタリン
グが有効に行われているのは、ウェハ裏面に形成したポ
リシリコン層もFeのゲッタサイトになっているためと
考えられる。After the surface of the wafer is contaminated with Fe by the method described above, an epitaxial layer is formed on the surface of the wafer, and Al is further evaporated thereon to form a Schottky diode. Fe
The concentration was measured. FIG. 5 shows the measurement results. D used this time
The LTS has a Fe detection limit of 1 × 10 10 cm −3 .
As can be seen from FIG. 5, in the samples of Sample Nos. 1 and 2 manufactured by the conventional manufacturing method, Fe existing between the wafer and the epitaxial layer diffuses into the epitaxial layer in the process of forming the epitaxial layer, resulting in gettering. It has not been. On the other hand, in the samples of sample numbers A to I manufactured by the manufacturing methods of the first to third embodiments,
Compared with the samples of sample numbers 1 and 2, the Fe concentration is lower by two digits or more. This is presumably because getter sites formed by performing a quenching heat treatment at 1200 ° C. to 600 ° C. or other heat treatments before forming an epitaxial layer on the wafer surface worked effectively.
Further, in the samples of the sample numbers C to E, gettering is particularly effectively performed because the polysilicon layer formed on the back surface of the wafer is also a getter site of Fe.
【0034】次に、図4に示した試料と同様なものを半
導体基板とし、その上にダイオードを形成して、そのP
N接合におけるリーク電流を測定した。図6にこの測定
で半導体基板上に形成したダイオードの断面図を示す。
まず、図4に示す全ての試料について、ウェハ表面にエ
ピタキシャル層形成後、酸素析出のために、700゜C
での3時間の熱処理及び1000゜Cでの4時間の熱処
理を施し、半導体基板31とする。この半導体基板31
に、加速電圧120keV、面積濃度5×1013atoms
/cm2程度でボロンイオン(B+)を注入した後、117
5゜Cで2時間のドライブイン処理を行い、P型ウェル
層32を形成する。次に、LOCOS(local oxidatio
n of silicon)法などにより素子形成領域33及び素子
分離酸化膜34を形成した後、素子形成領域33にN型
拡散層34を形成してダイオードとする。Next, a sample similar to the sample shown in FIG. 4 is used as a semiconductor substrate, a diode is formed thereon,
The leak current at the N junction was measured. FIG. 6 shows a sectional view of a diode formed on a semiconductor substrate in this measurement.
First, for all the samples shown in FIG. 4, after forming an epitaxial layer on the wafer surface, 700 ° C.
3 hours and a heat treatment at 1000 ° C. for 4 hours to obtain a semiconductor substrate 31. This semiconductor substrate 31
With an acceleration voltage of 120 keV and an area concentration of 5 × 10 13 atoms
After implanting boron ions (B + ) at about / cm 2 , 117
Drive-in processing is performed at 5 ° C. for 2 hours to form a P-type well layer 32. Next, LOCOS (local oxidatio
After an element formation region 33 and an element isolation oxide film 34 are formed by the n of silicon method or the like, an N-type diffusion layer 34 is formed in the element formation region 33 to form a diode.
【0035】このように作製されたダイオードのN型拡
散層34とP型ウェル層32とによって構成されるPN
接合に5Vの電圧を印加してリーク電流を測定した。そ
の測定結果を図7に示す。リーク電流を測定したN型拡
散層34の面積は、500μm×500μmである。図
7に示すリーク電流の値は、ウェハ面内200個のPN
接合におけるリーク電流を測定し、その値の大きい方か
ら20%の値である。ウェハ面内から200個のPN接
合を選択して測定しているのでその値にばらつきがある
が、上記第1〜第3の実施例の製造方法により製造した
半導体基板を用いた試料番号A〜Iの試料のリーク電流
は、全て10-12A台に抑えられている。これに対し
て、従来の製造方法により製造した半導体基板を用いた
試料番号1及び2の試料のリーク電流は、10-7A以上
のものが多数見られた。このようなリーク電流が大きな
箇所には、酸素析出物がエピタキシャル層まで突き出し
ていることが分析により確認された。この酸素析出物
は、PN接合におけるリーク電流を測定するためにダイ
オードを作製した際に発生したものである。以上のこと
より、従来の製造方法では、炭素濃度が高い場合、ウェ
ハ表面にエピタキシャル層形成後、酸素析出のために、
700゜Cでの3時間の熱処理及び1000゜Cでの4
時間の熱処理を施すと、場合によっては、比較的厚いエ
ピタキシャル層であっても結晶欠陥を発生させ、PN接
合におけるリーク電流の値が大きくなることが分かっ
た。The PN constituted by the N-type diffusion layer 34 and the P-type well layer 32 of the diode thus manufactured.
A leak current was measured by applying a voltage of 5 V to the junction. FIG. 7 shows the measurement results. The area of the N-type diffusion layer 34 where the leak current was measured was 500 μm × 500 μm. The value of the leak current shown in FIG.
The leak current at the junction is measured, and the value is 20% from the larger value. Since 200 PN junctions are selected and measured from within the wafer surface, the values vary, but the sample numbers A to A using the semiconductor substrates manufactured by the manufacturing methods of the first to third embodiments are used. The leak current of all the samples of I was suppressed to the order of 10 −12 A. On the other hand, many leak currents of the samples of Sample Nos. 1 and 2 using the semiconductor substrate manufactured by the conventional manufacturing method were 10 −7 A or more. It was confirmed by analysis that oxygen precipitates protruded to the epitaxial layer in such a place where the leak current was large. This oxygen precipitate is generated when a diode is manufactured to measure a leak current at a PN junction. From the above, according to the conventional manufacturing method, when the carbon concentration is high, after the epitaxial layer is formed on the wafer surface, oxygen precipitation occurs.
3 hours heat treatment at 700 ° C and 4 hours at 1000 ° C
It has been found that if the heat treatment is performed for a long time, a crystal defect is generated even in a relatively thick epitaxial layer, and the value of the leak current at the PN junction increases.
【0036】これに対して、上記第1〜第3の実施例の
製造方法によれば、酸素析出物密度が適切な量になって
いるので、エピタキシャル層の結晶品質を損なうことな
く、ゲッタリング能力の高い半導体基板を作製できるこ
とがわかった。この結果、エピタキシャル層の膜厚を薄
くすることができる。また、シリコン単結晶インゴット
又はブロックの状態でゲッタサイトである酸素析出物の
析出のための熱処理を行っているので、生産性を高める
ことができる。さらに、空孔過剰含有領域からウェハを
作製しているため、容易に酸素析出をすることができ
る。また、酸素析出物が過多になる虞がある場合でも、
エピタキシャル層形成時に急速加熱処理がなされるの
で、それによって回避できる。On the other hand, according to the manufacturing methods of the first to third embodiments, since the density of oxygen precipitates is an appropriate amount, gettering can be performed without impairing the crystal quality of the epitaxial layer. It has been found that a semiconductor substrate with high performance can be manufactured. As a result, the thickness of the epitaxial layer can be reduced. Further, since the heat treatment for depositing the oxygen precipitate as the getter site is performed in the state of the silicon single crystal ingot or the block, the productivity can be improved. Further, since the wafer is manufactured from the vacancy excess content region, oxygen can be easily precipitated. In addition, even when oxygen precipitates may be excessive,
Since the rapid heating process is performed at the time of forming the epitaxial layer, it can be avoided.
【0037】以上、この発明の実施例を図面を参照して
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、上述
の第1及び第3の実施例においては、必要に応じて、ウ
ェハ5に対して500゜C〜800゜Cの範囲で熱処理
を行った例を示したが、これに限定されず、上述の第2
の実施例のように、ウェハ15の裏面に膜厚1μm程度
のポリシリコン層16を形成しても良い。同様に、上述
の第2の実施例において、ウェハ15の裏面に膜厚1μ
m程度のポリシリコン層16を形成する処理に代えて、
ウェハ5に対して500゜C〜800゜Cの範囲で熱処
理を行っても良い。Although the embodiment of the present invention has been described in detail with reference to the drawings, the specific configuration is not limited to this embodiment, and a design change or the like may be made without departing from the gist of the present invention. Even if there is, it is included in the present invention. For example, in the above-described first and third embodiments, an example has been described in which the heat treatment is performed on the wafer 5 in the range of 500 ° C. to 800 ° C. as necessary, but is not limited thereto. The second mentioned above
As in the embodiment, a polysilicon layer 16 having a thickness of about 1 μm may be formed on the back surface of the wafer 15. Similarly, in the second embodiment described above, the film thickness of 1 μm
Instead of forming the polysilicon layer 16 of about m,
Heat treatment may be performed on wafer 5 at a temperature in the range of 500 ° C. to 800 ° C.
【0038】[0038]
【発明の効果】以上説明したように、この発明の構成に
よれば、引き上げ法又は磁場印加引き上げ法により作製
されたシリコン単結晶インゴット又ブロックの温度を1
200゜C以上から600゜C以下まで急冷した後、そ
のシリコン単結晶インゴット又はブロックからその内部
に発生した空孔を過剰に含有する領域のみを取り出し、
ウェハに加工してそのウェハ上にエピタキシャル層を形
成して半導体基板としているので、半導体基板や半導体
装置の製造工程中に半導体基板や半導体装置に混入され
る汚染不純物を効率的に除去又は捕獲できると共に、ウ
ェハ表面に無欠陥層として形成されるエピタキシャル層
が薄い場合にも結晶品質を損なうことがないので適用で
きる。これにより、歩留まりが向上するなど、生産性が
向上する。As described above, according to the structure of the present invention, the temperature of the silicon single crystal ingot or the block manufactured by the pulling method or the magnetic field applying pulling method is set to 1 point.
After quenching from 200 ° C. or higher to 600 ° C. or lower, only the region containing excessive vacancies generated therein is taken out from the silicon single crystal ingot or block,
Since a semiconductor substrate is formed by processing the wafer to form an epitaxial layer on the wafer, contaminant impurities mixed into the semiconductor substrate or the semiconductor device during the manufacturing process of the semiconductor substrate or the semiconductor device can be efficiently removed or captured. In addition, even when the epitaxial layer formed as a defect-free layer on the wafer surface is thin, crystal quality is not impaired, so that the present invention can be applied. Thereby, productivity is improved, for example, the yield is improved.
【図1】この発明の第1の実施例である半導体基板の製
造方法を示す工程図である。FIG. 1 is a process chart showing a method for manufacturing a semiconductor substrate according to a first embodiment of the present invention.
【図2】この発明の第2の実施例である半導体基板の製
造方法を示す工程図である。FIG. 2 is a process chart showing a method for manufacturing a semiconductor substrate according to a second embodiment of the present invention.
【図3】この発明の第3の実施例である半導体基板の製
造方法を示す工程図である。FIG. 3 is a process chart showing a method for manufacturing a semiconductor substrate according to a third embodiment of the present invention.
【図4】従来技術及びこの発明の各実施例の半導体基板
の製造方法及び製造条件を示す図である。FIG. 4 is a diagram showing a method of manufacturing a semiconductor substrate and manufacturing conditions according to a conventional technique and each embodiment of the present invention.
【図5】従来技術及びこの発明の各実施例の半導体基板
の製造方法により製造された半導体基板の特性を示す図
である。FIG. 5 is a view showing characteristics of a semiconductor substrate manufactured by a conventional method and a method of manufacturing a semiconductor substrate according to each embodiment of the present invention.
【図6】従来技術及びこの発明の各実施例の半導体基板
の製造方法により製造された半導体基板上に作製したダ
イオードの断面図である。FIG. 6 is a cross-sectional view of a diode manufactured on a semiconductor substrate manufactured by a conventional method and a method of manufacturing a semiconductor substrate according to each embodiment of the present invention.
【図7】従来技術及びこの発明の各実施例の半導体基板
の製造方法により製造された半導体基板上に作製したダ
イオードの特性を示す図である。FIG. 7 is a diagram showing characteristics of a diode manufactured on a semiconductor substrate manufactured by a method of manufacturing a semiconductor substrate according to a conventional technique and each embodiment of the present invention.
1 石英るつぼ 3,13 シリコン単結晶インゴット 3a,13a,22a,22b 空孔過剰含有領域 5,15,23 ウェハ 6,17,24 エピタキシャル層 16 ポリシリコン層 21a,21b ブロック DESCRIPTION OF SYMBOLS 1 Quartz crucible 3,13 Silicon single crystal ingot 3a, 13a, 22a, 22b Vacancy excess area 5,15,23 Wafer 6,17,24 Epitaxial layer 16 Polysilicon layer 21a, 21b Block
Claims (8)
ら引き上げ法又は磁場印加引き上げ法により引き上げ途
中のシリコン単結晶インゴットを前記シリコン融液から
切り離した後、前記シリコン単結晶インゴットの温度を
1200゜C以上から600゜C以下まで急冷する第1
の工程と、 前記第1の工程で作製された前記シリコン単結晶インゴ
ットからその内部に発生した空孔を過剰に含有する領域
のみを取り出して、ウェハに加工する第2の工程と、 前記ウェハ上にエピタキシャル層を形成して半導体基板
を製造する第3の工程とからなることを特徴とする半導
体基板の製造方法。1. A silicon single crystal ingot in the middle of being pulled from a silicon melt stored in a quartz crucible by a pulling method or a magnetic field applying pulling method is separated from the silicon melt, and then the temperature of the silicon single crystal ingot is set to 1200 ° C. The first to rapidly cool from above C to below 600 ° C
A second step of extracting only a region containing excessive vacancies generated therein from the silicon single crystal ingot produced in the first step and processing it into a wafer; A third step of manufacturing a semiconductor substrate by forming an epitaxial layer on the semiconductor substrate.
ら引き上げ法又は磁場印加引き上げ法によりシリコン単
結晶インゴットを引き上げた後、再び1200゜C以上
に加熱し、その後前記シリコン単結晶インゴットの温度
を600゜C以下まで急冷する第1の工程と、 前記第1の工程で作製された前記シリコン単結晶インゴ
ットからその内部に発生した空孔を過剰に含有する領域
のみを取り出し、ウェハに加工する第2の工程と、 前記ウェハ上にエピタキシャル層を形成して半導体基板
を製造する第3の工程とからなることを特徴とする半導
体基板の製造方法。2. A silicon single crystal ingot is pulled up from a silicon melt stored in a quartz crucible by a pulling method or a magnetic field application pulling method, and then heated again to 1200 ° C. or higher, and then the temperature of the silicon single crystal ingot is lowered. A first step of quenching to 600 ° C. or lower, and a step of taking out only a region containing excessive vacancies generated therein from the silicon single crystal ingot produced in the first step and processing the wafer into a wafer. 2. A method of manufacturing a semiconductor substrate, comprising: a second step; and a third step of manufacturing a semiconductor substrate by forming an epitaxial layer on the wafer.
ら引き上げ法又は磁場印加引き上げ法によりシリコン単
結晶インゴットを引き上げた後、前記シリコン単結晶イ
ンゴットを、所定の大きさの複数のブロックに分断し、
前記複数のブロックの温度をそれぞれ1200゜C以上
に加熱した後600゜C以下まで急冷する第1の工程
と、 前記第1の工程で作製された前記シリコン単結晶インゴ
ットからその内部に発生した空孔を過剰に含有する領域
のみを取り出し、ウェハに加工する第2の工程と、 前記ウェハ上にエピタキシャル層を形成して半導体基板
を製造する第3の工程とからなることを特徴とする半導
体基板の製造方法。3. After pulling up a silicon single crystal ingot from a silicon melt stored in a quartz crucible by a pulling method or a magnetic field applying pulling method, the silicon single crystal ingot is divided into a plurality of blocks of a predetermined size. ,
A first step of heating the temperature of each of the plurality of blocks to 1200 ° C. or more and then quenching to 600 ° C. or less; and a void generated inside the silicon single crystal ingot produced in the first step. A semiconductor substrate comprising: a second step of extracting only a region containing excessive holes and processing it into a wafer; and a third step of forming an epitaxial layer on the wafer to manufacture a semiconductor substrate. Manufacturing method.
結晶インゴット又は前記複数のブロックの温度を400
゜C〜600゜Cの範囲で一定時間保持又は600゜C
から400゜Cまで除冷する第4の工程を行うことを特
徴とする請求項1乃至3のいずれか1に記載の半導体基
板の製造方法。4. After the first step, the temperature of the silicon single crystal ingot or the plurality of blocks is set to 400.
Hold for a certain time in the range of ゜ C to 600 ゜ C or 600 ゜ C
4. The method of manufacturing a semiconductor substrate according to claim 1, wherein a fourth step of removing the temperature from 400 ° C. to 400 ° C. is performed.
して500゜C〜800゜Cの範囲で熱処理を行う第5
の工程を行うことを特徴とする請求項1乃至4のいずれ
か1に記載の半導体基板の製造方法。5. The method according to claim 5, further comprising: performing a heat treatment on the wafer at a temperature in a range of 500 ° C. to 800 ° C. after the second step.
5. The method of manufacturing a semiconductor substrate according to claim 1, wherein the following steps are performed.
面に所定膜厚のポリシリコン層を形成する第6の工程を
行うことを特徴とする請求項1乃至4のいずれか1に記
載の半導体基板の製造方法。6. The method according to claim 1, further comprising, after the second step, a sixth step of forming a polysilicon layer having a predetermined thickness on the back surface of the wafer. Of manufacturing a semiconductor substrate.
pm〜35ppmであることを特徴とする請求項1乃至
6のいずれか1に記載の半導体基板の製造方法。7. An oxygen concentration in the semiconductor substrate is 16 p.
7. The method of manufacturing a semiconductor substrate according to claim 1, wherein the concentration is from pm to 35 ppm.
融液に炭素を添加し、前記半導体基板中の炭素濃度を
0.5ppm〜15ppmとすることを特徴とする請求
項1乃至7のいずれか1に記載の半導体基板の製造方
法。8. The method according to claim 1, wherein in the first step, carbon is added to the silicon melt, and a carbon concentration in the semiconductor substrate is set to 0.5 ppm to 15 ppm. 2. The method for manufacturing a semiconductor substrate according to item 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25457797A JPH1192300A (en) | 1997-09-19 | 1997-09-19 | Production of semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25457797A JPH1192300A (en) | 1997-09-19 | 1997-09-19 | Production of semiconductor substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1192300A true JPH1192300A (en) | 1999-04-06 |
Family
ID=17266979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25457797A Pending JPH1192300A (en) | 1997-09-19 | 1997-09-19 | Production of semiconductor substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1192300A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11199380A (en) * | 1997-12-26 | 1999-07-27 | Sumitomo Metal Ind Ltd | Silicon wafer and crystal growing method |
US6776841B2 (en) | 2001-10-30 | 2004-08-17 | Hynix Semiconductor Inc. | Method for fabricating a semiconductor epitaxial wafer having doped carbon and a semiconductor epitaxial wafer |
JP2018070408A (en) * | 2016-10-28 | 2018-05-10 | 太平洋セメント株式会社 | Silicon carbide powder and method for manufacturing the same |
-
1997
- 1997-09-19 JP JP25457797A patent/JPH1192300A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11199380A (en) * | 1997-12-26 | 1999-07-27 | Sumitomo Metal Ind Ltd | Silicon wafer and crystal growing method |
US6776841B2 (en) | 2001-10-30 | 2004-08-17 | Hynix Semiconductor Inc. | Method for fabricating a semiconductor epitaxial wafer having doped carbon and a semiconductor epitaxial wafer |
JP2018070408A (en) * | 2016-10-28 | 2018-05-10 | 太平洋セメント株式会社 | Silicon carbide powder and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5995888B2 (en) | Silicon-on-insulator structure obtained from single crystal silicon with low defect density | |
US7846252B2 (en) | Silicon wafer for IGBT and method for producing same | |
TWI553173B (en) | An annealing wafer, an annealing wafer, and a method of manufacturing the device | |
JP4670224B2 (en) | Silicon wafer manufacturing method | |
KR101822479B1 (en) | Method for producing silicon wafer | |
JP5439305B2 (en) | Silicon substrate manufacturing method and silicon substrate | |
JPS6255697B2 (en) | ||
JP3381816B2 (en) | Semiconductor substrate manufacturing method | |
WO2010131412A1 (en) | Silicon wafer and method for producing the same | |
JP2011222842A (en) | Manufacturing method for epitaxial wafer, epitaxial wafer, and manufacturing method for imaging device | |
JPH11204534A (en) | Method for manufacturing silicon epitaxial wafer | |
JP4270713B2 (en) | Manufacturing method of silicon epitaxial wafer | |
JPH1192300A (en) | Production of semiconductor substrate | |
JP4089137B2 (en) | Method for producing silicon single crystal and method for producing epitaxial wafer | |
JPH11283987A (en) | Silicon epitaxial wafer and manufacture thereof | |
JP4385539B2 (en) | Heat treatment method for silicon single crystal wafer | |
JPH06295913A (en) | Manufacture of silicon wafer and silicon wafer | |
JPH11288942A (en) | Manufacture of semiconductor device | |
JPH09199507A (en) | Semiconductor substrate and method of manufacturing the same | |
JP2013175742A (en) | Epitaxial wafer manufacturing method, epitaxial wafer and imaging device manufacturing method | |
JP4683171B2 (en) | Semiconductor wafer evaluation method | |
JP2005050942A (en) | Silicon wafer and manufacturing method therefor | |
JPH0897221A (en) | Manufacture of silicon wafer, and silicon wafer | |
JP5434239B2 (en) | Silicon wafer manufacturing method | |
JP4144163B2 (en) | Epitaxial wafer manufacturing method |