[go: up one dir, main page]

JPH1188130A - Waveform shaping circuit - Google Patents

Waveform shaping circuit

Info

Publication number
JPH1188130A
JPH1188130A JP9257733A JP25773397A JPH1188130A JP H1188130 A JPH1188130 A JP H1188130A JP 9257733 A JP9257733 A JP 9257733A JP 25773397 A JP25773397 A JP 25773397A JP H1188130 A JPH1188130 A JP H1188130A
Authority
JP
Japan
Prior art keywords
capacitor
connection point
potential line
waveform shaping
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9257733A
Other languages
Japanese (ja)
Inventor
Koichi Sakai
弘一 酒井
Takashi Nagaiwa
孝 永岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP9257733A priority Critical patent/JPH1188130A/en
Publication of JPH1188130A publication Critical patent/JPH1188130A/en
Pending legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)

Abstract

(57)【要約】 【課題】 簡単な構成で立上がりと立下がり時間を正確
に調節できる波形整形回路を提供することにある。 【解決手段】 高電位ライン2と低電位ライン3間に直
列接続された極性の異なる第1と第2のトランジスタQ
3、Q4を交互にオンすることによりパルス電圧をその
接続点P1に得るようにしたパルス発生回路に対応す
る。第2のコンデンサC2とトランジスタQ2との直列
回路、第2のコンデンサC3とトランジスタQ1との直
列回路のトランジスタがオンすることにより、その直列
回路の第2のコンデンサは接続点P1と低電位ライン3
間に接続された第1のコンデンサC1と並列接続され
る。コンデンサC1が単独に接続点P1に接続する場合
と、コンデンサC1と第2のコンデンサが並列接続する
場合で立上がりと立下がり時間を調節できる。
(57) [Problem] To provide a waveform shaping circuit capable of accurately adjusting rise and fall times with a simple configuration. SOLUTION: A first and a second transistor Q having different polarities and connected in series between a high potential line 2 and a low potential line 3 are provided.
3 corresponds to a pulse generation circuit in which a pulse voltage is obtained at its connection point P1 by alternately turning on Q4. When the series circuit of the second capacitor C2 and the transistor Q2 and the transistor of the series circuit of the second capacitor C3 and the transistor Q1 are turned on, the second capacitor of the series circuit is connected to the connection point P1 and the low potential line 3
It is connected in parallel with the first capacitor C1 connected therebetween. The rise and fall times can be adjusted when the capacitor C1 is independently connected to the connection point P1 and when the capacitor C1 and the second capacitor are connected in parallel.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、パルス電圧の立上
がりと立下がりを調節する波形整形回路に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a waveform shaping circuit for adjusting the rise and fall of a pulse voltage.

【0002】[0002]

【従来の技術】デジタル信号を伝送する場合には、その
信号を形成するパルス電圧の立上がり時間と立下がり時
間が規格により通常定められている。例えば、パーソナ
ルコンピュータのインターフエイス回路においてはUS
B規格( UNIVERSAL SERIAL BUS SPECIFICATION) が存在
する。図3はこのような従来の波形整形回路を示す回路
図である。演算増幅器A1からパルス電圧が得られ、そ
の出力端子と反転入力端子の間に接続されたコンデンサ
C10とコンデンサC10に電流を供給する定電流源S
2によって波形整形回路が形成される。このような波形
整形回路の出力端子10に得られる出力電圧VOUT は、
(1)式で与えられるので立上がりと立下がり時間を設
定できる。 VOUT =It/C (1) なお、Iは定電流源S2の電流、tは時間である。
2. Description of the Related Art When a digital signal is transmitted, the rise time and the fall time of a pulse voltage forming the signal are usually determined by standards. For example, in the interface circuit of a personal computer, US
There is B standard (Universal Serial Bus Specification). FIG. 3 is a circuit diagram showing such a conventional waveform shaping circuit. A pulse voltage is obtained from the operational amplifier A1, a capacitor C10 connected between its output terminal and the inverting input terminal, and a constant current source S for supplying current to the capacitor C10.
2 forms a waveform shaping circuit. The output voltage V OUT obtained at the output terminal 10 of such a waveform shaping circuit is
Since it is given by equation (1), rise and fall times can be set. V OUT = It / C (1) where I is the current of the constant current source S2, and t is the time.

【0003】しかし、このような波形整形回路は一種類
のコンデンサC10が負荷として接続されているだけで
あり、定電流源S2の電流の調節も細かくできないので
立上がり時間と立下がり時間を正確に調節することは難
しい。図4は従来の別の波形整形回路の回路図である。
図1の波形整形回路と同じように形成された複数の波形
整形回路を並列接続してある。演算増幅器A2にはコン
デンサC10とは容量値の異なるコンデンサC11、定
電流源S2とは電流値の異なる定電流源S4を接続して
あり、選択用信号を端子11に加えることによりいずれ
かの回路を選択するように構成してある。立上がり及び
立下がり時間の異なる複数の波形整形回路を並列接続
し、そのいずれかを選択することにより立上がりと立下
がり時間を調節できるが、全体の回路が複雑になり集積
回路により形成する場合にはチップサイズが広くなる欠
点がある。
However, in such a waveform shaping circuit, only one kind of capacitor C10 is connected as a load, and the current of the constant current source S2 cannot be finely adjusted. Therefore, the rise time and the fall time can be accurately adjusted. Difficult to do. FIG. 4 is a circuit diagram of another conventional waveform shaping circuit.
A plurality of waveform shaping circuits formed in the same manner as the waveform shaping circuit of FIG. 1 are connected in parallel. A capacitor C11 having a different capacitance value from the capacitor C10 and a constant current source S4 having a different current value from the constant current source S2 are connected to the operational amplifier A2. Is configured to be selected. A plurality of waveform shaping circuits having different rise and fall times are connected in parallel, and the rise and fall times can be adjusted by selecting one of them.However, when the entire circuit is complicated and formed by an integrated circuit, There is a disadvantage that the chip size becomes wide.

【0004】[0004]

【発明が解決しようとする課題】本発明は、簡単な構成
で立上がりと立下がり時間を正確に調節できる波形整形
回路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a waveform shaping circuit capable of accurately adjusting rise and fall times with a simple structure.

【0005】[0005]

【課題を解決するための手段】本発明の波形整形回路
は、高電位ラインと低電位ライン間に直列接続された極
性の異なる第1と第2のトランジスタを交互にオンする
ことによりその接続点に得られるパルス電圧の立上がり
と立下がり時間を調節する波形整形回路であり、第1の
コンデンサ、並びに第2のコンデンサ及び該第1と第2
のトランジスタの少なくともいずれかのオン動作に応動
可能なスイッチ素子からなる直列回路を有し、第1のコ
ンデンサと該直列回路は接続点と電位ライン間に並列接
続されており、該スイッチ素子が応動することにより第
1のコンデンサと第2のコンデンサが並列接続されるこ
とを特徴とする。
According to the waveform shaping circuit of the present invention, the first and second transistors having different polarities connected in series between a high potential line and a low potential line are alternately turned on to connect the connection points. A first capacitor, a second capacitor, and the first and second capacitors.
A series circuit comprising a switch element responsive to at least one of the on-operations of the transistor, the first capacitor and the series circuit are connected in parallel between the connection point and the potential line, and the switch element By doing so, the first capacitor and the second capacitor are connected in parallel.

【0006】[0006]

【発明の実施の形態】本発明の波形整形回路は、パルス
電圧を高電位ラインと低電位ライン間に直列接続された
極性の異なる第1と第2のトランジスタを交互にオンす
ることによりその接続点に得るようにしたパルス発生回
路に対応している。第2のコンデンサとスイッチ素子と
の直列回路のスイッチ素子が少なくとも第1と第2のト
ランジスタのいずれかのオン動作に応動してオンした時
に、その直列回路の第2のコンデンサは接続点と低電位
ライン間に接続された第1のコンデンサに並列接続され
る。このことにより、パルス発生回路に接続される波形
整形回路の時定数を変えることができ、パルス電圧の立
上がりと立下がり時間を調節できる。並列接続されるコ
ンデンサの数が増して容量値が大きくなる場合には、パ
ルス電圧の立上がり時間も立下がり時間も長くなる。逆
に容量値が小さくなる場合には、立上がり時間も立下が
り時間も短くなる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A waveform shaping circuit according to the present invention connects a pulse voltage by alternately turning on first and second transistors of different polarities connected in series between a high potential line and a low potential line. It corresponds to a pulse generating circuit which is obtained at a point. When the switch element of the series circuit of the second capacitor and the switch element is turned on in response to the ON operation of at least one of the first and second transistors, the second capacitor of the series circuit is connected to the connection point and the low point. It is connected in parallel to a first capacitor connected between the potential lines. Thus, the time constant of the waveform shaping circuit connected to the pulse generating circuit can be changed, and the rise and fall time of the pulse voltage can be adjusted. When the number of capacitors connected in parallel increases and the capacitance value increases, both the rise time and the fall time of the pulse voltage become longer. Conversely, when the capacitance value decreases, both the rise time and the fall time become short.

【0007】[0007]

【実施例】以下、本発明の波形整形回路の実施例を示す
回路図である図1を参照しながら説明する。図1におい
て、電源電圧VCCの加えられる端子1に接続する高電位
側の電源ライン2と接地される低電位側の電源ライン3
間には、PNP形のトランジスタQ3とNPN形のトラ
ンジスタQ4が直列接続されている。そして、第1のト
ランジスタであるトランジスタQ3と第2のトランジス
タであるトランジスタQ4を交互にオンすることにより
接続点P1にパルス電圧が得られる。接続点P1のパル
ス電圧は、トランジスタQ3がオンした時に立ち上が
り、トランジスタQ4がオンした時に立ち下がる。本発
明の波形整形回路は、このような点線で囲み表してある
パルス発生回路に対応する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing an embodiment of a waveform shaping circuit according to the present invention. In FIG. 1, a high-potential-side power supply line 2 connected to a terminal 1 to which a power supply voltage V CC is applied and a low-potential-side power supply line 3 grounded
A PNP transistor Q3 and an NPN transistor Q4 are connected in series. Then, a pulse voltage is obtained at the connection point P1 by alternately turning on the transistor Q3 as the first transistor and the transistor Q4 as the second transistor. The pulse voltage at the connection point P1 rises when the transistor Q3 turns on, and falls when the transistor Q4 turns on. The waveform shaping circuit of the present invention corresponds to the pulse generating circuit surrounded by such a dotted line.

【0008】なお、このようなパルス発生回路は演算増
幅器を用いて構成できる。第1のコンデンサであるコン
デンサC1、並びに第2のコンデンサであるコンデンサ
C2及びスイッチ素子の役割をするNPN形のトランジ
スタQ2の直列回路が接続点P1と電源ライン3間に並
列接続されている。また、別の第2のコンデンサである
コンデンサC3とスイッチ素子の役割をするPNP形の
トランジスタQ1との直列回路が電源ライン2と接続点
P1間に接続されている。コンデンサC1と複数の直列
回路は、接続点P1と電源ライン2、3間において並列
接続している。波形整形回路の入力端子は接続点P1で
あり、出力端子4に立上がりと立下がり時間を調節した
出力が得られる。5と6は、トランジスタQ1とトラン
ジスタQ2を夫々オンするための制御端子である。
[0008] Such a pulse generating circuit can be constructed using an operational amplifier. A series circuit of a capacitor C1 serving as a first capacitor, a capacitor C2 serving as a second capacitor, and an NPN transistor Q2 serving as a switch element is connected in parallel between the connection point P1 and the power supply line 3. Further, a series circuit of a capacitor C3, which is another second capacitor, and a PNP transistor Q1 serving as a switch element is connected between the power supply line 2 and the connection point P1. The capacitor C1 and the plurality of series circuits are connected in parallel between the connection point P1 and the power supply lines 2 and 3. The input terminal of the waveform shaping circuit is the connection point P1, and an output whose rise and fall times are adjusted is obtained at the output terminal 4. 5 and 6 are control terminals for turning on the transistor Q1 and the transistor Q2, respectively.

【0009】このように構成された波形整形回路は、ト
ランジスタQ3がオンした時に電流はトランジスタQ
3、接続点P1、コンデンサC1に流れる。また、トラ
ンジスタQ3のオン動作に応動してトランジスタQ2を
オンさせることにより、電流はコンデンサC2へも流れ
る。また、トランジスタQ4がオンした時に、電流はコ
ンデンサC1、接続点P1、トランジスタQ4と流れ
る。トランジスタQ4のオン動作に応動してトランジス
タQ1をオンさせることにより、コンデンサC3から接
続点P1を経てトランジスタQ4に電流が流れる。
In the waveform shaping circuit configured as described above, when the transistor Q3 is turned on, the current flows through the transistor Q3.
3. The current flows through the connection point P1 and the capacitor C1. Further, by turning on the transistor Q2 in response to the on operation of the transistor Q3, the current also flows to the capacitor C2. When the transistor Q4 is turned on, a current flows through the capacitor C1, the connection point P1, and the transistor Q4. By turning on the transistor Q1 in response to the on operation of the transistor Q4, current flows from the capacitor C3 to the transistor Q4 via the connection point P1.

【0010】本発明の波形整形回路では、接続点P1の
パルス電圧の立ち上がりと立ち下がり時に、このように
夫々二種類の時定数の異なる回路が形成される。このこ
とにより、二種類づつの立上がり時間と立下がり時間を
設定することができ、出力端子4には立上がり時間と立
下がり時間を調節したパルス電圧が得られる。直列回路
の数を増加することにより、立上がり時間と立下がり時
間を細かく、しかも正確に調節できる。
In the waveform shaping circuit of the present invention, when the pulse voltage at the connection point P1 rises and falls, two different types of circuits having different time constants are formed. As a result, two types of rise time and fall time can be set, and a pulse voltage in which the rise time and fall time are adjusted can be obtained at the output terminal 4. By increasing the number of series circuits, the rise time and fall time can be finely and accurately adjusted.

【0011】図2は本発明の波形整形回路の別の実施例
を示す回路図であり、図1と同一部分は同じ符号を付与
してある。パルス電圧は、高電位ライン2と低電位ライ
ン3間に直列接続されたトランジスタQ3とトランジス
タQ4の接続点P1に得られる。接続点P1と低電位ラ
イン3間には第1のコンデンサであるコンデンサC4、
並びに第2のコンデンサであるコンデンサC5、スイッ
チ素子SW1及び電圧源S1の直列回路が並列接続され
ている。スイッチ素子SW1は例えば電界効果形トラン
ジスタであり、両方向に電流を流すことができる。
FIG. 2 is a circuit diagram showing another embodiment of the waveform shaping circuit of the present invention, and the same parts as those in FIG. 1 are denoted by the same reference numerals. The pulse voltage is obtained at a connection point P1 between the transistor Q3 and the transistor Q4 connected in series between the high potential line 2 and the low potential line 3. A capacitor C4 as a first capacitor between the connection point P1 and the low potential line 3,
Further, a series circuit of a capacitor C5 as a second capacitor, a switch element SW1, and a voltage source S1 is connected in parallel. The switch element SW1 is, for example, a field-effect transistor, and can flow current in both directions.

【0012】このような波形整形回路は、トランジスタ
Q3がオンした時に電流はトランジスタQ3、接続点P
1、コンデンサC4に流れ、またトランジスタQ3のオ
ン動作に応動してスイッチ素子SW1をオンさせること
によりコンデンサC5にも流れる。トランジスタQ4が
オンした時には、電流はコンデンサC4から接続点P
1、トランジスタQ4に流れ、トランジスタQ4のオン
動作に応動してスイッチ素子SW1をオンすることによ
りコンデンサC5からも電流は接続点P1、トランジス
タQ4にも流れる。図2の実施例では、電流が両方向に
流れるスイッチ素子を用いることにより、スイッチ素子
と第2のコンデンサとの直列回路を接続点P1と低電位
ライン3間に並列接続するだけでよい。なお、直列回路
の数は必要により増減すればよい。
In such a waveform shaping circuit, when the transistor Q3 is turned on, the current flows through the transistor Q3 and the connection point P.
1, flows to the capacitor C4, and also flows to the capacitor C5 by turning on the switch element SW1 in response to the on operation of the transistor Q3. When the transistor Q4 is turned on, the current flows from the capacitor C4 to the node P
1. The current flows from the capacitor C5 to the connection point P1 and the transistor Q4 by turning on the switch element SW1 in response to the ON operation of the transistor Q4. In the embodiment of FIG. 2, by using a switch element in which a current flows in both directions, it is only necessary to connect a series circuit of the switch element and the second capacitor in parallel between the connection point P1 and the low potential line 3. The number of series circuits may be increased or decreased as necessary.

【0013】[0013]

【発明の効果】以上述べたように本発明の波形整形回路
は、入力となるパルス電圧の立ち上がりと立ち下がり時
に、夫々時定数の異なる複数の回路を形成することがで
きる。そして、立上がり時間と立下がり時間を調節した
パルス電圧を出力端子に得ることができる。従来のよう
に、電流源の電流を変えたり、多数の演算増幅器等の複
雑な回路を並列接続する必要がないので、回路構成が簡
単になり、また調節を細かく正確に行うことができる。
集積回路に形成する場合には、回路に必要な面積を小さ
くできる利点もある。
As described above, the waveform shaping circuit of the present invention can form a plurality of circuits having different time constants when the input pulse voltage rises and falls. Then, a pulse voltage whose rise time and fall time are adjusted can be obtained at the output terminal. Unlike the related art, there is no need to change the current of the current source or to connect a large number of complicated circuits such as operational amplifiers in parallel, so that the circuit configuration is simplified and the adjustment can be performed finely and accurately.
When formed on an integrated circuit, there is an advantage that the area required for the circuit can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の波形整形回路の実施例を示す回路図
である。
FIG. 1 is a circuit diagram showing an embodiment of a waveform shaping circuit according to the present invention.

【図2】 本発明の波形整形回路の別の実施例を示す回
路図である。
FIG. 2 is a circuit diagram showing another embodiment of the waveform shaping circuit of the present invention.

【図3】 従来の波形整形回路を示す回路図である。FIG. 3 is a circuit diagram showing a conventional waveform shaping circuit.

【図4】 従来の波形整形回路の別の回路図である。FIG. 4 is another circuit diagram of a conventional waveform shaping circuit.

【符号の説明】[Explanation of symbols]

2 電位ライン 3 電位ライン P1 接続点 S1 電圧源 2 potential line 3 potential line P1 connection point S1 voltage source

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 高電位ラインと低電位ライン間に直列接
続された極性の異なる第1と第2のトランジスタを交互
にオンすることによりその接続点に得られるパルス電圧
の立上がりと立下がり時間を調節する波形整形回路であ
り、第1のコンデンサ、並びに第2のコンデンサ及び該
第1と第2のトランジスタの少なくともいずれかのオン
動作に応動可能なスイッチ素子からなる直列回路を有
し、第1のコンデンサと該直列回路は接続点と電位ライ
ン間に並列接続されており、該スイッチ素子が応動する
ことにより第1のコンデンサと第2のコンデンサが並列
接続されることを特徴とする波形整形回路。
1. The method according to claim 1, wherein the first and second transistors having different polarities connected in series between the high-potential line and the low-potential line are alternately turned on so that the rise and fall times of the pulse voltage obtained at the connection point can be reduced. A first capacitor, a second capacitor, and a series circuit including a switch element responsive to an on operation of at least one of the first and second transistors; Wherein the first capacitor and the second capacitor are connected in parallel between the connection point and the potential line, and the first capacitor and the second capacitor are connected in parallel by the operation of the switch element. .
【請求項2】 高電位ラインと低電位ライン間に直列接
続された極性の異なる第1と第2のトランジスタを交互
にオンすることによりその接続点に得られるパルス電圧
の立上がりと立下がり時間を調節する波形整形回路であ
り、第1のコンデンサ、並びに第2のコンデンサ及び該
第1と第2のトランジスタのオン動作に応動可能であり
電流の方向が双方向性のスイッチ素子からなる直列回路
を有し、第1のコンデンサと該直列回路は接続点と低電
位ライン間に並列接続されており、スイッチ素子が応動
することにより第1のコンデンサと第2のコンデンサが
並列接続されることを特徴とする波形整形回路。
2. The method according to claim 1, wherein the first and second transistors having different polarities connected in series between the high potential line and the low potential line are alternately turned on, so that the rise and fall times of the pulse voltage obtained at the connection point can be reduced. A waveform shaping circuit for adjusting a first capacitor, a second capacitor, and a series circuit including a switch element capable of responding to the ON operation of the first and second transistors and having a bidirectional current direction. Wherein the first capacitor and the series circuit are connected in parallel between the connection point and the low potential line, and the first capacitor and the second capacitor are connected in parallel by the operation of the switch element. Waveform shaping circuit.
【請求項3】 高電位ラインと低電位ライン間に直列接
続された極性の異なる第1と第2のトランジスタを交互
にオンすることによりその接続点に得られるパルス電圧
の立上がりと立下がり時間を調節する波形整形回路であ
り、第1のコンデンサ、並びに第2のコンデンサ及び電
流の方向が一方向性であるスイッチ素子からなる複数の
直列回路を有し、第1のコンデンサは接続点と低電位ラ
イン間に接続され、直列回路のスイッチ素子は第1と第
2のトランジスタのオン動作のいずれかに応動可能にし
てあり、応動の同じスイッチ素子の直列回路ごとに接続
点と高電位ライン間、接続点と低電位ライン間に分かれ
て接続されており、スイッチ素子が応動することにより
その直列回路の第2のコンデンサが第1のコンデンサと
並列接続されることを特徴とする波形整形回路。
3. The first and second transistors having different polarities connected in series between a high potential line and a low potential line are alternately turned on, so that the rise and fall times of a pulse voltage obtained at the connection point can be reduced. A waveform shaping circuit for adjusting, comprising a first capacitor, a second capacitor, and a plurality of series circuits including a switch element having a unidirectional current direction, wherein the first capacitor has a connection point and a low potential. Connected between the lines, the switching element of the series circuit is responsive to one of the ON operations of the first and second transistors, and between the connection point and the high-potential line for each series circuit of the same responsive switching element. The second capacitor of the series circuit is connected in parallel with the first capacitor by the switch element being responsively connected between the connection point and the low potential line. A waveform shaping circuit characterized by the following.
JP9257733A 1997-09-05 1997-09-05 Waveform shaping circuit Pending JPH1188130A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9257733A JPH1188130A (en) 1997-09-05 1997-09-05 Waveform shaping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9257733A JPH1188130A (en) 1997-09-05 1997-09-05 Waveform shaping circuit

Publications (1)

Publication Number Publication Date
JPH1188130A true JPH1188130A (en) 1999-03-30

Family

ID=17310349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9257733A Pending JPH1188130A (en) 1997-09-05 1997-09-05 Waveform shaping circuit

Country Status (1)

Country Link
JP (1) JPH1188130A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008111192A1 (en) * 2007-03-14 2008-09-18 Fujitsu Microelectronics Limited Output circuit
JP2015033141A (en) * 2013-08-05 2015-02-16 スンシル ユニバーシティー リサーチ コンソルティウム テクノーパークSoongsil University Research Consortium Techno−Park Slew rate adjustment device using switching capacitor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008111192A1 (en) * 2007-03-14 2008-09-18 Fujitsu Microelectronics Limited Output circuit
GB2460772A (en) * 2007-03-14 2009-12-16 Fujitsu Microelectronics Ltd Output circuit
JPWO2008111192A1 (en) * 2007-03-14 2010-06-24 富士通マイクロエレクトロニクス株式会社 Output circuit
US8067964B2 (en) 2007-03-14 2011-11-29 Fujitsu Semiconductor Limited Output circuit
JP4952783B2 (en) * 2007-03-14 2012-06-13 富士通セミコンダクター株式会社 Output circuit
KR101164308B1 (en) * 2007-03-14 2012-07-10 후지쯔 세미컨덕터 가부시키가이샤 Output circuit
JP2015033141A (en) * 2013-08-05 2015-02-16 スンシル ユニバーシティー リサーチ コンソルティウム テクノーパークSoongsil University Research Consortium Techno−Park Slew rate adjustment device using switching capacitor

Similar Documents

Publication Publication Date Title
US6957278B1 (en) Reference -switch hysteresis for comparator applications
JPS61156762A (en) Semiconductor device
JPH1188130A (en) Waveform shaping circuit
US6734720B2 (en) Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
JP2001166839A (en) Voltage generator
JPH09321555A (en) Differential amplifier for semiconductor integrated circuit
JP2001111419A (en) Charge pump circuit
JPH04292015A (en) Circuit for controlling high-output switching-transistor
JPH03227119A (en) Ecl logic circuit
JP3674448B2 (en) Signal input circuit and signal input / output device
JPH04117716A (en) Output circuit
JPH02283123A (en) Semiconductor device
JP2678669B2 (en) Reference voltage input circuit
JP2908123B2 (en) Semiconductor device
US6717473B1 (en) Method of forming an audio amplifier voltage reference and structure therefor
EP0741458A1 (en) Integrated circuit output buffer
JPS603726A (en) Reference power source
JP2000174565A (en) Power amplifier IC and audio system
JP2914011B2 (en) Current switch circuit
JP2558878B2 (en) Capacitive coupling circuit
JP2001244758A (en) Buffer circuit and hold circuit
JP3031223B2 (en) Semiconductor integrated circuit
GB2300531A (en) Reduced swing CMOS output buffer
JPS60134506A (en) differential amplifier
JPH06104714A (en) Output circuit for semiconductor integrated circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040706