[go: up one dir, main page]

JPH1187837A - Semiconductor laser and method of manufacturing the same - Google Patents

Semiconductor laser and method of manufacturing the same

Info

Publication number
JPH1187837A
JPH1187837A JP24227597A JP24227597A JPH1187837A JP H1187837 A JPH1187837 A JP H1187837A JP 24227597 A JP24227597 A JP 24227597A JP 24227597 A JP24227597 A JP 24227597A JP H1187837 A JPH1187837 A JP H1187837A
Authority
JP
Japan
Prior art keywords
layer
region
oxidation
current injection
injection region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24227597A
Other languages
Japanese (ja)
Other versions
JP3924859B2 (en
Inventor
Koji Otsubo
孝二 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24227597A priority Critical patent/JP3924859B2/en
Publication of JPH1187837A publication Critical patent/JPH1187837A/en
Application granted granted Critical
Publication of JP3924859B2 publication Critical patent/JP3924859B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 半導体レーザ及びその製造方法に関し、エッ
ジ・エミッション型或いは面発光型の半導体レーザに酸
化物電流狭窄層を作り込むに際し、酸化の深さ、従っ
て、電流注入領域の幅や直径を正確に再現性よく確保で
きるようにする。 【解決手段】 p−AlAs酸化容易層26を含んで積
層形成された化合物半導体層、例えばn側クラッド層2
2、SCH層23、歪み量子井戸活性層24、SCH層
25、p−AlAs酸化容易層26、p側クラッド層2
7、コンタクト層28などに於けるストライプ電流注入
領域26Aの両側に沿って延在するように導入されたG
a或いはInなどの三族不純物からなる酸化抑止領域2
9と、p−AlAs酸化容易層26の外縁からストライ
プ電流注入領域26Aに向かって延在し且つ前記酸化抑
止領域29で終端されてストライプ電流注入領域26A
を画成する化合物半導体酸化物からなる絶縁領域26B
とを備える。
(57) Abstract: A semiconductor laser and a method of manufacturing the same, when forming an oxide current confinement layer in an edge emission type or surface emitting type semiconductor laser, the depth of oxidation, and therefore the current injection region, is reduced. Ensure that width and diameter can be accurately and reproducibly secured. SOLUTION: A compound semiconductor layer, for example, an n-side cladding layer 2 which is laminated and formed including a p-AlAs easily oxidizable layer 26.
2, SCH layer 23, strained quantum well active layer 24, SCH layer 25, p-AlAs easily oxidizable layer 26, p-side cladding layer 2
7. G introduced so as to extend along both sides of the stripe current injection region 26A in the contact layer 28 and the like.
Oxidation suppression region 2 made of a group III impurity such as a or In
9, a stripe current injection region 26A extending from the outer edge of the p-AlAs easy oxidation layer 26 toward the stripe current injection region 26A and being terminated by the oxidation suppression region 29.
Region 26B made of a compound semiconductor oxide that defines
And

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、酸化物を用いて電
流狭窄構造を構成した半導体レーザ及びその製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laser having a current confinement structure using an oxide and a method for manufacturing the same.

【0002】現在、面発光型半導体レーザに於いては、
電流狭窄に酸化膜を用いた極低しきい値電流のものが実
現されていて、その技術は、エッジ・エミッション型の
半導体レーザにも応用されようとしている傾向にあり、
本発明では、酸化物電流狭窄構造の製造歩留りを向上さ
せる技術を開示しようとする。
At present, in a surface emitting semiconductor laser,
Extremely low threshold current using an oxide film for current confinement has been realized, and the technology tends to be applied to edge emission type semiconductor lasers,
The present invention intends to disclose a technique for improving the manufacturing yield of an oxide current confinement structure.

【0003】[0003]

【従来の技術】図5は酸化物電流狭窄構造の従来の技術
を説明する為のエッジ・エミッション型半導体レーザを
表す要部切断正面図である。
2. Description of the Related Art FIG. 5 is a fragmentary front view showing an edge emission type semiconductor laser for explaining a conventional technique of an oxide current confinement structure.

【0004】図に於いて、1は基板、2は一導電型側ク
ラッド層、3は活性層、4は酸化物電流狭窄層、4Aは
電流注入領域、5は反対導電型側クラッド層、6はコン
タクト層、7は反対導電型側電極、8は一導電型側電
極、LOXは酸化の深さをそれぞれ示している。
In the figure, 1 is a substrate, 2 is a one-conductivity-type side cladding layer, 3 is an active layer, 4 is an oxide current confinement layer, 4A is a current injection region, 5 is an opposite conductivity-type cladding layer, 6 Indicates a contact layer, 7 indicates an electrode of the opposite conductivity type, 8 indicates an electrode of one conductivity type, and L OX indicates the depth of oxidation.

【0005】この半導体レーザに於いては、酸化物電流
狭窄層4として酸化され易い材料を用い、酸化時間に依
って電流注入領域4Aの幅を制御している。
In this semiconductor laser, a material that is easily oxidized is used for the oxide current confinement layer 4, and the width of the current injection region 4A is controlled depending on the oxidation time.

【0006】ところで、本発明が開示する技術は、エッ
ジ・エミッション型半導体レーザ以外に適用しても性能
を向上させることができ、そして、本発明の実施の形態
で面発光半導体レーザも対象にしているので、ここで、
従来の面発光型半導体レーザについて説明する。
The technology disclosed in the present invention can improve the performance even when applied to other than the edge emission type semiconductor laser, and the embodiment of the present invention is also applicable to a surface emitting semiconductor laser. So here
A conventional surface-emitting type semiconductor laser will be described.

【0007】図6は酸化物電流狭窄構造をもった面発光
型半導体レーザを表す要部切断側面図である。
FIG. 6 is a cutaway side view showing a main part of a surface emitting semiconductor laser having an oxide current confinement structure.

【0008】図に於いて、11は基板、12はDBR
((distributed Bragg refle
ctor)層、13は共振器層、14はDBR層、15
並びに16は電極、12A及び14Aは酸化物電流狭窄
層をそれぞれ示している。
In the figure, 11 is a substrate, 12 is a DBR
((Distributed Bragg refle
ctor) layer, 13 is a resonator layer, 14 is a DBR layer, 15
Reference numeral 16 denotes an electrode, and 12A and 14A denote oxide current confinement layers, respectively.

【0009】図5及び図6に見られる従来の半導体レー
ザに於ける酸化物電流狭窄層4或いは酸化物電流狭窄層
12A及び14Aに於いては、それら電流注入領域の幅
や直径、従って、酸化物領域の幅や直径は、酸化時間の
如何で制御しているものであるから、酸化温度の揺ら
ぎ、或いは、酸化温度の分布などに起因して酸化の深さ
oxが変わるので、再現性に乏しく、素子特性がばらつ
く旨の問題がある。
In the oxide current confinement layer 4 or the oxide current confinement layers 12A and 14A in the conventional semiconductor laser shown in FIGS. Since the width and diameter of the material region are controlled by the oxidation time, the oxidation depth L ox changes due to the fluctuation of the oxidation temperature or the distribution of the oxidation temperature, so that the reproducibility can be improved. And there is a problem that the device characteristics vary.

【0010】[0010]

【発明が解決しようとする課題】本発明では、エッジ・
エミッション型或いは面発光型の半導体レーザに酸化物
電流狭窄層を作り込むに際し、酸化の深さ、従って、電
流注入領域の幅や直径を正確に再現性よく確保できるよ
うにしようとする。
SUMMARY OF THE INVENTION In the present invention, the edge
When an oxide current confinement layer is formed in an emission type or surface-emitting type semiconductor laser, the depth of oxidation, that is, the width and diameter of a current injection region can be accurately and reproducibly secured.

【0011】[0011]

【課題を解決するための手段】本発明では、電流注入領
域となる部分の縁辺に難酸化領域、即ち、酸化抑止領域
を設けることで、酸化容易層を酸化させた場合、酸化の
進行を前記酸化抑止領域で停止させ、正確な幅或いは直
径をもつ電流注入領域を再現性良く形成できるようにす
るものである。
According to the present invention, when an easily oxidizable layer is oxidized by providing a hard-to-oxidize region, that is, an oxidation-suppressing region at the edge of a portion to be a current injection region, the progress of oxidation is suppressed. This is to stop at the oxidation inhibition region and to form a current injection region having an accurate width or diameter with good reproducibility.

【0012】前記したところから、本発明の半導体レー
ザ及びその製造方法に於いては、 (1)半導体酸化容易層(例えば酸化容易層26)を含
んで積層形成された化合物半導体層(例えばn側クラッ
ド層22、SCH層23、歪み量子井戸活性層24、S
CH層25、酸化容易層26、p側クラッド層27、コ
ンタクト層28など)に於けるストライプ電流注入領域
(例えばストライプ電流注入領域26A)の両側に沿っ
て延在するように導入された三族不純物(例えばGa又
はInなど)からなる酸化抑止領域(例えば酸化抑止領
域29)と、前記半導体酸化容易層の外縁から前記スト
ライプ電流注入領域に向かって延在し且つ前記酸化抑止
領域で終端されて前記ストライプ電流注入領域を画成す
る化合物半導体酸化物からなる絶縁領域(例えば絶縁領
域26B)とを備えてなることを特徴とするか、又は、
As described above, in the semiconductor laser and the method of manufacturing the same according to the present invention, (1) a compound semiconductor layer (for example, the n-side layer) including a semiconductor easily oxidizable layer (for example, the easily oxidizable layer 26) is formed. Cladding layer 22, SCH layer 23, strained quantum well active layer 24, S
Group III introduced so as to extend along both sides of a stripe current injection region (for example, stripe current injection region 26A) in CH layer 25, easy oxidation layer 26, p-side cladding layer 27, contact layer 28, and the like. An oxidation-suppressed region (for example, an oxidation-suppressed region 29) made of an impurity (for example, Ga or In), and extending from the outer edge of the semiconductor easy-to-oxidize layer toward the stripe current injection region and terminated at the oxidation-suppressed region And an insulating region (for example, an insulating region 26B) made of a compound semiconductor oxide that defines the stripe current injection region.

【0013】(2)半導体多層膜反射鏡(例えばp側D
BR層46)を含んで積層形成された化合物半導体層
(例えばn側DBR層42、n側クラッド層43、クラ
ッド兼不純物拡散抑止層43A、歪み量子井戸活性層4
4、p側クラッド層45、クラッド兼不純物拡散抑止層
45A、p側DBR層46、DBR兼コンタクト層46
A)に於ける円形電流注入領域(例えば円形電流注入領
域46B)の周縁に沿って延在するように導入された三
族不純物(例えばGa又はInなど)からなる酸化抑止
領域(例えば酸化抑止領域47)と、前記半導体多層膜
反射鏡に含まれる半導体酸化容易層(例えばAlAs
層)の外縁から前記円形電流注入領域に向かって延在し
且つ前記酸化抑止領域で終端されて前記円形電流注入領
域を画成する化合物半導体酸化物からなる絶縁領域(例
えば絶縁領域46C)とを備えてなることを特徴とする
か、又は、
(2) Semiconductor multilayer film reflecting mirror (for example, p-side D
Compound semiconductor layers (for example, n-side DBR layer 42, n-side cladding layer 43, cladding / impurity diffusion suppressing layer 43A, and strained quantum well active layer 4) including the BR layer 46).
4, p-side cladding layer 45, cladding / impurity diffusion suppressing layer 45A, p-side DBR layer 46, DBR / contact layer 46
A) An oxidation inhibition region (for example, an oxidation inhibition region) made of a group III impurity (for example, Ga or In) introduced so as to extend along the periphery of the circular current injection region (for example, the circular current injection region 46B). 47) and a semiconductor oxidizable layer (for example, AlAs) included in the semiconductor multilayer mirror.
An insulating region (for example, insulating region 46C) made of a compound semiconductor oxide extending from the outer edge of the layer toward the circular current injection region and terminating at the oxidation suppression region to define the circular current injection region. Characterized by being provided, or

【0014】(3)一導電型半導体基板(例えばn型基
板21)上に一導電型クラッド層(例えばn側クラッド
層22)と活性層(例えば歪み量子井戸活性層24)と
反対導電型半導体酸化容易層(例えばp型酸化容易層2
6)と反対導電型クラッド層(例えばp側クラッド層2
7)と反対導電型コンタクト層(例えばp型コンタクト
層28)とを積層形成する工程と、次いで、ストライプ
電流注入領域生成予定部分の両側に沿って延在するよう
に三族不純物(例えばGa或いはInなど)を導入して
酸化抑止領域(例えば酸化抑止領域29)を形成する工
程と、次いで、前記反対導電型コンタクト層の表面から
少なくとも前記反対導電型半導体酸化容易層の下地表面
に達するメサ・エッチングを行なう工程と、次いで、表
出された前記反対導電型半導体酸化容易層の外縁から前
記酸化抑止領域までの間を酸化させてストライプ電流注
入領域(例えばストライプ電流注入領域26A)を画成
する工程とが含まれてなることを特徴とするか、又は、
(3) On a semiconductor substrate of one conductivity type (for example, n-type substrate 21), a semiconductor of opposite conductivity type with a cladding layer (for example, n-side cladding layer 22) and an active layer (for example, strained quantum well active layer 24). Easy oxidation layer (for example, p-type easy oxidation layer 2
6) and a cladding layer of the opposite conductivity type (for example, p-side cladding layer 2)
7) and an opposite conductivity type contact layer (for example, a p-type contact layer 28), and then a group III impurity (for example, Ga or Ga) so as to extend along both sides of a portion where a stripe current injection region is to be formed. In) or the like to form an oxidation-suppressed region (for example, an oxidation-suppressed region 29), and then a mesa layer that reaches at least the underlayer surface of the opposite-conductivity-type semiconductor easily oxidizable layer from the surface of the opposite-conductivity-type contact layer. Performing a step of etching, and then oxidizing a portion from the exposed outer edge of the opposite conductive type semiconductor easily oxidizable layer to the oxidation suppression region to define a stripe current injection region (for example, a stripe current injection region 26A). Or a process is included, or

【0015】(4)一導電型半導体基板(例えばn型基
板41)上に一導電型半導体多層膜反射鏡(例えばn側
DBR層42)と活性層(例えば歪み量子井戸層44B
など)を含む共振器(例えば共振器44)と反対導電型
半導体多層膜反射鏡(例えばp側DBR層46)と反対
導電型コンタクト層(例えばDBR兼コンタクト層46
A)とを積層形成する工程と、次いで、円形電流注入領
域生成予定部分の周縁に沿って延在するように三族不純
物(例えばGa或いはInなど)を導入して酸化抑止領
域(例えば)を形成する工程と、次いで、前記反対導電
型コンタクト層の表面から少なくとも前記反対導電型半
導体多層膜反射鏡の下地表面に達するメサ・エッチング
を行なう工程と、次いで、表出された前記反対導電型半
導体多層膜反射鏡に含まれる反対導電型半導体酸化容易
層(例えばAlAs層)の外縁から前記酸化抑止領域ま
での間を酸化させて円形電流注入領域(例えば円形電流
注入領域46B)を画成する工程とが含まれてなること
を特徴とする。
(4) One conductive type semiconductor multilayer mirror (for example, n-side DBR layer 42) and active layer (for example, strained quantum well layer 44B) are formed on one conductive type semiconductor substrate (for example, n-type substrate 41).
), The opposite conductive type semiconductor multilayer reflector (for example, the p-side DBR layer 46) and the opposite conductive type contact layer (for example, the DBR / contact layer 46).
A), and then a group III impurity (for example, Ga or In) is introduced so as to extend along the periphery of the portion where the circular current injection region is to be formed, thereby forming an oxidation suppression region (for example). Forming, and then performing mesa etching from the surface of the opposite conductivity type contact layer to at least the underlying surface of the opposite conductivity type semiconductor multilayer mirror, and then exposing the opposite conductivity type semiconductor A step of oxidizing a region from the outer edge of the opposite conductivity type semiconductor easily oxidizable layer (for example, an AlAs layer) included in the multilayer mirror to the oxidation suppression region to define a circular current injection region (for example, a circular current injection region 46B); Is included.

【0016】前記手段を採ることに依り、半導体酸化容
易層に対する酸化は、三族イオンの注入に依って形成さ
れた酸化抑止領域に於いて確実に停止され、その酸化を
制御する為の酸化抑止領域を形成するイオン注入の精度
は、酸化物電流狭窄層の酸化を時間で制御する場合に比
較して正確さの点で大差があり、その再現性は極めて良
好であって、製造歩留りは向上する。
Owing to the above measures, the oxidation of the semiconductor easily oxidizable layer is reliably stopped in the oxidation inhibition region formed by the implantation of the group III ions, and the oxidation inhibition for controlling the oxidation is prevented. The accuracy of the ion implantation for forming the region has a great difference in accuracy compared to the case where the oxidation of the oxide current confinement layer is controlled by time, and the reproducibility is extremely good, and the manufacturing yield is improved. I do.

【0017】また、半導体酸化容易層に於ける電流注入
領域の幅や直径は、酸化抑止領域を形成する為のイオン
注入を行なう際のマスクの如何に依って簡単に選択する
ことができるから、その実施は容易である。
Further, the width and diameter of the current injection region in the semiconductor easily oxidizable layer can be easily selected depending on the mask used for ion implantation for forming the oxidation suppression region. Its implementation is easy.

【0018】[0018]

【発明の実施の形態】図1は本発明に於ける実施の形態
であるエッジ・エミッション型半導体レーザを表す要部
切断正面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a cutaway front view showing an essential part of an edge emission type semiconductor laser according to an embodiment of the present invention.

【0019】図に於いて、21は基板、22はn側クラ
ッド層、23はSCH(separate confi
nement heterostructure)層、
24は歪み量子井戸活性層、24Aはバリヤ層、24B
は量子井戸層、25はSCH層、26は酸化容易層、2
6Aはストライプ電流注入領域、26Bは絶縁領域、2
7はp側クラッド層、28はコンタクト層、29は酸化
抑止領域、30はパッシベーション膜、31はp側電
極、32はn側電極をそれぞれ示している。
In the figure, 21 is a substrate, 22 is an n-side cladding layer, and 23 is a SCH (separate configuration).
element (heterostructure) layer,
24 is a strained quantum well active layer, 24A is a barrier layer, 24B
Is a quantum well layer, 25 is an SCH layer, 26 is an easily oxidized layer, 2
6A is a stripe current injection region, 26B is an insulating region, 2
7 is a p-side cladding layer, 28 is a contact layer, 29 is an oxidation suppression region, 30 is a passivation film, 31 is a p-side electrode, and 32 is an n-side electrode.

【0020】図1に見られる半導体レーザの各構成部分
に関する主要なデータを例示すると次の通りである。
The main data concerning each component of the semiconductor laser shown in FIG. 1 is exemplified as follows.

【0021】(1) 基板21について 材料:n−GaAs 不純物:Si 不純物濃度:2×1018〔cm-3〕 厚さ:100〔μm〕(1) Substrate 21 Material: n-GaAs Impurity: Si Impurity concentration: 2 × 10 18 [cm -3 ] Thickness: 100 [μm]

【0022】(2) n側クラッド層22について 材料:n−InGaP 不純物:Si 不純物濃度:2×1018〔cm-3〕 厚さ:1〔μm〕(2) Regarding the n-side cladding layer 22 Material: n-InGaP Impurity: Si Impurity concentration: 2 × 10 18 [cm -3 ] Thickness: 1 [μm]

【0023】(3) SCH層23について 材料:i−AlGaAs 厚さ:100〔nm〕(3) Regarding the SCH layer 23 Material: i-AlGaAs Thickness: 100 [nm]

【0024】(4) 歪み量子井戸活性層24について ○ バリヤ層24A 材料:i−GaAs 厚さ:10〔nm〕 ○ 量子井戸層24B 材料:i−InGaAs 厚さ:8〔nm〕(4) Regarding the strained quantum well active layer 24 ○ The barrier layer 24A material: i-GaAs thickness: 10 [nm] ○ The quantum well layer 24B material: i-InGaAs thickness: 8 [nm]

【0025】(5) SCH層25について 材料:i−AlGaAs 厚さ:100〔nm〕(5) SCH layer 25 Material: i-AlGaAs Thickness: 100 [nm]

【0026】(6) 酸化容易層26について 材料:p−AlAs 不純物:Zn 不純物濃度:1×1018〔cm-3〕 厚さ:10〔nm〕(6) Easy oxidation layer 26 Material: p-AlAs Impurity: Zn Impurity concentration: 1 × 10 18 [cm −3 ] Thickness: 10 [nm]

【0027】(7) p側クラッド層27について 材料:p−InGaP 不純物:Zn 不純物濃度:1×1018〔cm-3〕 厚さ:1〔μm〕(7) About the p-side cladding layer 27 Material: p-InGaP Impurity: Zn Impurity concentration: 1 × 10 18 [cm -3 ] Thickness: 1 [μm]

【0028】(8) コンタクト層28について 材料:p−GaAs 不純物:Zn 不純物濃度:2×1019〔cm-3〕 厚さ:0.3〔μm〕(8) About the contact layer 28 Material: p-GaAs Impurity: Zn Impurity concentration: 2 × 10 19 [cm -3 ] Thickness: 0.3 [μm]

【0029】(9) 酸化抑止領域29について 注入イオン:Ga 加速電圧:150〔kV〕 ドーズ量:1×1013〔cm-2〕 幅:1〔μm〕 間隔:1〔μm〕(9) Oxidation suppression region 29 Implanted ions: Ga Accelerating voltage: 150 [kV] Dose: 1 × 10 13 [cm −2 ] Width: 1 [μm] Interval: 1 [μm]

【0030】(10) パッシベーション膜30につい
て 材料:SiO2 厚さ:300〔nm〕
(10) Passivation film 30 Material: SiO 2 Thickness: 300 [nm]

【0031】(11) p側電極31について 材料:Ti/Pt/Au 厚さ:100〔nm〕/300〔nm〕/3〔μm〕(11) Regarding the p-side electrode 31 Material: Ti / Pt / Au Thickness: 100 [nm] / 300 [nm] / 3 [μm]

【0032】(12) n側電極32について 材料:AuGe/Au/Au 厚さ:30〔nm〕/150〔nm〕/3〔μm〕(12) Regarding the n-side electrode 32 Material: AuGe / Au / Au Thickness: 30 [nm] / 150 [nm] / 3 [μm]

【0033】図2は図1に見られる半導体レーザを製造
する工程について説明する為の工程要所に於ける半導体
レーザを表す要部切断正面図であり、次に、図2及び図
1を参照しつつ本発明の実施の形態について説明する。
FIG. 2 is a fragmentary front view showing the semiconductor laser at a key point in the process for explaining the process of manufacturing the semiconductor laser shown in FIG. 1. Next, FIG. 2 and FIG. An embodiment of the present invention will be described with reference to FIG.

【0034】図2(A)参照 2−(1)MBE(molecular beam e
pitaxy)法を適用することに依り、基板21上に
n側クラッド層22、SCH層23、歪み量子井戸活性
層24、SCH層25、酸化容易層26、p側クラッド
層27、コンタクト層28を成長させる。尚、ここで適
用するMBE法は、例えばMOVPE(metalor
ganic vapor phase epitax
y)法などに代替して良い。
FIG. 2 (A) 2- (1) MBE (Molecular Beam E)
The n-side cladding layer 22, the SCH layer 23, the strained quantum well active layer 24, the SCH layer 25, the oxidizable layer 26, the p-side cladding layer 27, and the contact layer 28 are formed on the substrate 21 by applying the (pitaxy) method. Let it grow. The MBE method applied here is, for example, MOVPE (metalor
ganic vapor phase epitax
y) The method may be substituted.

【0035】2−(2)リソグラフィ技術に於けるレジ
スト・プロセスを適用することに依り、共振器長方向に
延在する2本の酸化抑止領域形成予定部分に開口33A
をもつレジスト膜33を形成する。
2- (2) By applying a resist process in the lithography technique, an opening 33A is formed in a portion where two oxidation suppression regions extending in the cavity length direction are to be formed.
Is formed.

【0036】ここで、開口33Aの幅は1〔μm〕、そ
して、2本の開口33Aの間隔は1〔μm〕である。
Here, the width of the opening 33A is 1 [μm], and the interval between the two openings 33A is 1 [μm].

【0037】2−(3)イオン注入法を適用することに
依り、Gaイオンの打ち込みを行なって、コンタクト層
28の表面からSCH層25の表面に達する酸化抑止領
域29を形成する。
By applying the 2- (3) ion implantation method, Ga ions are implanted to form an oxidation suppression region 29 reaching from the surface of the contact layer 28 to the surface of the SCH layer 25.

【0038】図2(B)参照 2−(4)アセトン液中に浸漬してレジスト膜33を除
去してから、改めてレジスト・プロセスを適用すること
に依り、共振器長方向に延在する電流注入領域形成予定
部分及び2本の酸化抑止領域29を覆う例えば幅10
〔μm〕程度のストライプ・レジスト膜(図示せず)を
形成する。
2 (B) 2- (4) The current extending in the cavity length direction is obtained by immersing in the acetone solution to remove the resist film 33 and then applying the resist process again. For example, a width 10 covering the portion where the implantation region is to be formed and the two oxidation suppression regions 29
A [.mu.m] stripe resist film (not shown) is formed.

【0039】2−(5)エッチャントをBr系エッチン
グ液とするウエット・エッチング法を適用することに依
り、ストライプ・レジスト膜をマスクとしてコンタクト
層28の表面から、少なくともSCH層25の表面に達
するメサ・エッチングを行なう。
2- (5) By applying a wet etching method using a Br-based etchant as an etchant, the mesa reaching at least the surface of the SCH layer 25 from the surface of the contact layer 28 using the stripe resist film as a mask.・ Perform etching.

【0040】2−(6)アセトン液中に浸漬してストラ
イプ・レジスト膜を除去してから、窒素バブリングで供
給される温度400〔℃〕の水蒸気雰囲気中で酸化容易
層26の酸化を行なう。
2- (6) The stripe resist film is removed by dipping in an acetone solution, and then the easy oxidation layer 26 is oxidized in a steam atmosphere at a temperature of 400 ° C. supplied by nitrogen bubbling.

【0041】この酸化は、Gaが導入された酸化抑止領
域29で急激に遅くなるので、そこで、殆ど停止状態に
することができ、電流注入領域26Aの幅は正確に確保
することができる。
Since this oxidation is rapidly delayed in the oxidation-suppressed region 29 into which Ga has been introduced, it can be almost stopped there, and the width of the current injection region 26A can be secured accurately.

【0042】図1参照 1−(1)CVD法を適用することに依り、全体をパッ
シベーション膜30で覆う。
FIG. 1 1- (1) The whole is covered with a passivation film 30 by applying the CVD method.

【0043】1−(2)リソグラフィ技術に於けるレジ
スト・プロセス、及び、フッ酸系エッチング液を用いた
ウエット・エッチング法を適用することに依り、メサ頂
面のパッシベーション膜30のエッチングを行なって、
幅10〔μm〕のストライプの開口を形成する。
1- (2) The passivation film 30 on the top surface of the mesa is etched by applying a resist process in the lithography technique and a wet etching method using a hydrofluoric acid-based etchant. ,
An opening of a stripe having a width of 10 [μm] is formed.

【0044】1−(3)パッシベーション膜30のエッ
チング・マスクとして用いたレジスト膜を除去してか
ら、リソグラフィ技術に於けるレジスト・プロセス、真
空蒸着法、リフト・オフ法を適用することに依り、p側
電極31を形成する。
1- (3) By removing the resist film used as an etching mask of the passivation film 30, and then applying a resist process in lithography, a vacuum deposition method, and a lift-off method, The p-side electrode 31 is formed.

【0045】1−(4)CMP(chemical m
echanical polishing)法を適用す
ることに依り、基板21の厚さが例えば100〔μm〕
程度となるように裏面を研磨する。
1- (4) CMP (chemical m
The thickness of the substrate 21 is, for example, 100 [μm] by applying the mechanical polishing method.
Polish the back surface to a degree.

【0046】1−(5)真空蒸着法を適用することに依
り、基板21の裏面にn側電極32を形成する。
1- (5) An n-side electrode 32 is formed on the back surface of the substrate 21 by applying the vacuum evaporation method.

【0047】この後、劈開して素子を完成するが、この
半導体レーザに於いては、前記したように、電流注入領
域26Aの幅が設計通りに確保されるので、全ての素子
は特性が略均一である。
Thereafter, the device is cleaved to complete the device. In this semiconductor laser, as described above, the width of the current injection region 26A is secured as designed, so that all devices have substantially the same characteristics. It is uniform.

【0048】図3は本発明に於ける実施の形態である面
発光型半導体レーザを表す要部切断側面図である。尚、
ここでは、GaAs系材料を用いた0.98〔μm〕帯
の面発光型半導体レーザを対象としている。
FIG. 3 is a sectional side view showing a main part of a surface emitting semiconductor laser according to an embodiment of the present invention. still,
Here, a 0.98 [μm] band surface emitting semiconductor laser using a GaAs-based material is targeted.

【0049】図に於いて、41は基板、42はn側DB
R層、43はn側クラッド層、43Aはクラッド兼不純
物拡散抑止層、44は活性層を含む共振器、44Aはバ
リヤ層、44Bは歪み量子井戸層、45Aはクラッド兼
不純物拡散抑止層、45はp側クラッド層、46はp側
DBR層、46AはDBR兼コンタクト層、46Bは円
形電流注入領域、46Cは絶縁領域、47は酸化抑止領
域、48はパッシベーション膜、49はp側電極、50
は無反射膜、51はn側電極をそれぞれ示している。
In the figure, 41 is a substrate, 42 is an n-side DB
R layer, 43 is an n-side cladding layer, 43A is a cladding and impurity diffusion suppressing layer, 44 is a resonator including an active layer, 44A is a barrier layer, 44B is a strained quantum well layer, 45A is a cladding and impurity diffusion suppressing layer, 45A Is a p-side cladding layer, 46 is a p-side DBR layer, 46A is a DBR / contact layer, 46B is a circular current injection region, 46C is an insulating region, 47 is an oxidation suppression region, 48 is a passivation film, 49 is a p-side electrode, 50
Denotes an anti-reflection film, and 51 denotes an n-side electrode.

【0050】図3に見られる面発光半導体レーザの各構
成部分に関する主要なデータを例示すると次の通りであ
る。
The main data concerning each component of the surface emitting semiconductor laser shown in FIG. 3 is as follows.

【0051】(1) 基板41について 材料:n−GaAs 不純物:Si 不純物濃度:2×1018〔cm-3〕 厚さ:100〔μm〕(1) Substrate 41 Material: n-GaAs Impurity: Si Impurity concentration: 2 × 10 18 [cm −3 ] Thickness: 100 [μm]

【0052】(2) DBR層42について 材料:n−GaAs(λ/4)/n−AlAs(λ/
4) 不純物:Si 不純物濃度:2×1018〔cm-3〕 層数:22.5対
(2) DBR layer 42 Material: n-GaAs (λ / 4) / n-AlAs (λ /
4) Impurity: Si Impurity concentration: 2 × 10 18 [cm −3 ] Number of layers: 22.5 pairs

【0053】(3) n側クラッド層43について 材料:n−AlGaAs 不純物:Si 不純物濃度:1×1018〔cm-3〕 厚さ:104.75〔nm〕(3) About the n-side cladding layer 43 Material: n-AlGaAs Impurity: Si Impurity concentration: 1 × 10 18 [cm -3 ] Thickness: 104.75 [nm]

【0054】(4) クラッド兼不純物拡散抑止層43
Aについて 材料:i−AlGaAs 厚さ:30〔nm〕
(4) Cladding and impurity diffusion suppressing layer 43
About A Material: i-AlGaAs Thickness: 30 [nm]

【0055】(5) 歪み量子井戸活性層44について ○ バリヤ層44A 材料:i−GaAs 厚さ:10〔nm〕 ○ 量子井戸層44B 材料:i−InGaAs 厚さ:8〔nm〕(5) Regarding strained quantum well active layer 44 ○ Barrier layer 44A Material: i-GaAs thickness: 10 [nm] ○ Quantum well layer 44B Material: i-InGaAs Thickness: 8 [nm]

【0056】(6) クラッド兼不純物拡散抑止層45
A 材料:i−AlGaAs 厚さ:30〔nm〕
(6) Cladding / impurity diffusion suppressing layer 45
A Material: i-AlGaAs Thickness: 30 [nm]

【0057】(7) p側クラッド層45について 材料:p−AlGaAs 不純物:Be 不純物濃度:1×1018〔cm-3〕 厚さ:104.75〔μm〕(7) P-side cladding layer 45 Material: p-AlGaAs Impurity: Be Impurity concentration: 1 × 10 18 [cm -3 ] Thickness: 104.75 [μm]

【0058】(8) DBR層46について 材料:p−GaAs(λ/4)/p−AlAs(λ/
4) 不純物:Be 不純物濃度:2×1018〔cm-3〕 層数:25対
(8) DBR layer 46 Material: p-GaAs (λ / 4) / p-AlAs (λ /
4) Impurity: Be Impurity concentration: 2 × 10 18 [cm −3 ] Number of layers: 25 pairs

【0059】(9) DBR兼コンタクト層46Aにつ
いて 材料p+ −GaAs 不純物:Be 不純物濃度:2×1019〔cm-3〕 厚さ:50〔nm〕
(9) DBR / Contact Layer 46A Material p + -GaAs Impurity: Be Impurity concentration: 2 × 10 19 [cm -3 ] Thickness: 50 [nm]

【0060】(10) 酸化抑止領域47について 注入イオン:Ga 加速電圧:50〔kV〕から300〔kV〕まで変化 ドーズ量:1×1013〔cm-2〕 内径:5〔μm〕 外径:7〔μm〕 幅:1〔μm〕(10) Oxidation-suppressing region 47 Implanted ion: Ga Accelerating voltage: changed from 50 [kV] to 300 [kV] Dose: 1 × 10 13 [cm −2 ] Inner diameter: 5 [μm] Outer diameter: 7 [μm] Width: 1 [μm]

【0061】(11) パッシベーション膜48につい
て 材料:SiO2 厚さ:300〔nm〕
(11) About the passivation film 48 Material: SiO 2 Thickness: 300 [nm]

【0062】(12) p側電極49について 材料:Ti/Pt/Au 厚さ:100〔nm〕/300〔nm〕/3〔μm〕(12) Regarding the p-side electrode 49 Material: Ti / Pt / Au Thickness: 100 [nm] / 300 [nm] / 3 [μm]

【0063】(13) 無反射膜50について 材料:SiN 厚さ:λ/4(13) Antireflection film 50 Material: SiN Thickness: λ / 4

【0064】(14) n側電極51について 材料:AuGe/Au/Au 厚さ:30〔nm〕/150〔nm〕/3〔μm〕(14) About the n-side electrode 51 Material: AuGe / Au / Au Thickness: 30 [nm] / 150 [nm] / 3 [μm]

【0065】図4は図3に見られる面発光半導体レーザ
を製造する工程について説明する為の工程要所に於ける
面発光半導体レーザを表す要部切断正面図であり、次
に、図4及び図3を参照しつつ本発明の実施の形態につ
いて説明する。
FIG. 4 is a fragmentary front view showing the surface emitting semiconductor laser at a key point in the process for explaining the process of manufacturing the surface emitting semiconductor laser shown in FIG. 3. Next, FIG. An embodiment of the present invention will be described with reference to FIG.

【0066】図4(A)参照 4−(1)MBE法を適用することに依り、基板41上
にDBR層42、n側クラッド層43、クラッド兼不純
物拡散抑止層43A、歪み量子井戸活性層44、クラッ
ド層兼不純物拡散抑止層45A、p側クラッド層45、
DBR層46、DBR兼コンタクト層46Aを成長させ
る。尚、ここで適用するMBE法は、例えばMOVPE
法などに代替して良い。
4 (A) 4- (1) By applying the MBE method, a DBR layer 42, an n-side cladding layer 43, a cladding / impurity diffusion suppressing layer 43A, a strained quantum well active layer are formed on a substrate 41. 44, a cladding layer / impurity diffusion suppressing layer 45A, a p-side cladding layer 45,
The DBR layer 46 and the DBR / contact layer 46A are grown. The MBE method applied here is, for example, MOVPE
You may substitute the law.

【0067】4−(2)リソグラフィ技術に於けるレジ
スト・プロセスを適用することに依り、酸化抑止領域形
成予定部分上に対応し、内径5〔μm〕及び外径7〔μ
m〕、従って、幅1〔μm〕の円形帯状開口52Aをも
ったレジスト膜52を形成する。
4- (2) By applying the resist process in the lithography technique, the inner diameter is 5 [μm] and the outer diameter is 7 [μm] corresponding to the portion where the oxidation suppression region is to be formed.
m], so that a resist film 52 having a circular band-shaped opening 52A having a width of 1 [μm] is formed.

【0068】4−(3)イオン注入法を適用することに
依り、レジスト膜52をマスクとしてDBR層の深さ方
向全体にGaイオンの打ち込みを行なって酸化抑止領域
47を形成する。
4- (3) By applying the ion implantation method, Ga ions are implanted in the entire depth direction of the DBR layer using the resist film 52 as a mask to form the oxidation suppression region 47.

【0069】図4(B)参照 4−(4)アセトン液中に浸漬してレジスト膜52を除
去してから、改めてレジスト・プロセスを適用すること
に依り、電流注入領域形成予定部分並びに酸化抑止領域
47を覆うと共にそれ等の外側に伸び出る直径例えば2
0〔μm〕程度の円形レジスト膜(図示せず)を形成す
る。
Referring to FIG. 4B, 4- (4) the resist film 52 is removed by immersion in an acetone solution, and then a resist process is applied again. A diameter covering the areas 47 and extending outwardly thereof, for example 2
A circular resist film (not shown) of about 0 [μm] is formed.

【0070】4−(5)エッチャントをBr系エッチン
グ液とするウエット・エッチング法を適用することに依
り、円形レジスト膜をマスクとしてDBR兼コンタクト
層46Aの表面から、少なくともp側クラッド層45の
表面に達するメサ・エッチングを行なう。
4- (5) At least the surface of the p-side cladding layer 45 from the surface of the DBR / contact layer 46A using the circular resist film as a mask by applying a wet etching method using a Br-based etchant as an etchant. Etching is performed to reach.

【0071】4−(6)アセトン液中に浸漬して円形レ
ジスト膜を除去してから、窒素バブリングで供給される
温度400〔℃〕の水蒸気雰囲気中でDBR層46中の
半導体酸化容易層であるAlAs層の酸化を行なう。
4- (6) After removing the circular resist film by immersion in an acetone solution, the semiconductor oxidizable layer in the DBR layer 46 is removed in a steam atmosphere at a temperature of 400 ° C. supplied by nitrogen bubbling. An AlAs layer is oxidized.

【0072】この酸化も、Gaが導入された酸化抑止領
域47で急激に遅くなるので、そこで、殆ど停止状態に
することができ、電流注入領域46Aの直径は正確に確
保することができる。
This oxidation is also slowed down abruptly in the oxidation-suppressed region 47 into which Ga is introduced, so that it can be almost stopped, and the diameter of the current injection region 46A can be secured accurately.

【0073】図3参照 3−(1)CVD法を適用することに依り、全体をのS
iO2 からなるパッシベーション膜48で覆う。
FIG. 3 3- (1) By applying the CVD method, the entire S
It is covered with a passivation film 48 made of iO 2 .

【0074】3−(2)リソグラフィ技術に於けるレジ
スト・プロセス、及び、フッ酸系エッチング液を用いた
ウエット・エッチング法を適用することに依り、メサ頂
面のパッシベーション膜48のエッチングを行なって、
直径10〔μm〕の円形開口を形成する。
3- (2) The passivation film 48 on the top surface of the mesa is etched by applying a resist process in the lithography technique and a wet etching method using a hydrofluoric acid-based etchant. ,
A circular opening having a diameter of 10 [μm] is formed.

【0075】3−(3)パッシベーション膜48のエッ
チング・マスクとして用いたレジスト膜を除去してか
ら、リソグラフィ技術に於けるレジスト・プロセス、真
空蒸着法、リフト・オフ法を適用することに依り、p側
電極49を形成する。
3- (3) After removing the resist film used as an etching mask for the passivation film 48, a resist process in lithography, a vacuum deposition method, and a lift-off method are applied. A p-side electrode 49 is formed.

【0076】3−(4)CMP法を適用することに依
り、基板41の厚さが例えば100〔μm〕程度となる
ように裏面を研磨する。
3- (4) By applying the CMP method, the back surface is polished so that the thickness of the substrate 41 becomes, for example, about 100 [μm].

【0077】3−(5)リソグラフィ技術に於けるレジ
スト・プロセス、真空蒸着法、リフト・オフ法を適用す
ることに依り、厚さがλ/4、従って、2450〔Å〕
である無反射膜50及びn側電極51を形成する。
3- (5) The thickness is λ / 4 due to the application of the resist process, the vacuum deposition method, and the lift-off method in the lithography technique.
The anti-reflection film 50 and the n-side electrode 51 are formed.

【0078】この後、劈開して素子を完成するが、この
面発光型半導体レーザでは、前記したように、電流注入
領域46Bの直径が設計通りに確保されるので、全ての
素子は特性が略均一である。
Thereafter, the device is cleaved to complete the device. In this surface-emitting type semiconductor laser, as described above, the diameter of the current injection region 46B is secured as designed, so that all devices have substantially the same characteristics. It is uniform.

【0079】[0079]

【発明の効果】本発明に依って得られる半導体レーザに
於いては、半導体酸化容易層を含んで積層形成された化
合物半導体層に於けるストライプ電流注入領域の両側に
沿って延在するように導入された三族不純物からなる酸
化抑止領域と、前記半導体酸化容易層の外縁から前記ス
トライプ電流注入領域に向かって延在し且つ前記酸化抑
止領域で終端されて前記ストライプ電流注入領域を画成
する化合物半導体酸化物からなる絶縁領域とを備える
か、或いは、半導体多層膜反射鏡を含んで積層形成され
た化合物半導体層に於ける円形電流注入領域の周縁に沿
って延在するように導入された三族不純物からなる酸化
抑止領域と、前記半導体多層膜反射鏡に含まれる半導体
酸化容易層の外縁から前記円形電流注入領域に向かって
延在し且つ前記酸化抑止領域で終端されて前記円形電流
注入領域を画成する化合物半導体酸化物からなる絶縁領
域とを備える。
In the semiconductor laser obtained according to the present invention, the compound semiconductor layer including the semiconductor oxidizable layer is formed so as to extend along both sides of the stripe current injection region in the compound semiconductor layer. An oxidation-suppressing region made of an introduced group III impurity, and extending from an outer edge of the semiconductor easily oxidizable layer toward the stripe current-injecting region and terminating at the oxidation suppressing region to define the stripe current-injecting region. Or an insulating region made of a compound semiconductor oxide, or introduced so as to extend along the periphery of a circular current injection region in a compound semiconductor layer formed by lamination including a semiconductor multilayer mirror. An oxidation-suppressing region made of a group III impurity, and extending from the outer edge of the semiconductor easily oxidizable layer included in the semiconductor multilayer mirror toward the circular current injection region; Are terminated with stop region and a said circular current injection region defines a compound semiconductor oxide insulating regions.

【0080】前記構成を採ることに依り、半導体酸化容
易層に対する酸化は、三族イオンの注入に依って形成さ
れた酸化抑止領域に於いて確実に停止され、その酸化を
制御する為の酸化抑止領域を形成するイオン注入の精度
は、酸化物電流狭窄層の酸化を時間で制御する場合に比
較して正確さの点で大差があり、その再現性は極めて良
好であって、製造歩留りは向上する。
By adopting the above configuration, the oxidation of the semiconductor easily oxidizable layer is reliably stopped in the oxidation suppression region formed by the implantation of the group III ions, and the oxidation suppression for controlling the oxidation is performed. The accuracy of the ion implantation for forming the region has a great difference in accuracy compared to the case where the oxidation of the oxide current confinement layer is controlled by time, and the reproducibility is extremely good, and the manufacturing yield is improved. I do.

【0081】また、半導体酸化容易層に於ける電流注入
領域の幅や直径は、酸化抑止領域を形成する為のイオン
注入を行なう際のマスクの如何に依って簡単に選択する
ことができ、その実施は容易である。
Further, the width and diameter of the current injection region in the semiconductor easily oxidizable layer can be easily selected depending on the mask used for ion implantation for forming the oxidation suppression region. Implementation is easy.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に於ける実施の形態であるエッジ・エミ
ッション型半導体レーザを表す要部切断正面図である。
FIG. 1 is a fragmentary front view showing an edge emission type semiconductor laser according to an embodiment of the present invention.

【図2】図1に見られる半導体レーザを製造する工程に
ついて説明する為の工程要所に於ける半導体レーザを表
す要部切断正面図である。
FIG. 2 is a fragmentary front view showing the semiconductor laser in a process step for explaining a process of manufacturing the semiconductor laser shown in FIG. 1;

【図3】本発明に於ける実施の形態である面発光型半導
体レーザを表す要部切断側面図である。
FIG. 3 is a cutaway side view showing a main part of a surface-emitting type semiconductor laser according to an embodiment of the present invention.

【図4】図3に見られる半導体レーザを製造する工程に
ついて説明する為の工程要所に於ける半導体レーザを表
す要部切断正面図である。
FIG. 4 is a fragmentary front view showing the semiconductor laser at a key step in the process for explaining the step of manufacturing the semiconductor laser shown in FIG. 3;

【図5】酸化物電流狭窄構造の従来の技術を説明する為
のエッジ・エミッション型半導体レーザを表す要部切断
正面図である。
FIG. 5 is a fragmentary front view showing an edge emission type semiconductor laser for explaining a conventional technique of an oxide current confinement structure.

【図6】酸化物電流狭窄構造をもった面発光型半導体レ
ーザを表す要部切断側面図である。
FIG. 6 is a fragmentary side view showing a surface emitting semiconductor laser having an oxide current confinement structure.

【符号の説明】[Explanation of symbols]

21 基板 22 n側クラッド層 23 SCH層 24 歪み量子井戸活性層 24A バリヤ層 24B 量子井戸層 25 SCH層 26 酸化容易層 26A ストライプ電流注入領域 26B 絶縁領域 27 p側クラッド層 28 コンタクト層 29 酸化抑止領域 30 パッシベーション膜 31 p側電極 32 n側電極 Reference Signs List 21 substrate 22 n-side cladding layer 23 SCH layer 24 strained quantum well active layer 24A barrier layer 24B quantum well layer 25 SCH layer 26 easy oxidation layer 26A stripe current injection region 26B insulating region 27 p-side cladding layer 28 contact layer 29 oxidation prevention region Reference Signs List 30 passivation film 31 p-side electrode 32 n-side electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】半導体酸化容易層を含んで積層形成された
化合物半導体層に於けるストライプ電流注入領域の両側
に沿って延在するように導入された三族不純物からなる
酸化抑止領域と、 前記半導体酸化容易層の外縁から前記ストライプ電流注
入領域に向かって延在し且つ前記酸化抑止領域で終端さ
れて前記ストライプ電流注入領域を画成する化合物半導
体酸化物からなる絶縁領域とを備えてなることを特徴と
するエッジ・エミッション型半導体レーザ。
An oxidation-suppressing region comprising a group III impurity introduced so as to extend along both sides of a stripe current injection region in a compound semiconductor layer laminated including an easily oxidizable semiconductor layer; An insulating region made of a compound semiconductor oxide that extends from an outer edge of the semiconductor easy oxidation layer toward the stripe current injection region and is terminated by the oxidation suppression region to define the stripe current injection region. An edge emission type semiconductor laser characterized by the following.
【請求項2】半導体多層膜反射鏡を含んで積層形成され
た化合物半導体層に於ける円形電流注入領域の周縁に沿
って延在するように導入された三族不純物からなる酸化
抑止領域と、 前記半導体多層膜反射鏡に含まれる半導体酸化容易層の
外縁から前記円形電流注入領域に向かって延在し且つ前
記酸化抑止領域で終端されて前記円形電流注入領域を画
成する化合物半導体酸化物からなる絶縁領域とを備えて
なることを特徴とする面発光型半導体レーザ。
2. An oxidation-suppressing region comprising a Group III impurity introduced so as to extend along the periphery of a circular current injection region in a compound semiconductor layer laminated and including a semiconductor multilayer film reflecting mirror; A compound semiconductor oxide extending from the outer edge of the semiconductor oxidizable layer included in the semiconductor multilayer mirror toward the circular current injection region and terminating at the oxidation suppression region to define the circular current injection region. A surface-emitting type semiconductor laser comprising: an insulating region.
【請求項3】一導電型半導体基板上に一導電型クラッド
層と活性層と反対導電型半導体酸化容易層と反対導電型
クラッド層と反対導電型コンタクト層とを積層形成する
工程と、 次いで、ストライプ電流注入領域生成予定部分の両側に
沿って延在するように三族不純物を導入して酸化抑止領
域を形成する工程と、 次いで、前記反対導電型コンタクト層の表面から少なく
とも前記反対導電型半導体酸化容易層の下地表面に達す
るメサ・エッチングを行なう工程と、 次いで、表出された前記反対導電型半導体酸化容易層の
外縁から前記酸化抑止領域までの間を酸化させてストラ
イプ電流注入領域を画成する工程とが含まれてなること
を特徴とするエッジ・エミッション型半導体レーザの製
造方法。
3. A step of laminating a one-conductivity-type cladding layer, an active layer, an opposite-conductivity-type semiconductor easily oxidizable layer, an opposite-conductivity-type cladding layer, and an opposite-conductivity-type contact layer on a one-conduction-type semiconductor substrate; Forming a group III impurity so as to extend along both sides of the portion where the stripe current injection region is to be formed, thereby forming an oxidation suppression region; and then, at least the opposite conductivity type semiconductor from the surface of the opposite conductivity type contact layer. Performing a mesa etching to reach a base surface of the easy oxidation layer, and then oxidize a portion from the outer edge of the exposed opposite conductivity type semiconductor easy oxidation layer to the oxidation suppression region to define a stripe current injection region. And a manufacturing method of the edge emission type semiconductor laser.
【請求項4】一導電型半導体基板上に一導電型半導体多
層膜反射鏡と活性層を含む共振器と反対導電型半導体多
層膜反射鏡と反対導電型コンタクト層とを積層形成する
工程と、 次いで、円形電流注入領域生成予定部分の周縁に沿って
延在するように三族不純物を導入して酸化抑止領域を形
成する工程と、 次いで、前記反対導電型コンタクト層の表面から少なく
とも前記反対導電型半導体多層膜反射鏡の下地表面に達
するメサ・エッチングを行なう工程と、 次いで、表出された前記反対導電型半導体多層膜反射鏡
に含まれる反対導電型半導体酸化容易層の外縁から前記
酸化抑止領域までの間を酸化させて円形電流注入領域を
画成する工程とが含まれてなることを特徴とする面発光
型半導体レーザの製造方法。
4. A step of laminating a one-conductivity-type semiconductor multilayer mirror, a resonator including an active layer, an opposite-conductivity-type semiconductor multilayer reflector, and an opposite-conductivity-type contact layer on a one-conductivity-type semiconductor substrate; Next, a step of forming an oxidation suppression region by introducing a Group III impurity so as to extend along the periphery of the portion where the circular current injection region is to be formed, and then forming at least the opposite conductivity from the surface of the opposite conductivity type contact layer. Performing a mesa etching reaching the base surface of the type semiconductor multilayer reflector; and then suppressing the oxidation from the outer edge of the opposite conductive type semiconductor oxidizable layer included in the exposed opposite type semiconductor multilayer reflector. Oxidizing the region up to the region to define a circular current injection region.
JP24227597A 1997-09-08 1997-09-08 Semiconductor laser and manufacturing method thereof Expired - Fee Related JP3924859B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24227597A JP3924859B2 (en) 1997-09-08 1997-09-08 Semiconductor laser and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24227597A JP3924859B2 (en) 1997-09-08 1997-09-08 Semiconductor laser and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH1187837A true JPH1187837A (en) 1999-03-30
JP3924859B2 JP3924859B2 (en) 2007-06-06

Family

ID=17086846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24227597A Expired - Fee Related JP3924859B2 (en) 1997-09-08 1997-09-08 Semiconductor laser and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3924859B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102687A (en) * 1999-09-30 2001-04-13 Furukawa Electric Co Ltd:The Semiconductor laser element
JP2001251017A (en) * 1999-12-27 2001-09-14 Xerox Corp Semiconductor structure and method of manufacturing the same
JP2003115635A (en) * 2001-08-03 2003-04-18 Furukawa Electric Co Ltd:The Surface emitting semiconductor laser element
JP2005142361A (en) * 2003-11-06 2005-06-02 Toshiba Corp Surface-emitting semiconductor element and its manufacturing method
JP2006324582A (en) * 2005-05-20 2006-11-30 Seiko Epson Corp Surface emitting semiconductor laser and manufacturing method thereof
JP2007036169A (en) * 2005-07-22 2007-02-08 Kaitokui Denshi Kogyo Kofun Yugenkoshi Surface emitting laser and manufacturing method of same
JP2008130709A (en) * 2006-11-20 2008-06-05 Ricoh Co Ltd Manufacturing method of semiconductor laser, semiconductor laser manufacturing apparatus, the semiconductor laser, optical scanning apparatus, image forming device, optical transmission module, and optical transmission system
CN114300945A (en) * 2022-03-09 2022-04-08 广东先导院科技有限公司 Preparation method of ridge waveguide structure for GaAs edge-emitting laser

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102687A (en) * 1999-09-30 2001-04-13 Furukawa Electric Co Ltd:The Semiconductor laser element
JP2001251017A (en) * 1999-12-27 2001-09-14 Xerox Corp Semiconductor structure and method of manufacturing the same
JP2003115635A (en) * 2001-08-03 2003-04-18 Furukawa Electric Co Ltd:The Surface emitting semiconductor laser element
JP2005142361A (en) * 2003-11-06 2005-06-02 Toshiba Corp Surface-emitting semiconductor element and its manufacturing method
JP2006324582A (en) * 2005-05-20 2006-11-30 Seiko Epson Corp Surface emitting semiconductor laser and manufacturing method thereof
JP2007036169A (en) * 2005-07-22 2007-02-08 Kaitokui Denshi Kogyo Kofun Yugenkoshi Surface emitting laser and manufacturing method of same
JP2008130709A (en) * 2006-11-20 2008-06-05 Ricoh Co Ltd Manufacturing method of semiconductor laser, semiconductor laser manufacturing apparatus, the semiconductor laser, optical scanning apparatus, image forming device, optical transmission module, and optical transmission system
CN114300945A (en) * 2022-03-09 2022-04-08 广东先导院科技有限公司 Preparation method of ridge waveguide structure for GaAs edge-emitting laser

Also Published As

Publication number Publication date
JP3924859B2 (en) 2007-06-06

Similar Documents

Publication Publication Date Title
US7098059B2 (en) Surface emitting semiconductor laser and process for producing the same including forming an insulating layer on the lower reflector
US5985683A (en) Method for producing an aperture comprising an oxidized region and a semiconductor material
US5416044A (en) Method for producing a surface-emitting laser
KR101148287B1 (en) Vcsel having an air gap and protective coating
US5838705A (en) Light emitting device having a defect inhibition layer
JP2545188B2 (en) Embedded heterostructure laser
JP2019519120A (en) Weak index guided interband cascade laser with no top clad layer grown or with thin top clad layer
JP3188658B2 (en) Surface emitting semiconductor laser and method of manufacturing the same
JP3814432B2 (en) Compound semiconductor light emitting device
JP3924859B2 (en) Semiconductor laser and manufacturing method thereof
US20040144984A1 (en) Fabrication method for surface emitting semiconductor device and surface emitting semiconductor device
EP0275209B1 (en) A semi conductor laser device
US6654396B1 (en) Semiconductor laser device and method for fabricating thereof
WO2002050968A1 (en) Surface-emitting laser, method of manufacture thereof, and surface-emitting laser array
JP3797798B2 (en) Manufacturing method of semiconductor light emitting device
US6728287B2 (en) Surface emitting semiconductor laser device capable of improving heat radiation efficiency and its manufacture method
JPH0888435A (en) Semiconductor laser
JP2006019470A (en) Surface emitting semiconductor laser and optical module
JP6186676B2 (en) Manufacturing method of optical semiconductor device
US20070127533A1 (en) Long-wavelength vertical cavity surface emitting lasers having oxide aperture and method for manufacturing the same
JP3699842B2 (en) Compound semiconductor light emitting device
JPH10261830A (en) Surface emitting semiconductor laser and method of manufacturing the same
US7508857B2 (en) Semiconductor laser diode and method of manufacturing the same
JP2003046193A (en) Semiconductor laser and method of manufacturing the same
JP2003332674A (en) Semiconductor laser element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060502

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees