JPH118439A - Nitride semiconductor light-emitting device and manufacture thereof - Google Patents
Nitride semiconductor light-emitting device and manufacture thereofInfo
- Publication number
- JPH118439A JPH118439A JP15934197A JP15934197A JPH118439A JP H118439 A JPH118439 A JP H118439A JP 15934197 A JP15934197 A JP 15934197A JP 15934197 A JP15934197 A JP 15934197A JP H118439 A JPH118439 A JP H118439A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- semiconductor layer
- doped
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、例えば発光ダイオード
(LED)、レーザダイオード(LD)等に使用される
窒化物半導体よりなる発光素子と、その発光素子の製造
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device made of a nitride semiconductor used for a light emitting diode (LED), a laser diode (LD), and the like, and a method of manufacturing the light emitting device.
【0002】[0002]
【従来の技術】窒化物半導体は高輝度青色LED、純緑
色LEDの材料として、フルカラーLEDディスプレ
イ、交通信号等で最近実用化されたばかりである。これ
らの各種デバイスに使用されるLEDは、n型窒化物半
導体層とp型窒化物半導体層との間に、単一量子井戸構
造(SQW:Single-Quantum- Well)のInGaNより
なる活性層が挟まれたダブルへテロ構造を有している。
青色、緑色等の波長はInGaN活性層のIn組成比を
増減することで決定されている。2. Description of the Related Art Nitride semiconductors have just recently been put to practical use in full-color LED displays, traffic signals and the like as materials for high-brightness blue LEDs and pure green LEDs. LEDs used for these various devices have an active layer made of InGaN having a single quantum well structure (SQW) between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer. It has a double hetero structure sandwiched between.
Wavelengths such as blue and green are determined by increasing or decreasing the In composition ratio of the InGaN active layer.
【0003】また、本出願人は、この材料を用いてパル
ス電流下、室温での410nmのレーザ発振を世界で初
めて発表した{例えば、Jpn.J.Appl.Phys.35(1996)L74、
Jpn.J.Appl.Phys.35(1996)L217等}。このレーザ素子
は、InGaNを用いた多重量子井戸構造の活性層を有
するダブルへテロ構造を有し、パルス幅2μs、パルス
周期2msの条件で、閾値電流610mA、閾値電流密
度8.7kA/cm2、410nmの発振を示す。さら
に、我々は改良したレーザ素子をAppl.Phys.Lett.69(19
96)1477において発表した。このレーザ素子は、p型窒
化物半導体層の一部にリッジストライプが形成された構
造を有しており、パルス幅1μs、パルス周期1ms、
デューティー比0.1%で、閾値電流187mA、閾値
電流密度3kA/cm2、410nmの発振を示す。そし
て、さらに我々は室温での連続発振にも初めて成功し、
発表した。{例えば、日経エレクトロニクス 1996年12月
2日号技術速報、Appl.Phys.Lett.69(1996)3034、Appl.P
hys.Lett.69(1996)4056 等}、このレーザ素子は20℃
において、閾値電流密度3.6kA/cm2、閾値電圧
5.5V、1.5mW出力において、27時間の連続発
振を示す。そして今現在、世界中で本出願人以外に窒化
物半導体レーザ素子の連続発振に成功している報告はさ
れていない。Further, the present applicant has announced for the first time in the world a 410 nm laser oscillation at room temperature under pulse current using this material {for example, Jpn. J. Appl. Phys. 35 (1996) L74,
Jpn.J.Appl.Phys.35 (1996) L217}. This laser device has a double heterostructure having an active layer of a multiple quantum well structure using InGaN, and has a threshold current of 610 mA and a threshold current density of 8.7 kA / cm 2 under the conditions of a pulse width of 2 μs and a pulse period of 2 ms. , 410 nm oscillation. In addition, we developed the improved laser device in Appl.Phys.Lett. 69 (19
96) 1477. This laser device has a structure in which a ridge stripe is formed in a part of a p-type nitride semiconductor layer, and has a pulse width of 1 μs, a pulse period of 1 ms,
At a duty ratio of 0.1%, oscillation at a threshold current of 187 mA, a threshold current density of 3 kA / cm 2 , and 410 nm is shown. And we succeeded in continuous oscillation at room temperature for the first time,
Announced. {For example, Nikkei Electronics December 1996
2nd issue technical bulletin, Appl.Phys.Lett.69 (1996) 3034, Appl.P
hys. Lett. 69 (1996) 4056 etc.}
, A continuous oscillation for 27 hours is shown at a threshold current density of 3.6 kA / cm 2 , a threshold voltage of 5.5 V, and an output of 1.5 mW. At present, no report has been made worldwide on successful continuous oscillation of a nitride semiconductor laser device other than the present applicant.
【0004】[0004]
【発明が解決しようとする課題】前記レーザ素子は、い
わゆる電極ストライプ型の構造を有しており、ストライ
プ幅数μmのp電極に電流を集中させて、リッジ下部に
ある活性層を発光させ、活性層端面に形成された共振面
で発光を共振させて、活性層端面からレーザ光が出射さ
れる。このレーザ素子の場合、活性層に電流を集中させ
るための電流狭窄層は窒化物半導体層内部には設けられ
ておらず、ストライプ状のp電極で電流を集中させるよ
うにしている。一方、光閉じ込めとしては、活性層より
もバンドギャップエネルギーが大きい窒化物半導体より
なるクラッド層と、活性層上部にあるリッジ構造とで行
っている。活性層の光閉じ込めと電流狭窄とを同時に行
うことができれば、従来よりももっと簡単な構造でレー
ザ発振が実現できる。従って本発明は主として窒化物半
導体よりなるレーザ素子の新規な構造と、その製造方法
を提供することにある。The laser device has a so-called electrode stripe type structure, in which a current is concentrated on a p-electrode having a stripe width of several μm to cause an active layer below the ridge to emit light. Laser light is emitted from the active layer end surface by causing light emission to resonate on the resonance surface formed on the active layer end surface. In the case of this laser device, a current constriction layer for concentrating current in the active layer is not provided inside the nitride semiconductor layer, and current is concentrated on the stripe-shaped p-electrode. On the other hand, light confinement is performed by using a cladding layer made of a nitride semiconductor having a band gap energy larger than that of the active layer and a ridge structure above the active layer. If the light confinement of the active layer and the current confinement can be performed at the same time, laser oscillation can be realized with a simpler structure than before. Accordingly, an object of the present invention is to provide a novel structure of a laser device mainly composed of a nitride semiconductor and a method of manufacturing the same.
【0005】[0005]
【課題を解決するための手段】本発明の窒化物半導体素
子は、活性層とn型不純物がドープされた第1の窒化物
半導体層との間、若しくは活性層とp型不純物がドープ
された第2の窒化物半導体層との間にアルミニウムを含
む第3の窒化物半導体層が形成されており、その第3の
窒化物半導体層の一部にアルミニウムの酸化物を含むこ
とを特徴とする。本発明において、活性層、第3の窒化
物半導体層、及び第1の窒化物半導体層とは接して形成
されていなくても良く、また活性層、第3の窒化物半導
体層、及び第2の窒化物半導体層とは接して形成されて
いなくても良い。According to the present invention, there is provided a nitride semiconductor device comprising: an active layer and a first nitride semiconductor layer doped with an n-type impurity; or an active layer and a p-type impurity doped with an p-type impurity. A third nitride semiconductor layer containing aluminum is formed between the second nitride semiconductor layer and the second nitride semiconductor layer, and a part of the third nitride semiconductor layer contains an oxide of aluminum. . In the present invention, the active layer, the third nitride semiconductor layer, and the first nitride semiconductor layer do not have to be formed in contact with the active layer, the third nitride semiconductor layer, and the second nitride semiconductor layer. May not be formed in contact with the nitride semiconductor layer.
【0006】本発明の発光素子において、第3の窒化物
半導体層は第1の窒化物半導体層、及び第2の窒化物半
導体層よりもアルミニウムが多く含まれていることを特
徴とする。[0006] In the light-emitting element of the present invention, the third nitride semiconductor layer contains more aluminum than the first nitride semiconductor layer and the second nitride semiconductor layer.
【0007】また本発明の発光素子の製造方法は、基板
上部に、n型不純物を含む第1の窒化物半導体層と、活
性層と、p型不純物を含む第2の窒化物半導体とを成長
させるA工程、さらに活性層と第1の窒化物半導体層と
の間、若しくは活性層と第2の窒化物半導体層との間
に、アルミニウムを含む第3の窒化物半導体層を成長さ
せるB工程、A工程とB工程とを行った後、第3の窒化
物半導体層の周辺を露出させ、少なくとも酸素を含む雰
囲気中、若しくは水分を含む雰囲気中で加熱することに
より、第3の窒化物半導体層の一部を酸化させるC工程
とを具備することを特徴とする。Further, according to the method of manufacturing a light emitting device of the present invention, a first nitride semiconductor layer containing an n-type impurity, an active layer, and a second nitride semiconductor containing a p-type impurity are grown on a substrate. A step of growing a third nitride semiconductor layer containing aluminum between the active layer and the first nitride semiconductor layer or between the active layer and the second nitride semiconductor layer After performing the steps A and B, the periphery of the third nitride semiconductor layer is exposed and heated in an atmosphere containing at least oxygen or an atmosphere containing moisture, so that the third nitride semiconductor layer is exposed. C step of oxidizing a part of the layer.
【0008】[0008]
【発明の実施の形態】図1は本発明の発光素子の一構造
を示す模式的な断面図であり、具体的にはレーザ光の共
振方向に対して垂直な方向でレーザ素子を切断した際の
図を示している。基本的な構造としては窒化物半導体と
異なる材料よりなる基板(図示していない。)の上に成
長させたGaN基板10の上に、SiドープGaNより
なるn側バッファ層11、SiドープAlGaNよりな
るn側クラッド層12、SiドープGaNよりなるn側
光ガイド層13、InGaNとGaNとが積層されてな
る多重量子井戸構造の活性層14、MgドープAlGa
Nよりなるp側キャップ層15、MgドープGaNより
なるp側光ガイド層16、MgドープAlGaNよりな
るp側クラッド層17、AlGaNよりなり、AlGa
Nの一部にAl酸化物を含む電流狭窄層30、Mgドー
プGaNよりなるp側コンタクト層18が積層された構
造を有している。p側コンタクト層18のほぼ全面には
p電極19が形成され、エッチングにより露出されたn
側バッファ層11の表面にはn電極20が形成されてい
るFIG. 1 is a schematic cross-sectional view showing one structure of a light emitting device of the present invention. Specifically, FIG. 1 shows a light emitting device cut in a direction perpendicular to a resonance direction of laser light. FIG. As a basic structure, on a GaN substrate 10 grown on a substrate (not shown) made of a material different from the nitride semiconductor, an n-side buffer layer 11 made of Si-doped GaN, N-side cladding layer 12, n-side light guide layer 13 made of Si-doped GaN, active layer 14 having a multiple quantum well structure in which InGaN and GaN are stacked, Mg-doped AlGa
A p-side cap layer 15 made of N, a p-side optical guide layer 16 made of Mg-doped GaN, a p-side cladding layer 17 made of Mg-doped AlGaN,
It has a structure in which a current confinement layer 30 containing Al oxide in part of N and a p-side contact layer 18 made of Mg-doped GaN are stacked. A p-electrode 19 is formed on almost the entire surface of the p-side contact layer 18, and the n-electrode exposed by etching is formed.
An n-electrode 20 is formed on the surface of the side buffer layer 11
【0009】Al酸化物を含む電流狭窄層30は、活性
層14と、p側コンタクト層18との間、若しくは活性
層14とn側バッファ層11との間であれば、任意の位
置に形成することができる。即ち、活性層とn型不純物
がドープされた第1の窒化物半導体層、又は活性層とp
型不純物がドープされた第2の窒化物半導体層との間で
あれば、任意の層間に形成できる。電流狭窄層30は、
例えば図1に示すように、Al、Ga酸化物が含まれる
周辺部のa領域と、酸化物が含まれない中心部のb領域
とからなる。a領域は酸化物が含まれるために高抵抗と
なるが、b領域は低抵抗(図1の場合、p導電型)のま
まである。一方、電流狭窄層をn層側に形成した場合に
は、周辺部a領域は高抵抗とし、中央部b領域はn導電
型とする。b層の領域は10μm以下、さらに好ましく
は5μm以下にする。面発光レーザ素子の場合も同様に
10μmφ以下、好ましくは5μmφ以下に調整するこ
とが望ましい。The current confinement layer 30 containing Al oxide is formed at any position between the active layer 14 and the p-side contact layer 18 or between the active layer 14 and the n-side buffer layer 11. can do. That is, the active layer and the first nitride semiconductor layer doped with the n-type impurity, or the active layer and the p-type
As long as it is between the second nitride semiconductor layer doped with the type impurity, it can be formed between any layers. The current confinement layer 30
For example, as shown in FIG. 1, it is composed of a region a in a peripheral portion containing Al and Ga oxides and a region b in a central portion not containing oxides. The region a has a high resistance due to the inclusion of the oxide, while the region b has a low resistance (p conductivity type in FIG. 1). On the other hand, when the current confinement layer is formed on the n-layer side, the peripheral area a has high resistance and the central area b has n conductivity type. The area of the layer b is set to 10 μm or less, more preferably 5 μm or less. Similarly, in the case of a surface emitting laser element, it is desirable to adjust the diameter to 10 μmφ or less, preferably to 5 μmφ or less.
【0010】電流狭窄層30はAlを含む窒化物半導体
で形成し、AlXGa1-XN(0<X≦1)で形成するこ
とが望ましく、好ましくはX値が0.3以上のAlXGa
1-XNで形成する。また膜厚はキャリアが電流狭窄層を
トンネルしない程度以上の膜厚で形成し、例えば100
オングストローム以上、5μm以下、さらに好ましくは
0.1μm以上、2μm以下の膜厚で形成する。5μm
よりも厚いと電流狭窄層中にクラックが入りやすくなっ
て成長が困難となる傾向にある。The current confinement layer 30 is preferably formed of a nitride semiconductor containing Al, and is preferably formed of Al x Ga 1 -xN (0 <X ≦ 1), and preferably has an X value of 0.3 or more. X Ga
Formed with 1-XN . Further, the film thickness is set to a thickness not less than that the carrier does not tunnel through the current confinement layer.
The film is formed to have a thickness of angstrom or more and 5 μm or less, more preferably 0.1 μm or more and 2 μm or less. 5 μm
If the thickness is larger than this, cracks tend to be easily formed in the current confinement layer, and the growth tends to be difficult.
【0011】電流狭窄層30がキャリア閉じ込め層、及
び光閉じ込め層としてのp側クラッド層17よりも、p
電極19に接近した位置にある場合、電流狭窄層30は
その名の通りp電極19から注入される電流を狭窄して
活性層14の一部に集中させる作用を奏する。同じく電
流狭窄層30がキャリア閉じ込め層、及び光閉じ込め層
としてのn側クラッド層12よりも、基板10側に接近
した位置にある場合も同一作用である。一方、電流狭窄
層30がp側クラッド層17と活性層14との間にある
場合、電流狭窄層30は電流を狭窄する作用の他に、活
性層の発光を閉じ込める作用がある。これは電流狭窄層
を構成するAl酸化物、具体的にはAl 2O3の屈折率が
窒化物半導体の屈折率よりも小さいことによる。この作
用は、電流狭窄層30がn側クラッド層12と活性層1
4との間にある場合も同一である。従って、従来光閉じ
込め層であったn側クラッド層、p側クラッド層を省略
することもできる。また、活性層の発光を狭い領域で閉
じ込めることができるので、例えば面発光型のレーザ素
子を作製した場合には低閾値で発振する。The current confinement layer 30 includes a carrier confinement layer and
P-side cladding layer 17 as a light confinement layer,
When located at a position close to the electrode 19, the current confinement layer 30
As the name implies, the current injected from the p-electrode 19 is narrowed.
It has an effect of concentrating on a part of the active layer 14. Same
The flow confinement layer 30 is a carrier confinement layer and a light confinement layer
Closer to the substrate 10 side than the n-side cladding layer 12
The same operation is performed when the position is set as described above. Meanwhile, current constriction
Layer 30 is between p-side cladding layer 17 and active layer 14
In this case, the current confinement layer 30 has an active
Has the effect of confining the light emission of the conductive layer. This is the current confinement layer
Al, specifically, Al TwoOThreeHas a refractive index of
This is because the refractive index is smaller than that of the nitride semiconductor. This work
For use, the current confinement layer 30 is composed of the n-side cladding layer 12 and the active layer 1.
4 is the same. Therefore, the conventional light closed
The n-side cladding layer and p-side cladding layer, which were the confining layers, were omitted.
You can also. Also, the light emission of the active layer is closed in a narrow area.
The surface emitting laser element
Oscillation occurs at a low threshold when the element is manufactured.
【0012】また本発明の製造方法では、第3の窒化物
半導体層の周辺を露出させて、酸素(オゾンも含む)を
含む雰囲気中、若しくは水分を含む雰囲気中で、ウェー
ハ若しくは素子を加熱することにより形成する。これは
周囲からAlを含む窒化物半導体が先に酸化される作用
を用いている。つまりAlN、GaN、InN等の窒化
物半導体はGaN、InNよりも先にAlNの方が酸化
されやすいことを見いだしたことにより、このAlを多
く含む第3の窒化物半導体層を成長させて、その第3の
窒化物半導体層の周辺を露出させた後、加熱処理して周
辺部を先に酸化させ、中央部を低抵抗なままとして残す
ことにより、この第3の窒化物半導体層を電流狭窄層と
して作用させるのである。従って、第3の窒化物半導体
層は素子を構成する積層した窒化物半導体層中で最もA
l混晶比を大きくすることが望ましい。図1では電流阻
止層30において酸化物を含む領域をaでもって示して
いるが、他のAlを含む窒化物半導体よりなるn側クラ
ッド層12、p側クラッド層17の周辺部も電流阻止層
ほどではないが、一部酸化物を含んでいる。Further, in the manufacturing method of the present invention, the periphery of the third nitride semiconductor layer is exposed, and the wafer or the element is heated in an atmosphere containing oxygen (including ozone) or an atmosphere containing moisture. It forms by doing. This uses an action in which a nitride semiconductor containing Al is oxidized first from the surroundings. In other words, a nitride semiconductor such as AlN, GaN, and InN was found to be more easily oxidized than AlN before GaN and InN, so that the third nitride semiconductor layer containing a large amount of Al was grown, After exposing the periphery of the third nitride semiconductor layer, heat treatment is performed to oxidize the periphery first and leave the central portion with low resistance, so that the third nitride semiconductor layer is kept at a low current. It acts as a stenosis layer. Therefore, the third nitride semiconductor layer has the highest A among the stacked nitride semiconductor layers constituting the device.
It is desirable to increase the mixed crystal ratio. In FIG. 1, the region containing an oxide in the current blocking layer 30 is indicated by a, but the periphery of the n-side cladding layer 12 and the p-side cladding layer 17 made of another nitride semiconductor containing Al is also a current blocking layer. Although not as large, it contains some oxides.
【0013】第3の窒化物半導体層周辺部を露出させる
には例えばエッチングが用いられる。即ち、窒化物半導
体ウェーハを素子状に分離する前に、例えばn電極を形
成すべきn側コンタクト層の表面を露出させるエッチン
グを行うことにより、n型コンタクト層よりも上にある
第3の窒化物半導体層の側面を同時に露出させることが
可能である。その他、面発光レーザ素子のような場合に
は、ウェーハをレーザチップ状にダイシング、スクライ
ビング等の手法により分離することにより、自動的に第
3の窒化物半導体層の周辺が露出できる。For exposing the peripheral portion of the third nitride semiconductor layer, for example, etching is used. That is, before the nitride semiconductor wafer is separated into elements, for example, by performing etching to expose the surface of the n-side contact layer where the n-electrode is to be formed, the third nitride layer above the n-type contact layer can be formed. It is possible to simultaneously expose the side surfaces of the object semiconductor layer. In addition, in the case of a surface emitting laser element, the periphery of the third nitride semiconductor layer can be automatically exposed by separating the wafer into laser chips by dicing, scribing, or the like.
【0014】[0014]
[実施例1]以下、図1を元に本発明の実施例を詳説す
る。サファイア(C面)よりなる基板の上にGaNより
なるバッファ層を介してGaNよりなる単結晶を150
μmの膜厚で成長させたGaN基板10を用意する。こ
のGaN基板10を反応容器内にセットし、温度を10
50℃まで上げ、キャリアガスに水素、原料ガスにアン
モニアとTMG(トリメチルガリウム)、不純物ガスと
してシランガスを用い、GaN基板10上にSiを1×
1018/cm3ドープしたGaNよりなるn側バッファ層
11を4μmの膜厚で成長させる。このバッファ層は、
図1のような構造の発光素子を作製した場合にはn電極
を形成するためのコンタクト層としても作用する。さら
に、このn側バッファ層は高温で成長させるバッファ層
であり、例えばサファイア、SiC、スピネルのように
窒化物半導体体と異なる材料よりなる基板の上に、90
0℃以下の低温において、GaN、AlN等を、0.5
μm以下の膜厚で直接成長させるバッファ層とは区別さ
れる。Embodiment 1 Hereinafter, an embodiment of the present invention will be described in detail with reference to FIG. A single crystal of GaN is placed on a substrate of sapphire (C-plane) through a buffer layer of GaN.
A GaN substrate 10 having a thickness of μm is prepared. This GaN substrate 10 is set in a reaction vessel, and the temperature is set to 10
The temperature was raised to 50 ° C., and hydrogen was used as a carrier gas, ammonia and TMG (trimethylgallium) were used as source gases, and silane gas was used as an impurity gas.
An n-side buffer layer 11 of 10 18 / cm 3 doped GaN is grown to a thickness of 4 μm. This buffer layer
When a light-emitting element having the structure shown in FIG. 1 is manufactured, it also functions as a contact layer for forming an n-electrode. Further, the n-side buffer layer is a buffer layer grown at a high temperature, for example, on a substrate made of a material different from the nitride semiconductor, such as sapphire, SiC, and spinel.
At a low temperature of 0 ° C. or less, GaN, AlN,
It is distinguished from a buffer layer directly grown with a thickness of less than μm.
【0015】(n側クラッド層12=歪み超格子層)続
いて、1050℃でTMA(トリメチルアルミニウ
ム)、TMG、アンモニア、シランガスを用い、Siを
1×1019/cm3ドープしたn型Al0.15Ga0.8 5Nよ
りなる層を40オングストロームの膜厚で成長させ、続
いてシランガス、TMAを止め、アンドープのGaNよ
りなる層を40オングストロームの膜厚で成長させる。
そしてこれら2種類の層をそれぞれ100層ずつ交互に
積層し、総膜厚0.8μmの歪み超格子よりなるn側ク
ラッド層12を成長させる。(N-side cladding layer 12 = strained superlattice layer) Subsequently, n-type Al 0.15 doped with Si at 1 × 10 19 / cm 3 using TMA (trimethylaluminum), TMG, ammonia and silane gas at 1050 ° C. the layer made of Ga 0.8 5 N is grown to the thickness of 40 angstroms, followed by silane gas, stop the TMA, growing a layer made of undoped GaN with a thickness of 40 angstroms.
Then, these two types of layers are alternately laminated by 100 layers, and an n-side cladding layer 12 composed of a strained superlattice having a total film thickness of 0.8 μm is grown.
【0016】(n側光ガイド層13)続いて、シランガ
スを止め、1050℃でSiを1×1018/cm3ドープ
したnアンドープGaNよりなるn側光ガイド層13を
0.1μmの膜厚で成長させる。このn側光ガイド層
は、活性層の光ガイド層として作用し、GaN、InG
aNを成長させることが望ましく、通常100オングス
トローム〜5μm、さらに好ましくは200オングスト
ローム〜1μmの膜厚で成長させることが望ましい。ま
たこの層を歪み超格子層とすることもできる。歪み超格
子層とする場合にはバンドギャップエネルギーは活性層
より大きく、n側クラッド層よりも小さくする。なおこ
の層のn型不純物濃度はn側クラッド層12よりも少な
くする方が望ましい。(N-side light guide layer 13) Subsequently, the silane gas is stopped and the n-side light guide layer 13 made of n-undoped GaN doped with 1 × 10 18 / cm 3 of Si at 1050 ° C. has a thickness of 0.1 μm. Grow with. The n-side light guide layer functions as a light guide layer of the active layer, and is formed of GaN, InG
It is desirable to grow aN, and it is usually desirable to grow the film to a thickness of 100 Å to 5 μm, more preferably 200 Å to 1 μm. This layer can also be a strained superlattice layer. In the case of a strained superlattice layer, the band gap energy is larger than that of the active layer and smaller than that of the n-side cladding layer. It is desirable that the n-type impurity concentration of this layer be lower than that of the n-side cladding layer 12.
【0017】(活性層14)次に、原料ガスにTMG、
TMI、アンモニアを用いて活性層14を成長させる。
活性層14は温度を800℃に保持して、アンドープI
n0.2Ga0.8Nよりなる井戸層を25オングストローム
の膜厚で成長させる。次にTMIのモル比を変化させる
のみで同一温度で、Siを1×1018/cm3ドープした
In0.01Ga0 .95Nよりなる障壁層を50オングストロ
ームの膜厚で成長させる。この操作を2回繰り返し、最
後に井戸層を積層した総膜厚175オングストロームの
多重量子井戸構造(MQW)の活性層を成長させる。活
性層は本実施例のようにアンドープでもよいし、またn
型不純物及び/又はp型不純物をドープしても良い。不
純物は井戸層、障壁層両方にドープしても良く、いずれ
か一方にドープしてもよい。(Active Layer 14) Next, TMG is used as a raw material gas.
The active layer 14 is grown using TMI and ammonia.
The active layer 14 maintains the temperature at 800 ° C.
A well layer made of n 0.2 Ga 0.8 N is grown to a thickness of 25 Å. Then at the same temperature only changing the molar ratio of TMI, a barrier layer composed of 1 × 10 18 / cm 3 doped with In 0.01 Ga 0 .95 N the Si is grown to the thickness of 50 angstroms. This operation is repeated twice, and finally, an active layer having a multiple quantum well structure (MQW) having a total film thickness of 175 Å in which well layers are stacked is grown. The active layer may be undoped as in this embodiment,
Type impurities and / or p-type impurities may be doped. The impurity may be doped into both the well layer and the barrier layer, or may be doped into either one.
【0018】(p側キャップ層15)次に、温度を10
50℃に上げ、TMG、TMA、アンモニア、Cp2M
g(シクロペンタジエニルマグネシウム)を用い、p側
光ガイド層16よりもバンドギャップエネルギーが大き
い、Mgを1×1020/cm3ドープしたp型Al0.2Ga
0.8Nよりなるp側キャップ層17を300オングスト
ロームの膜厚で成長させる。このp型キャップ層15の
膜厚の下限は特に限定しないが、10オングストローム
以上の膜厚で形成することが望ましい。(P-side cap layer 15)
Raise to 50 ° C, TMG, TMA, ammonia, Cp2M
g (cyclopentadienyl magnesium), p-type Al 0.2 Ga doped with Mg at 1 × 10 20 / cm 3 and having a larger band gap energy than the p-side light guide layer 16
A p-side cap layer 17 of 0.8 N is grown to a thickness of 300 Å. The lower limit of the thickness of the p-type cap layer 15 is not particularly limited, but is preferably formed to a thickness of 10 Å or more.
【0019】(p側光ガイド層18)続いてCp2M
g、TMAを止め、1050℃で、バンドギャップエネ
ルギーがp側キャップ層15よりも小さい、Mgを1×
1019/cm3ドープしたGaNよりなるp側光ガイド層
18を0.1μmの膜厚で成長させる。この層は、活性
層の光ガイド層として作用し、n型光ガイド層13と同
じくGaN、InGaNで成長させることが望ましい。
なお、このp側光ガイド層を歪み超格子層とすることも
できる。歪み超格子層とする場合にはバンドギャップエ
ネルギーは活性層より大きく、p側クラッド層よりも小
さくする。なおこのp側光ガイド層のp型不純物濃度は
p側クラッド層17よりも少なくすることが望ましい。(P-side light guide layer 18) Subsequently, Cp2M
g, TMA is stopped, and at 1050 ° C., the band gap energy is smaller than that of the p-side cap layer 15.
A p-side light guide layer 18 of GaN doped with 10 19 / cm 3 is grown to a thickness of 0.1 μm. This layer functions as a light guide layer of the active layer, and is preferably made of GaN or InGaN, like the n-type light guide layer 13.
Note that the p-side light guide layer may be a strained superlattice layer. When a strained superlattice layer is used, the band gap energy is larger than that of the active layer and smaller than that of the p-side cladding layer. It is desirable that the p-type impurity concentration of the p-side light guide layer be lower than that of the p-side cladding layer 17.
【0020】(p側クラッド層17)続いて、1050
℃でMgを1×1020/cm3ドープしたp型Al0.15G
a0.8 5Nよりなる層を40オングストロームの膜厚で成
長させ、続いてTMAのみを止め、アンドープGaNよ
りなる層を40オングストロームの膜厚で成長させる。
そしてこれら2種類の層をそれぞれ100層積層し、総
膜厚0.8μmの歪み超格子層よりなるp側クラッド層
17を形成する。(P-side cladding layer 17)
P-type Al 0.15 G doped with Mg at 1 × 10 20 / cm 3
a layer consisting of a 0.8 5 N is grown to the thickness of 40 Å, followed stopped TMA only, growing a layer of undoped GaN with a thickness of 40 angstroms.
Then, 100 layers of each of these two types are laminated to form a p-side cladding layer 17 composed of a strained superlattice layer having a total film thickness of 0.8 μm.
【0021】(電流阻止層30)次に、1050℃でM
gを1×1020/cm3ドープしたGaNよりなる第2の
バッファ層を100オングストロームの膜厚で成長させ
る(図示せず。)。このGaN層はAlを含む電流阻止
層を成長させる際のバッファ層として作用する。続い
て、Mgを1×1020/cm3ドープしたp型Al0.4Ga
0.6Nよりなる電流阻止層30を0.5μmの膜厚で成
長させる。このように成長させたままの状態では未だ電
流阻止層として作用していないが、本実施例においては
あえて電流阻止層という。(Current Blocking Layer 30) Next, at 1050 ° C., M
A second buffer layer made of GaN doped with g at 1 × 10 20 / cm 3 is grown to a thickness of 100 Å (not shown). This GaN layer acts as a buffer layer when growing a current blocking layer containing Al. Subsequently, p-type Al 0.4 Ga doped with Mg at 1 × 10 20 / cm 3.
A current blocking layer 30 of 0.6 N is grown to a thickness of 0.5 μm. In the state as grown in this way, it has not yet functioned as a current blocking layer, but in this embodiment, it is called a current blocking layer.
【0022】(p側コンタクト層18)最後に、105
0℃で、Mgを2×1020/cm3ドープしたp型GaN
よりなるp側コンタクト層18を150オングストロー
ムの膜厚で成長させる。p側コンタクト層18はp型の
InXAlYGa1-X-YN(0≦X、0≦Y、X+Y≦1)で
構成することができ、好ましくはMgをドープしたGa
Nとすれば、p電極21と最も好ましいオーミック接触
が得られる。(P-side contact layer 18) Finally, 105
P-type GaN doped with 2 × 10 20 / cm 3 of Mg at 0 ° C.
The p-side contact layer 18 is grown to a thickness of 150 Å. The p-side contact layer 18 can be composed of p-type In x Al Y Ga 1 -XYN (0 ≦ X, 0 ≦ Y, X + Y ≦ 1), and is preferably Ga doped with Mg.
If N, the most preferable ohmic contact with the p electrode 21 can be obtained.
【0023】以上のようにして窒化物半導体を成長させ
たウェーハを反応容器内において、窒素雰囲気中700
℃でアニーリングを行い、p型不純物をドープした層を
さらに低抵抗化させる。The wafer on which the nitride semiconductor has been grown as described above is placed in a reaction vessel in a nitrogen atmosphere at 700.degree.
Annealing is performed at a temperature of ° C. to further reduce the resistance of the layer doped with the p-type impurity.
【0024】アニーリング後、ウェーハを反応容器から
取り出し、図1に示すように、RIE装置により最上層
のp側コンタクト層18からエッチングを行い、電流狭
窄層30の側面と、n電極20を形成すべきn側バッフ
ァ層11の表面とを露出させる。After annealing, the wafer is taken out of the reaction vessel, and as shown in FIG. 1, the uppermost p-side contact layer 18 is etched by an RIE apparatus to form the side surface of the current confinement layer 30 and the n-electrode 20. The surface of the n-side buffer layer 11 to be exposed is exposed.
【0025】次にp側コンタクト層18のほぼ全面にN
iとAuよりなるp電極19を形成する。一方、Tiと
Alよりなるn電極20を先ほど露出させたn側バッフ
ァ層11の表面にストライプ状に形成する。電極形成
後、ウェーハのサファイア基板を研磨により除去し、G
aN基板の裏面を表出させる。Next, N is formed on almost the entire surface of the p-side contact layer 18.
A p electrode 19 made of i and Au is formed. On the other hand, an n-electrode 20 made of Ti and Al is formed in a stripe shape on the surface of the n-side buffer layer 11 that has been exposed earlier. After the electrodes are formed, the sapphire substrate of the wafer is removed by polishing, and G
The back surface of the aN substrate is exposed.
【0026】研磨後、ウェーハをアニーリング装置に入
れ、酸素雰囲気中、300℃で数時間アニーリングを行
い、電流狭窄層30の周辺近傍を酸化させ、電流狭窄層
として作用するようにする。After polishing, the wafer is put into an annealing apparatus, and annealed in an oxygen atmosphere at 300 ° C. for several hours to oxidize the vicinity of the current confinement layer 30 to act as a current confinement layer.
【0027】酸化後、n電極20のストライプと平行な
方向でウェーハをバー状に切断する。バー状に切断した
際、バーの短辺と平行方向での断面図は図1と同一とな
る。一方、ストライプ状のn電極20に垂直な方向でバ
ーを劈開し、劈開面に共振器を作製した後、それぞれの
電極をワイヤーボンディングして、室温でレーザ発振を
試みたところ、室温において、100時間以上のレーザ
発振が確認された。After oxidation, the wafer is cut into bars in a direction parallel to the stripes of the n-electrode 20. When cut into bars, the cross-sectional view in the direction parallel to the short sides of the bars is the same as FIG. On the other hand, the bar was cleaved in the direction perpendicular to the stripe-shaped n-electrode 20, a resonator was formed on the cleaved surface, and each electrode was wire-bonded to perform laser oscillation at room temperature. Laser oscillation for more than an hour was confirmed.
【0028】[実施例2]実施例1において、p側光ガ
イド層成長後、実施例1と同様にしてMgを1×1020
/cm3ドープしたAl0.4Ga0.6N層よりなる電流狭窄
層を0.5μmの膜厚で成長させる。なお実施例1にお
いて電流狭窄層を成長させる前に成長させたGaNより
なる第2のバッファ層は、本実施例ではp側光ガイド層
がバッファ層となっているため成長させていない。Example 2 In Example 1, after growing the p-side light guide layer, Mg was added to 1 × 10 20 in the same manner as in Example 1.
A current confinement layer made of an Al 0.4 Ga 0.6 N layer doped with / cm 3 is grown to a thickness of 0.5 μm. In the first embodiment, the second buffer layer made of GaN grown before growing the current confinement layer is not grown in this embodiment because the p-side light guide layer is a buffer layer.
【0029】電流狭窄層成長後、p側クラッド層は成長
させず、直接MgドープGaNよりなるp側コンタクト
層を500オングストロームの膜厚で成長させる。本実
施例の場合、電流狭窄層が光閉じ込め層として作用する
ために、p側クラッド層を成長させていない。後は実施
例1と同様にしてレーザ素子を作製したところ、実施例
1とほぼ同等の特性を有するレーザ素子が得られた。After growing the current confinement layer, the p-side contact layer made of Mg-doped GaN is directly grown to a thickness of 500 Å without growing the p-side cladding layer. In the case of this embodiment, the p-side cladding layer is not grown because the current confinement layer functions as a light confinement layer. After that, when a laser device was manufactured in the same manner as in Example 1, a laser device having substantially the same characteristics as in Example 1 was obtained.
【0030】[実施例3]実施例1において、n側バッ
ファ層成長後、同じく1050℃でシランガス、TM
G、TMA、アンモニアを用い、Siを1×1019/cm
3ドープしたAl0.4Ga0.6Nよりなる電流阻止層を
0.5μmの膜厚で成長させる。次に、n側クラッド層
12を成長させずに、電流阻止層の上に直接n側光ガイ
ド層を成長させる。後は実施例1と同様にして、この電
流阻止層の上に窒化物半導体を成長させた後、同様にし
てレーザ素子を作製したところ、実施例1とほぼ同等の
特性を有するレーザ素子が得られた。Example 3 In Example 1, after growing the n-side buffer layer, silane gas, TM
Using G, TMA, and ammonia, Si was added at 1 × 10 19 / cm
A current blocking layer made of 3- doped Al 0.4 Ga 0.6 N is grown to a thickness of 0.5 μm. Next, the n-side light guide layer is grown directly on the current blocking layer without growing the n-side cladding layer 12. Thereafter, a nitride semiconductor was grown on the current blocking layer in the same manner as in Example 1, and a laser device was fabricated in the same manner. As a result, a laser device having substantially the same characteristics as in Example 1 was obtained. Was done.
【0031】[実施例4]図2は本発明の他の実施例に
係る素子の構造を示す模式断面図であり、具体的には面
発光レーザ素子の構造を示している。以下図2を元に本
実施例について説明する。Embodiment 4 FIG. 2 is a schematic sectional view showing the structure of a device according to another embodiment of the present invention, and specifically shows the structure of a surface emitting laser device. This embodiment will be described below with reference to FIG.
【0032】スピネル(111)よりなる基板の上に成
長させた膜厚150μmのSiドープGaNよりなる基
板10’を用意し、このGaN基板10’の上に、MO
VPE法を用い、実施例1と同様にして、Siを1×1
019/cm3ドープしたn型Al0.2Ga0.8Nよりなる層
40オングストロームと、アンドープ(undope)GaN
よりなる層を40オングストロームとを、それぞれ25
回交互に積層した、歪み超格子構造よりなるn側クラッ
ド層12’を0.2μmの膜厚で成長させる。A substrate 10 'made of Si-doped GaN with a thickness of 150 μm grown on a substrate made of spinel (111) is prepared.
Using a VPE method, as in Example 1, 1 × 1 of Si
A 40 Å layer of n-type Al 0.2 Ga 0.8 N doped with 0 19 / cm 3 and undoped GaN
Layers of 40 Angstroms and 25
An n-side cladding layer 12 'having a strained superlattice structure, which is alternately stacked, is grown to a thickness of 0.2 μm.
【0033】次に、アンドープIn0.2Ga0.8Nよりな
る井戸層、25オングストロームと、アンドープIn
0.01Ga0.95Nよりなる障壁層、50オングストローム
とを2回ずつ交互に積層し、最後に井戸層を積層した総
膜厚175オングストロームの多重量子井戸構造(MQ
W)よりなる活性層14’を成長させる。Next, a well layer of undoped In 0.2 Ga 0.8 N, 25 Å, and undoped In 0.2 Ga 0.8 N
A barrier layer made of 0.01 Ga 0.95 N and 50 Å are alternately laminated twice each, and a well layer is finally laminated to form a multiple quantum well structure (MQ having a total thickness of 175 Å).
An active layer 14 'made of W) is grown.
【0034】次に、1050℃で、Mgを1×1020/
cm3ドープしたp型Al0.4Ga0.6Nよりなる電流阻止
層30を0.5μmの膜厚で成長させる。なお、本実施
例ではInGaNを含む活性層がバッファ層となってい
るため、実施例1の第2のバッファ層は成長させていな
い。Next, at 1050 ° C., Mg was added to 1 × 10 20 /
A current blocking layer 30 made of p-type Al 0.4 Ga 0.6 N doped with cm 3 is grown to a thickness of 0.5 μm. In this embodiment, since the active layer containing InGaN is a buffer layer, the second buffer layer of the first embodiment is not grown.
【0035】続いて、実施例1と同様にして、Mgを1
×1020/cm3ドープしたp型Al0 .2Ga0.8Nよりな
る層40オングストロームと、アンドープ(undope)G
aNよりなる層を40オングストロームとを、それぞれ
25回交互に積層した、歪み超格子構造よりなるp側ク
ラッド層17’を0.2μmの膜厚で成長させる。Subsequently, Mg was added in the same manner as in Example 1.
× and 10 20 / cm 3 doped with p-type Al 0 .2 Ga 0.8 consisting N layer 40 Å, an undoped (undope) G
A p-side cladding layer 17 'having a strained superlattice structure, in which layers of aN are alternately stacked with 40 angstroms 25 times each, is grown to a thickness of 0.2 μm.
【0036】最後に1050℃でMgを1×1020/cm
3ドープしたp型GaNよりなるp側コンタクト層1
8’を200オングストロームの膜厚で成長させる。Finally, at 1050 ° C., Mg was added to 1 × 10 20 / cm
P-side contact layer 1 made of 3- doped p-type GaN
8 'is grown to a thickness of 200 angstroms.
【0037】以上のようにして窒化物半導体を成長した
ウェーハを反応容器から取りだし、スピネル基板を研磨
して除去した後、GaN基板10’の裏面側の位置に保
護膜を形成し、保護膜を形成していない部分をエッチン
グして、図2に示すように20μmφの孔100を形成
する。孔100の深さは孔の底部と、n側クラッド層3
との距離とが0.5μmとなるように調整する。本実施
例のように窒化物半導体で面発光レーザ素子を作製する
場合、基板の裏面側に孔100を設け、その孔の底部に
反射鏡を設けている。この孔100を設けることによ
り。活性層の共振器長が短くなり、低閾値で発振して単
一モードのレーザ光が得られやすくなる。p側反射鏡2
0と、n側反射鏡21との距離は10μm以下、さらに
好ましくは5μm以下、最も好ましくは3μm以下に調
整することが望ましい。下限については特に限定しない
が、100オングストローム以上、好ましくは活性層の
発光波長以上、通常は380nm以上に調整する。10
μmよりも長いと損失が大きくなって閾値が上昇して素
子寿命が短くなる傾向にある。The wafer on which the nitride semiconductor has been grown as described above is taken out of the reaction vessel, the spinel substrate is polished and removed, and then a protective film is formed on the back surface of the GaN substrate 10 ′. Etching is performed on the unformed portion to form a hole 100 having a diameter of 20 μm as shown in FIG. The depth of the hole 100 depends on the bottom of the hole and the n-side cladding layer 3.
Is adjusted to be 0.5 μm. When a surface emitting laser device is made of a nitride semiconductor as in this embodiment, a hole 100 is provided on the back surface of the substrate, and a reflecting mirror is provided at the bottom of the hole. By providing this hole 100. The cavity length of the active layer is shortened, and the laser oscillates at a low threshold value to easily obtain a single mode laser beam. p-side reflector 2
It is desirable that the distance between 0 and the n-side reflecting mirror 21 be adjusted to 10 μm or less, more preferably 5 μm or less, and most preferably 3 μm or less. The lower limit is not particularly limited, but is adjusted to 100 Å or more, preferably to the emission wavelength of the active layer, usually to 380 nm or more. 10
If the length is longer than μm, the loss increases, the threshold value increases, and the device life tends to be shortened.
【0038】孔100形成後ウェーハをCVD装置に移
送し、SiO2とTiO2との誘電体多層膜からなるn側
反射鏡21を、図2に示すように孔100の底部に形成
する。一方、p側コンタクト層18’の表面にも所定の
形状の保護膜を形成して、図2に示すように20μmφ
のp側反射鏡20を形成する。これらの反射鏡は410
nmの発光波長に対して80%以上の反射率を有するよ
うに設計されている。After the formation of the hole 100, the wafer is transferred to a CVD apparatus, and an n-side reflecting mirror 21 made of a dielectric multilayer film of SiO 2 and TiO 2 is formed at the bottom of the hole 100 as shown in FIG. On the other hand, a protective film having a predetermined shape is also formed on the surface of the p-side contact layer 18 ', and as shown in FIG.
Is formed. These reflectors are 410
It is designed to have a reflectance of 80% or more for the emission wavelength of nm.
【0039】次に、GaN基板10’の裏面には、n側
反射鏡21を囲むTi/Alよりなるリング状のn電極
2010を形成し、一方、最上層のp側コンタクト層8
の表面の第2の反射鏡12を除くほぼ全面にNi/Au
よりなるp電極9を形成した後、GaN基板10’をス
クライバーにより劈開して200μm角のチップに分離
する。Next, a ring-shaped n-electrode 2010 made of Ti / Al surrounding the n-side reflecting mirror 21 is formed on the back surface of the GaN substrate 10 ′, while the uppermost p-side contact layer 8 is formed.
Almost the entire surface except for the second reflecting mirror 12 is Ni / Au.
After the formation of the p-electrode 9, the GaN substrate 10 ′ is cleaved by a scriber and separated into 200 μm square chips.
【0040】さらにそのチップを水分を30%含む30
0℃のアニーリング装置中で、空気中、十数時間放置
し、図2に示すようにp側クラッド層17’の周辺近傍
を酸化させ、電流狭窄層として作用するようにする。以
上のようにして作製した面発光レーザ素子は、従来の電
極ストライプ型の窒化物半導体レーザ素子に比較して、
約1/30の電流で408nmの室温連続発振を示し、
寿命は1分以上であった。Further, the chip contains 30% of water.
In an annealing apparatus at 0 ° C., the substrate is allowed to stand in the air for more than ten hours to oxidize the vicinity of the p-side cladding layer 17 ′ as shown in FIG. 2 to act as a current confinement layer. The surface-emitting laser device fabricated as described above is compared with a conventional electrode stripe type nitride semiconductor laser device.
It shows room temperature continuous oscillation of 408 nm at a current of about 1/30,
Lifespan was 1 minute or more.
【0041】[0041]
【発明の効果】本発明のようにAl混晶比の高い窒化物
半導体層を積層半導体中に存在させ、その周辺近傍を酸
化させることにより、Al混晶比の高い層が電流狭窄
層、光閉じ込め層として作用するので、従来に比較して
簡単な構造でレーザ素子が得られる。また、本発明の方
法は周辺近傍に酸化物を有する第3の窒化物半導体を得
るための一方法であって、本発明の発光素子は必ずしも
この製造方法によって方法を本発明はレーザ素子の他、
LED素子、スーパールミネッセントダイオードのよう
な他の窒化物半導体よりなる発光素子に適用することも
できる。According to the present invention, a nitride semiconductor layer having a high Al mixed crystal ratio is made to exist in a laminated semiconductor and its periphery is oxidized so that a layer having a high Al mixed crystal ratio becomes a current confinement layer and a light confining layer. Since it functions as a confinement layer, a laser element can be obtained with a simple structure as compared with the related art. Further, the method of the present invention is one method for obtaining a third nitride semiconductor having an oxide in the vicinity of the periphery, and the light emitting device of the present invention is not necessarily limited to the method by this manufacturing method. ,
The present invention can be applied to a light emitting device made of another nitride semiconductor such as an LED device and a super luminescent diode.
【図1】 本発明の一実施例に係るレーザ素子の構造を
示す模式断面図。FIG. 1 is a schematic sectional view showing the structure of a laser device according to one embodiment of the present invention.
【図2】 本発明の他の実施例に係るレーザ素子の構造
を示す模式断面図。FIG. 2 is a schematic sectional view showing a structure of a laser device according to another embodiment of the present invention.
10、10’・・・GaN基板 11・・・・n側バッファ層 12、12’・・・・n側クラッド層 13・・・・n側光ガイド層 14、14’・・・・活性層 15・・・・p側キャップ層 16・・・・p側光ガイド層 17、17’・・・・p側クラッド層 18、18’・・・・p側コンタクト層 30、30’・・・・電流阻止層 10, 10 'GaN substrate 11 ... n-side buffer layer 12, 12' ... n-side cladding layer 13 ... n-side light guide layer 14, 14 '... active layer ... P-side cap layer 16... P-side light guide layer 17, 17 ′... P-side cladding layer 18, 18 ′... P-side contact layer 30, 30 ′.・ Current blocking layer
Claims (3)
の窒化物半導体層との間、若しくは活性層とp型不純物
がドープされた第2の窒化物半導体層との間にアルミニ
ウムを含む第3の窒化物半導体層が形成されており、そ
の第3の窒化物半導体層の一部にアルミニウムの酸化物
を含むことを特徴とする窒化物半導体発光素子。1. An active layer and a first doped n-type impurity.
A third nitride semiconductor layer containing aluminum is formed between the third nitride semiconductor layer or the active layer and the second nitride semiconductor layer doped with a p-type impurity. A nitride semiconductor light-emitting device, wherein a part of the nitride semiconductor layer contains an aluminum oxide.
物半導体層、及び第2の窒化物半導体層よりもアルミニ
ウムが多く含まれていることを特徴とする請求項1に記
載の窒化物半導体発光素子。2. The semiconductor device according to claim 1, wherein the third nitride semiconductor layer contains more aluminum than the first nitride semiconductor layer and the second nitride semiconductor layer. Nitride semiconductor light emitting device.
化物半導体層と、活性層と、p型不純物を含む第2の窒
化物半導体とを成長させるA工程、さらに活性層と第1
の窒化物半導体層との間、若しくは活性層と第2の窒化
物半導体層との間に、アルミニウムを含む第3の窒化物
半導体層を成長させるB工程、A工程とB工程とを行っ
た後、第3の窒化物半導体層の周辺を露出させ、少なく
とも酸素を含む雰囲気中、若しくは水分を含む雰囲気中
で加熱することにより、第3の窒化物半導体層の一部を
酸化させるC工程とを具備することを特徴とする窒化物
半導体発光素子の製造方法。3. An A step of growing a first nitride semiconductor layer containing an n-type impurity, an active layer, and a second nitride semiconductor containing a p-type impurity on an upper portion of the substrate. 1
Step B, step A, and step B of growing a third nitride semiconductor layer containing aluminum were performed between the first nitride semiconductor layer and the second nitride semiconductor layer or between the active layer and the second nitride semiconductor layer. Thereafter, a step of exposing a part of the third nitride semiconductor layer by oxidizing a part of the third nitride semiconductor layer by exposing a periphery of the third nitride semiconductor layer and heating in an atmosphere containing at least oxygen or an atmosphere containing moisture. A method for manufacturing a nitride semiconductor light emitting device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15934197A JP3224020B2 (en) | 1997-06-17 | 1997-06-17 | Nitride semiconductor light emitting device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15934197A JP3224020B2 (en) | 1997-06-17 | 1997-06-17 | Nitride semiconductor light emitting device and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH118439A true JPH118439A (en) | 1999-01-12 |
JP3224020B2 JP3224020B2 (en) | 2001-10-29 |
Family
ID=15691728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15934197A Expired - Fee Related JP3224020B2 (en) | 1997-06-17 | 1997-06-17 | Nitride semiconductor light emitting device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3224020B2 (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002141551A (en) * | 2000-10-31 | 2002-05-17 | Fuji Photo Film Co Ltd | Light emitting diode |
JP2003017420A (en) * | 2001-07-04 | 2003-01-17 | Nichia Chem Ind Ltd | Gallium nitride compound semiconductor substrate and method of manufacturing the same |
JP2003283052A (en) * | 2002-03-22 | 2003-10-03 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
JP2005142463A (en) * | 2003-11-10 | 2005-06-02 | Sony Corp | Semiconductor light emitting device and manufacturing method thereof |
JP2005197754A (en) * | 2004-01-09 | 2005-07-21 | Sharp Corp | Semiconductor light emitting device and manufacturing method thereof |
JP2006216816A (en) * | 2005-02-04 | 2006-08-17 | Matsushita Electric Ind Co Ltd | Nitride semiconductor device and its manufacturing method |
US7170108B2 (en) | 2001-09-17 | 2007-01-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light-emitting device and method for fabricating the same |
JP2007184644A (en) * | 2007-04-02 | 2007-07-19 | Matsushita Electric Ind Co Ltd | Semiconductor device and method of manufacturing same |
JP2008177615A (en) * | 2008-04-07 | 2008-07-31 | Matsushita Electric Ind Co Ltd | Semiconductor device and method of manufacturing same |
JP2011199290A (en) * | 2010-03-22 | 2011-10-06 | Lg Innotek Co Ltd | Light emitting device, light emitting package and illumination system |
KR101306024B1 (en) * | 2005-02-18 | 2013-09-12 | 필립스 루미리즈 라이팅 캄파니 엘엘씨 | Reverse polarization light emitting region for a nitride light emitting device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10347790B2 (en) * | 2017-03-24 | 2019-07-09 | Wisconsin Alumni Research Foundation | Group III-V nitride-based light emitting devices having multilayered P-type contacts |
-
1997
- 1997-06-17 JP JP15934197A patent/JP3224020B2/en not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002141551A (en) * | 2000-10-31 | 2002-05-17 | Fuji Photo Film Co Ltd | Light emitting diode |
JP2003017420A (en) * | 2001-07-04 | 2003-01-17 | Nichia Chem Ind Ltd | Gallium nitride compound semiconductor substrate and method of manufacturing the same |
US7170108B2 (en) | 2001-09-17 | 2007-01-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light-emitting device and method for fabricating the same |
JP2003283052A (en) * | 2002-03-22 | 2003-10-03 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
JP2005142463A (en) * | 2003-11-10 | 2005-06-02 | Sony Corp | Semiconductor light emitting device and manufacturing method thereof |
JP2005197754A (en) * | 2004-01-09 | 2005-07-21 | Sharp Corp | Semiconductor light emitting device and manufacturing method thereof |
JP2006216816A (en) * | 2005-02-04 | 2006-08-17 | Matsushita Electric Ind Co Ltd | Nitride semiconductor device and its manufacturing method |
KR101306024B1 (en) * | 2005-02-18 | 2013-09-12 | 필립스 루미리즈 라이팅 캄파니 엘엘씨 | Reverse polarization light emitting region for a nitride light emitting device |
JP2007184644A (en) * | 2007-04-02 | 2007-07-19 | Matsushita Electric Ind Co Ltd | Semiconductor device and method of manufacturing same |
JP2008177615A (en) * | 2008-04-07 | 2008-07-31 | Matsushita Electric Ind Co Ltd | Semiconductor device and method of manufacturing same |
JP2011199290A (en) * | 2010-03-22 | 2011-10-06 | Lg Innotek Co Ltd | Light emitting device, light emitting package and illumination system |
Also Published As
Publication number | Publication date |
---|---|
JP3224020B2 (en) | 2001-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3705047B2 (en) | Nitride semiconductor light emitting device | |
JP3468082B2 (en) | Nitride semiconductor device | |
JP3803696B2 (en) | Nitride semiconductor device | |
JP4947035B2 (en) | Nitride semiconductor device | |
JP3223832B2 (en) | Nitride semiconductor device and semiconductor laser diode | |
JP4029565B2 (en) | Nitride semiconductor laser array | |
JPH11298090A (en) | Nitride semiconductor element | |
JPH10145000A (en) | Nitride semiconductor element and its manufacture | |
JP3224020B2 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
JP3275810B2 (en) | Nitride semiconductor light emitting device | |
JPH10145002A (en) | Nitride semiconductor device and method for growing the nitride semiconductor | |
JP3651260B2 (en) | Nitride semiconductor device | |
JP2000196201A (en) | Nitride semiconductor laser element | |
JPH11191637A (en) | Nitride semiconductor device | |
JP3951973B2 (en) | Nitride semiconductor device | |
JP3314641B2 (en) | Nitride semiconductor laser device | |
JP2002344015A (en) | Nitride semiconductor light-emitting element | |
JP3448196B2 (en) | Nitride semiconductor light emitting device | |
JPH1146038A (en) | Nitride semiconductor laser element and manufacture of the same | |
JP3537984B2 (en) | Nitride semiconductor laser device | |
JP3502527B2 (en) | Nitride semiconductor laser device | |
JP2005101536A (en) | Nitride semiconductor laser element | |
JP3859069B2 (en) | Nitride semiconductor device | |
JP3857417B2 (en) | Nitride semiconductor device | |
JP3800146B2 (en) | Method of manufacturing nitride semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070824 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |