[go: up one dir, main page]

JPH11513119A - Method and apparatus for inspecting PCB - Google Patents

Method and apparatus for inspecting PCB

Info

Publication number
JPH11513119A
JPH11513119A JP10505786A JP50578698A JPH11513119A JP H11513119 A JPH11513119 A JP H11513119A JP 10505786 A JP10505786 A JP 10505786A JP 50578698 A JP50578698 A JP 50578698A JP H11513119 A JPH11513119 A JP H11513119A
Authority
JP
Japan
Prior art keywords
level
measurement
substrate
pattern
design data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP10505786A
Other languages
Japanese (ja)
Inventor
デル フェン ロベルト フランシスカス ローレンティウス マリア ファン
Original Assignee
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フィリップス エレクトロニクス ネムローゼ フェンノートシャップ filed Critical フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Publication of JPH11513119A publication Critical patent/JPH11513119A/en
Abandoned legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

(57)【要約】 ある量の材料が、回路ボードのほぼ平坦な基板上に局部的に置かれるか、またはこの基板から除去される。この量を、前記基板を横断する方向における前記材料の表面のレベルの第1の測定を行うことによって検査する。前記材料が置かれていないまたは除去されていない少なくとも2つの他の場所における前記方向における前記基板の他のレベルの少なくとも2回のさらなる測定を行う。前記基板の基準レベルを、前記第1の測定の場所に対する前記さらなる測定間の補間によって計算する。前記材料の量を、前記第1の測定および基準レベル間の差に基づいて検査する。 A quantity of material is locally deposited on or removed from a substantially planar substrate of a circuit board. This quantity is checked by making a first measurement of the level of the surface of the material in a direction transverse to the substrate. At least two further measurements of another level of the substrate in the direction at at least two other locations where the material has not been placed or removed. A reference level for the substrate is calculated by interpolation between the further measurements for the location of the first measurement. The amount of the material is checked based on the difference between the first measurement and a reference level.

Description

【発明の詳細な説明】 PCBを検査する方法および装置 本発明は、請求の範囲1に従う、回路ボードのほぼ平坦な基板上に局部的に置 かれた、またはこの基板から除去された材料の量を検査する方法に関係する。 本発明は、このような方法を実行する装置にも関係する。 この種の方法および装置は、米国特許明細書第5,011,960号から既知 である。この刊行物は、プリント回路ボード上の導体トラックの検査に関係する 。前記トラックを十分な厚さに関して検査し、すなわち、導電材料のコラムにお ける材料の量が導体の領域において十分であるかどうかを検査する。 前記材料の量のレベルを光学的に測定する。次にこのレベルを、前記基板のレ ベルから得られるしきい値レベルと比較する。前記基板のレベルも光学的に測定 する。 米国特許明細書第5,011,960号は、前記基板からの散乱光反射が、前 記基板の湾曲部分付近における前記基板のレベルの測定における誤差をもたらす ことを説明している。この刊行物は、どのように、これらの誤差の不利な影響を 、前記しきい値レベルおよび基板のレベル間の距離を前記基板のレベルに応じて 修正することによって補償できるかを開示している。 しかしながら、プリント回路ボードの局部的曲率は、特に前記材料の厚さが薄 い場合、前記材料の量の検査が他の点においても十分に信頼できなくなるかもし れないようなものであるかもしれないことがわかっている。 本発明の目的は、前記材料の量の検査の信頼性を増す方法を提供することであ る。 本発明による方法は、前記基準レベルの決定が、 − 前記材料が置かれたまたは除去された少なくとも2つの他の場所における前 記基板の他のレベルを少なくとも2回さらに測定するステップと、 − 前記第1の測定の場所に対する前記さらなる測定間の補間によって前記基板 の基準レベルを計算するステップとを含むことを特徴とする。このようにして、 前記材料の下の前記基板の基準レベルを正確に推定する。このようにして、前記 材料の量の測定におけるプリント回路ボードの局部的曲率の不利な影響が、実際 的に軽減されることがわかっている。この文脈において、補間を、前記測定され たレベルの信頼できる近似を構成するために適した、位置座標における数式を使 用する、前記基準レベルを計算する何らかの方法、例えば、最小二乗適合や、全 ての測定レベルを正確に通す式を意味するものと理解すべきである。 本発明による方法の変形例において、前記プリント回路ボードに、前記材料を 置く、または除去する導体パッドのパターンを設け、前記さらなる測定を前記導 体パッドのパターンの表面において行う。前記補間は、前記さらなる測定が、前 記材料によって覆われない十分に大きい導体パッドの表面を使用できる場合、最 良の結果を示す。これらの導体パッドは、しばしば、量を検査すべき前記材料の すぐ近くに位置しない。前記補間は、それにも係わらず、信頼できる推定値を前 記基準レベルによって形成することを可能にする。 前記レベルの測定には、好適には、それ自体は既知の光学的技術を使用し、こ の技術は、前記表面からの光の反射を使用する(三角測量の場合において、この 光の反射は前記表面によって分散され、反射光は干渉測定に関係する)。少なく とも2つの測定が前記補間のために必要である。この数は、前記材料の場所がこ れら2つの測定の場所と正確に整列する場合、十分である。しかしながら好適に は、少なくとも6つの測定を必要とする二次多項式による補間を使用する。 本発明による方法の変形例は、 − 前記基板において、前記導体パッドがどこに存在しなければならないかと、 前記材料をどこに置くべきかとを規定する設計データを与えるステップと、 − 前記基板上の導体パッドおよび材料を前記設計データに従って設けるステッ プと、 − 前記設計データから、前記最初の測定を行うべき場所を得るステップと、 − 前記設計データから、前記さらなる測定のための場所を選択するステップと を含む。このようにして前記回路ボードの設計データ(CAD)を使用し、前記 さらなる測定を行うべき場所を予め選択する。このようにして、確実に測定でき るレベルを有する領域を、検査すべき各々の回路ボードに必要な多くの時間なし で、これらの測定に対して選択することができる。 本発明は、前記方法を実行する装置にも関係する。 本発明のこれらおよび他の態様および利点を、以下に図の参照と共に詳細に説 明する。 図1は、回路ボードの具体例の側面図である。 図2は、回路ボードを検査する装置を示す。 図3は、回路ボードの平面図である。 図1は、(以後、「PCB」と呼ぶべき)回路ボードの具体例の図式的な側面 図である。この図は、表面1を有する基板と、多数の導体3,4,5と、導体3 上に置かれた材料2(例えば、はんだペースト)とを示す。このPCBの製造中 、十分な材料2が導体3上に置かれたかどうかを検査しなければならない。 前記PCBを、誇張した湾曲すなわち曲がりで示す。実際には、PCBは、該 PCBの曲がりによって生じる、完全に平坦な表面からのわずかな偏差(1パー セント以下)を伴い、ほぼ平坦である。図1は、平均して前記PCBに対して平 行に延在するx方向と、前記PCBに対して垂直に延在するz方向とを示す。 図2は、PCBを検査する装置のブロック図を示す。このブロック図は、コン ピュータ10に結合したメモリ12に結合した高さメータ14を具える。コンピ ュータ10を制御ユニット16に結合し、制御ユニット16の制御出力部を高さ メータ14と、メモリ12と、運動アクチュエータ18とに結合する。 PCBを前記装置に動作中に導入する。高さメータ14は、PCBの表面のレ ベルをライン毎に測定する。ラインは、例えば、図1のx方向に延在し、このラ イン上の場所の組に対して、PCBの表面と、図1のz方向に延在するその上に 設けられた何かとがどのくらい高いかを測定する。高さメータ14は、例えば米 国特許明細書第5,011,950号または第5,329,359号に記載のよ うな、既知の光学的高さ測定技術を利用することができる。このレベル測定の結 果をメモリ12に記憶する。 前記装置は、PCBにおいて導体トラックおよびはんだペーストの量のような 種々の特徴が存在しなければならない場所を示すのに利用できるCADデータを 有する。必要ならば、PCB上の多数の基準の位置を測定し、コンピュータ10 が前記高さメータに対するPCBの位置および方向を計算できるようにし、前記 CADデータによって表される場所と、PCBにおけるレベルを測定される対応 する場所との間の正確な関係を確立できることを確実にする。前記基準の位置の 測定を、PCBが正確に前記装置に整列している場合、なしで済ませることがで きる。 コンピュータ10は、前記測定プロセスを開始する。前記制御ユニットは、P CBが高さメータ14に関係して移動するように運動アクチュエータ18を制御 し、この移動中、前記コンピュータは高さメータ14に、運動方向を横断して延 在するラインに沿った点の組におけるレベルを測定させる。メモリ12に対する アドレス信号をこの測定に同期して更新し、メモリ12における場所とPCBに おける場所との間に、1:1の一致が存在するようにする。 その後、コンピュータ10は前記検査を行う。以下のステップを、検査すべき 材料2の量に対して実行する。この検査すべき材料の場所の付近の多数の場所に 対するレベル測定を、メモリ12から読み出す。材料が存在しない場所4、5が 関係している。これらの読み出されたレベルに基づいて、補間を行い、検査すベ き材料2の領域における基準レベルを計算する。材料2の場所における測定レベ ルを、メモリ12から読み出す。前記計算された基準レベルに対する差を決定す る。これは、前記検査すべき材料の場所におけるコラムにおける材料2の量に関 する推定値を生じる。この推定値がしきい値を越えた場合、コンピュータ10は 、十分な量の材料2が見つかったことを報告する。 図3は、PCBの具体例の一部の平面図を示す。その上に設けられた導体トラ ックを黒く示す。この図は、材料が存在しなければならない場所20と、前記補 間に使用する多数の場所22a−hとを示す。 前記補間は、例えば、PCBの表面に沿ったx,y座標における二次多項式P (x,y)を使用する。 P(x,y)=a00+a10x+a01y+a202+a11xy+a022 x,yの累乗の代わりにx,yの他の関数に対する、例えばより高次または低次 の他の多項式を、本発明の範囲から逸脱することなく使用できる。多項式P(x ,y)の係数aijを、例えば、偏差の和、 Σk(P(xk,yk)−hk2 が最小になるように選択する(xk,ykを、これらの間で補間を行う場所とし、 hkは関係するレベル測定を示す)。6つの係数aijの決定のために、例えば8 つの測定レベルhkを使用する。このとき、前記基準レベルは、前記材料の量を 測定する場所の座標x0,y0に対してP(x0,y0)である。 本発明の範囲から逸脱することなしに、係数aijを他の方法において、例えば 、係数aijと同じ数の場所においてレベルhkを測定し、その後、式の組P(xk ,yk)から係数aijを解くことによって補間することもできる。必要ならば、 この目的に対して、場所の適切な数を、最高レベルおよび最低レベルを有する不 必要な場所を抜かすことによって選択する。さらに、係数aijを明白に決定する 必要もなく、所望の補間レベルを、原則的には測定レベルhkから直接決定する ことができる。 さらに、前記二乗の和の代わりに、最大変位 MAXK|P(xk,yk)−hk| を最小にすることができる。 検査すべき場所の座標x0,y0と、前記補間に使用する場所の座標xk,ykと を、好適には、CAD(コンピュータエイデッドデザイン)データに基づいて決 定する。このCADデータは、PCBにおける導体トラックのコースと、はんだ ペーストを設けるべき場所とを指定する。PCBの製造中、前記導体トラックお よびはんだペーストを、前記CADデータの制御の下で設ける。したがって、は んだペーストを設けるべき場所と設けない場所とは、このCADデータに従う( 例えば、はんだペーストをIC用接触パッド上に設ける)。前記CADデータが はんだペーストの存在を指定する場所を検査しなければならない。 その後、検査すべき各々の場所に関して、多数の場所を前記CADデータから 補間のために選択する。 好適には、検査すべき場所の付近において位置し、検査すべき場所からすべて の方向において一様に分布する場所を選択する。さらに、好適には、検査すべき 材料によって覆われない最小表面より大きい導体表面を有する場所を選択する。 前記場所のこの選択を、好適には、同じ形式のPCBの組の製造の前に一回行 う。この検査の実行中、PCBにおけるCAD座標と、PCBにおける実際の場 所との間の関係を固定するために、前記装置に対する各PCBの位置を正確に決 定する。その後、前記検査を上述したように行う。 この検査を、本発明の範囲を逸脱することなく種々の代わりの方法において行 うことができる。例えば、検査すべき場所における測定レベルを、最初にこの測 定レベルと基準レベルとの間の差を決定する代わりに、しきい値レベルと直接比 較することができる。この場合において、前記しきい値レベルは、前記基準レベ ルにしきい値を加えた結果として生じる。 代わりに、各々の場所におけるレベルを、多数の異なる予め決められたしきい 値レベルと比較してもよい。これには、例えば、以下の方法を使用してもよい。 材料が置かれるべき領域を含む場所の予め決められた窓を考える。各々のしきい 値レベル計算に関して、この窓内の測定レベルがしきい値レベルを越える場所の 集合の数(すなわち、前記領域)を計算する。その後、前記基準レベルを決定し 、前記基準レベルを予め決められた量だけ越える個々のしきい値レベルに対して 決定された領域を選択する、すなわち、例えば、前記測定レベルが150単位の 測定の場合、155単位の測定のしきい値に対して決定される領域を使用しても よい。このレベル測定を、前記基準レベルの計算を中断することなく高速に実行 することができ、前記材料によって覆われる領域を、全ての測定レベルを前記基 準レベルが計算されるまでの期間において記憶する必要なしに、適応的なしきい 値で推定することができる。 より一般的に、前記領域から離れて、多数のモーメントMn,mを各々のしきい 値レベルに対して計算する。モーメントMn,mは、前記測定レベルがこのモーメ ントを計算するしきい値を越える場所に制限される、これらの場所の座標(x, y)の累乗xnmの窓における場所の和である。領域AはM00に等しく、質量の 中心の座標<x>,<y>は、<x>=M10/M00,<y>=M01/M00に従い 、より高次のモーメント(m,nより大きい)を使用し、前記材料の形状につい ての情報を与えてもよい。前記基準レベルを計算した後、前記基準レベルを予め 決められた量だけ越える個々のしきい値レベルに対して決定されたモーメントMn,m を選択する。このようにして、前記材料についてのより詳細な情報が、前記 測定を中断する必要なしに、または、前記場所のすべてに対する測定レベルを記 憶する必要なしに得られる。 種々のしきい値レベルに対して計算されたモーメントを使用し、前記基準レベ ルを予め決められた量だけ上回るしきい値レベルから開始する異なるしきい値レ ベルに対して決定された領域を合計することによって、前記置かれた材料の体積 を計算してもよい。この合計は、各々のしきい値レベルに対して等しく重み付け してもよく、例えば前記しきい値レベルが等間隔でない場合、しきい値レベルに 依存して重み付けしてもよい。同様に、前記置かれた材料の質量の中心を決定し てもよい。これにより、すべての場所に対する測定を記憶する必要がなくなる。 より洗練された決定において、この計算を、前記体積に対する前記基準レベルの 場所依存性による寄与を明らかにすることによって訂正してもよい。 前記材料の全体量を検査するために、材料の隣接する部分の多数の場所におけ るレベル測定を合計することもできる。次に、含まれる種々の場所に対する基準 レベルの合計を、この得られた合計から減算する。合計を、好適には、前記測定 レベルが、関連した場所に対して補間された基準レベルを越えるしきい値より突 き出る場所に制限する。 導体表面上のはんだペーストの場合において、前記材料が前記導体表面から突 き出ていないことを検査することもできる。このようにして、例えば、集積回路 のピンのための接続パッド上のはんだペーストが、隣接する接続パッドまで延在 しないことを確実にする。 この検査に関して、例えば、前記材料の測定レベルが、関連した場所に対して 補間された基準レベルを越えるしきい値より突き出る場所において標本化する。 最小および最大x値を、これらの場所が、前記導体表面が位置する予め決められ た領域内に位置する限り、これらの場所のもとで決定する。その後、これらの最 小および最大x値を、例えばCADデータに従う、前記導体表面の最小および最 大x値と比較する。同様に、最小および最大y値を検査する。矩形導体表面の場 合において、x方向およびy方向を、前記矩形の辺に従って延在するように選択 する。 前記最小および最大x値およびy値の少なくとも1つが、前記導体表面のこれ らから逸脱する場合、PCBをさらに検査するか分離できるように、ポテンシャ ルエラーを合図する。 前記はんだペーストがあまりに遠くに達している場所に関して、望むなら、前 記はんだペーストが次のパッドまで達しているかどうかを別々に検査することが できる。 検査すべき場所が予めわかっている場合と、どの場所を前記補間に使用できる かがわかっている場合、制御ユニット16は、レベル測定のメモリ12への書き 込みをこれらの場所に限定することができる。この場合において、より小さいメ モリ12を使用できる。 互いに隣接して位置する多数の場所を検査する場合、前記基準レベルの計算の ためにそれらの間で補間を行う1組の場所を使用するだけで十分である。検査す べき種々の場所の全てに対する基準レベルを、1組の測定および補間係数によっ て決定することができ、この組を、前記場所の組の測定レベルに基づいて1回決 定する。これは、前記補間に必要な全体的な時間およびメモリ容量を減少させる 。 例え、上述した例において、導体トラックまたはパッドが位置する場所の間で 補間を行うとしても、他の場所の間、例えば、前記基板が露出する場所の間、ま たは、2つの形式の場所の間で補間を行うことができ、この場合において、前記 導体の高さに対して補償する。しかしながら、前記基準レベルを正確に決定でき るため、前記補間は、好適には前記導体トラックまたはパッドを使用する。前記 補間の結果として、これは、適切な(すなわち、十分に大きく露出していない) 導体トラックまたはパッドが検査すべき場所の近くに位置していないため、検査 すべき場所から比較的遠くに位置する導体トラックまたはパッドを前記補間に使 用しなければならない場合でもある。 さらに、本発明は、はんだペーストの量の検査に限定されない。このようにし て、PCBの種々の表面上の種々の材料を検査することができる。(例えば、エ ッチング中に)除去された材料の量を、この方法において決定することもできる 。DETAILED DESCRIPTION OF THE INVENTION                      Method and apparatus for inspecting PCB   SUMMARY OF THE INVENTION The present invention provides a method and apparatus for locally positioning a circuit board on a substantially planar substrate according to claim 1. It relates to a method of inspecting the amount of material that has been removed or removed from the substrate.   The invention also relates to an apparatus for performing such a method.   Such a method and apparatus is known from U.S. Pat. No. 5,011,960. It is. This publication relates to the inspection of conductor tracks on printed circuit boards . The tracks are inspected for sufficient thickness, i.e. Check that the amount of material applied is sufficient in the area of the conductor.   The level of the amount of the material is measured optically. This level is then compared to the level of the substrate. Compare with the threshold level obtained from the bell. Optical measurement of substrate level I do.   U.S. Pat. No. 5,011,960 states that reflection of scattered light from the substrate Cause errors in measuring the level of the substrate near the curved portion of the substrate Explaining that. This publication explains how the disadvantageous effects of these errors The distance between the threshold level and the level of the substrate according to the level of the substrate It discloses whether it can be compensated by correcting.   However, the local curvature of the printed circuit board, especially when the thickness of the material is small Inspection of the quantity of the material may not be sufficiently reliable in other respects. I know it may not be.   It is an object of the present invention to provide a method for increasing the reliability of the inspection of the quantity of said material. You.   The method according to the invention, wherein determining the reference level comprises: -Before at least two other places where said material has been placed or removed; Further measuring the other level of the substrate at least twice; The substrate by interpolation between the further measurements for the location of the first measurement Calculating a reference level of In this way, Precisely estimate the reference level of the substrate under the material. In this way, The detrimental effect of the local curvature of the printed circuit board in measuring the amount of material is actually Has been found to be significantly reduced. In this context, the interpolation is Use mathematical formulas in position coordinates suitable for constructing reliable approximations at different levels. Any method of calculating the reference level, such as a least squares fit, It should be understood as meaning an equation that accurately passes all measured levels.   In a variant of the method according to the invention, said material is applied to said printed circuit board. Providing a pattern of contact pads to be placed or removed and conducting said further measurement This is performed on the surface of the body pad pattern. The interpolation is performed before the further measurement is performed. If a sufficiently large contact pad surface that is not covered by the material is available, Shows good results. These contact pads are often made of the material to be tested for quantity. Not located very close. The interpolation nevertheless precedes a reliable estimate. It can be formed by the reference level.   The level is preferably measured using optical techniques known per se, Uses the reflection of light from the surface (in the case of triangulation, this The reflection of light is dispersed by the surface, and the reflected light relates to interferometry). Less Both two measurements are needed for the interpolation. This number depends on the location of the material. Sufficient alignment with these two measurement locations is sufficient. However preferably Uses interpolation by a second-order polynomial that requires at least six measurements.   A variant of the method according to the invention is: -Where on the substrate the contact pads must be present; Providing design data defining where to place the material; -Providing contact pads and materials on the board in accordance with the design data; And -Obtaining from said design data a place where said first measurement should be performed; -Selecting a location for the further measurement from the design data; including. In this way, using the circuit board design data (CAD), Preselect a location where further measurements should be taken. In this way, you can reliably measure Area with different levels, without much time needed for each circuit board to be inspected Can be selected for these measurements.   The invention also relates to an apparatus for performing the method.   These and other aspects and advantages of the present invention are described in detail below with reference to the figures. I will tell.   FIG. 1 is a side view of a specific example of a circuit board.   FIG. 2 shows an apparatus for inspecting a circuit board.   FIG. 3 is a plan view of the circuit board.   FIG. 1 shows a schematic side view of a specific example of a circuit board (hereinafter referred to as "PCB"). FIG. This figure shows a substrate having a surface 1, a number of conductors 3, 4, 5 and a conductor 3 2 illustrates a material 2 (e.g., solder paste) placed thereon. During the manufacture of this PCB , It must be checked whether enough material 2 has been placed on the conductor 3.   The PCB is shown in an exaggerated curve or bend. In practice, the PCB Slight deviation from a perfectly flat surface caused by bending of the PCB (1 part (Cents or less) and almost flat. FIG. 1 shows that, on average, the PCB is flat. An x-direction extending in a row and a z-direction extending perpendicular to the PCB are shown.   FIG. 2 shows a block diagram of an apparatus for inspecting a PCB. This block diagram is It comprises a height meter 14 coupled to a memory 12 coupled to the computer 10. Compilation The computer 10 is coupled to a control unit 16 and the control output of the control unit 16 is It is coupled to the meter 14, the memory 12 and the motion actuator 18.   The PCB is introduced into the device during operation. The height meter 14 is provided on the surface of the PCB. The bell is measured line by line. The line extends, for example, in the x direction of FIG. For the set of locations on the in, the surface of the PCB and on it extends in the z-direction of FIG. Measure how high something is provided. The height meter 14 is, for example, rice As described in National Patent Specification No. 5,011,950 or 5,329,359. Such known optical height measurement techniques can be used. The result of this level measurement The result is stored in the memory 12.   The device can be used to control the amount of conductor tracks and solder paste on the PCB. CAD data that can be used to indicate where various features must be present Have. If necessary, measure the position of a number of fiducials on the PCB and Can calculate the position and orientation of the PCB with respect to the height meter, Location represented by CAD data and corresponding measured level in PCB Make sure that you can establish an accurate relationship with where you are. Of the reference position Measurements can be omitted if the PCB is correctly aligned with the device. Wear.   The computer 10 starts the measurement process. The control unit comprises P Control the motion actuator 18 so that the CB moves relative to the height meter 14 During this movement, the computer reads the height meter 14 across the direction of motion. Let the level at a set of points along the existing line be measured. For memory 12 The address signal is updated in synchronization with this measurement, and is updated to a location in the memory 12 and the PCB. And that there is a 1: 1 match.   Thereafter, the computer 10 performs the inspection. The following steps should be examined Perform for material 2 amount. In many places near the location of this material to be inspected The corresponding level measurement is read from the memory 12. Where there are no materials 4 or 5 Involved. Based on these read levels, interpolation and inspection should be performed. The reference level in the area of the material 2 is calculated. Measurement level at material 2 Is read from the memory 12. Determine the difference to the calculated reference level You. This relates to the amount of material 2 in the column at the location of the material to be inspected. Yields an estimate. If this estimate exceeds the threshold, computer 10 , Report that a sufficient amount of material 2 has been found.   FIG. 3 is a plan view of a part of a specific example of the PCB. Conductor tiger provided on it Is shown in black. This figure shows the location 20 where the material must be present, A number of locations 22a-h are shown for use in between.   The interpolation is, for example, a quadratic polynomial P at x, y coordinates along the surface of the PCB. (X, y) is used. P (x, y) = a00+ ATenx + a01y + a20xTwo+ A11xy + a02yTwo For other functions of x, y instead of powers of x, y, eg higher or lower order Other polynomials can be used without departing from the scope of the invention. Polynomial P (x , Y) coefficient aijIs the sum of the deviations, Σk(P (xk, Yk) -Hk)Two Is minimized (xk, YkIs the place to interpolate between these, hkIndicates the relevant level measurement). Six coefficients aijFor example, 8 Two measurement levels hkUse At this time, the reference level indicates the amount of the material. Coordinates x of the location to be measured0, Y0For P (x0, Y0).   Without departing from the scope of the invention, the coefficient aijIn other ways, for example , Coefficient aijLevel h at the same number of places ask, And then the set of equations P (xk , Yk) To the coefficient aijCan be interpolated by solving If necessary, For this purpose, an appropriate number of places should be identified with the highest and lowest levels. Make a choice by missing the required places. Further, the coefficient aijExplicitly determine It is not necessary to set the desired interpolation level to the measurement level h in principle.kDetermine directly from be able to.   Furthermore, instead of the sum of the squares, the maximum displacement MAXK| P (xk, Yk) -Hk| Can be minimized.   Coordinates x of the location to be inspected0, Y0And the coordinates x of the place used for the interpolationk, YkWhen Is preferably determined based on CAD (Computer Aided Design) data. Set. This CAD data contains the course of the conductor tracks on the PCB and the solder Specify where the paste should be placed. During the manufacture of the PCB, the conductor tracks and And a solder paste are provided under the control of the CAD data. Therefore, The place where the paste is to be provided and the place where the paste is not provided follow the CAD data ( For example, a solder paste is provided on the contact pads for IC). The CAD data is The location that specifies the presence of solder paste must be inspected.   Then, for each location to be inspected, a number of locations are identified from the CAD data. Select for interpolation.   Preferably, it is located near the place to be inspected and Select locations that are uniformly distributed in the direction of. In addition, preferably, it should be tested Choose a location that has a conductor surface that is larger than the smallest surface that is not covered by the material.   This selection of said locations is preferably performed once before the manufacture of a set of PCBs of the same type. U. During this check, the CAD coordinates on the PCB and the actual The position of each PCB with respect to the device is accurately determined to fix the relationship between Set. Thereafter, the inspection is performed as described above.   This inspection may be performed in various alternative ways without departing from the scope of the present invention. I can. For example, the level of the measurement at the location to be Instead of determining the difference between the constant level and the reference level, the threshold level and the direct ratio Can be compared. In this case, the threshold level is equal to the reference level. As a result of adding a threshold to the   Instead, the level at each location is determined by a number of different predetermined thresholds. It may be compared to a value level. For this, for example, the following method may be used. Consider a predetermined window in a location containing the area where the material is to be placed. Each threshold Regarding the value level calculation, where the measurement level in this window exceeds the threshold level Calculate the number of sets (ie, the regions). Then, determine the reference level , For each threshold level exceeding the reference level by a predetermined amount Select the determined area, that is, for example, the measurement level is 150 units In the case of measurement, using the area determined for the threshold of measurement of 155 units Good. Performs this level measurement at high speed without interrupting the calculation of the reference level The area covered by the material can be determined based on all measured levels Adaptive threshold without the need to memorize in the period before the sub-level is calculated It can be estimated by value.   More generally, away from the region, a number of moments Mn, mThe threshold of each Calculate on value level. Moment Mn, mIndicates that the measured level is Coordinates of these locations (x, y) power xnymIs the sum of the places in the window. Area A is M00Equal to the mass The coordinates <x> and <y> of the center are <x> = MTen/ M00, <Y> = M01/ M00in accordance with , Using higher moments (greater than m, n) All information may be given. After calculating the reference level, the reference level is Moment M determined for each threshold level that exceeds a determined amountn, m Select In this way, more detailed information about the material is Record the measurement level without having to interrupt the measurement or for all of the locations Obtained without having to remember.   Using the moments calculated for the various threshold levels, the reference level Different threshold levels starting from a threshold level that exceeds the threshold by a predetermined amount. By summing the areas determined for the bell, the volume of the placed material May be calculated. This sum is weighted equally for each threshold level For example, if the threshold levels are not equally spaced, The weighting may be dependently performed. Similarly, determine the center of mass of the placed material You may. This eliminates the need to store measurements for all locations. In a more sophisticated decision, this calculation would be based on the reference level for the volume. It may be corrected by accounting for the contribution due to location dependence.   In order to check the total amount of the material, a number of locations on adjacent parts of the material Level measurements can be summed. Next, the criteria for the various places included The sum of the levels is subtracted from this obtained sum. The sum is preferably measured as Level exceeds a threshold above the interpolated reference level for the relevant location Restrict to where it comes out.   In the case of a solder paste on a conductor surface, the material protrudes from the conductor surface. You can also check that it is not coming out. Thus, for example, an integrated circuit Solder paste on connection pads for pins of the same extends to adjacent connection pads Make sure you don't.   For this inspection, for example, the measured level of the material is Sampling is performed at a place protruding from a threshold value exceeding the interpolated reference level. The minimum and maximum x values are predetermined where these locations are located where the conductor surface is located. As long as it is located within the area, the decision is made under these places. Then these last The small and maximum x-values are defined as the minimum and maximum of the conductor surface, eg according to CAD data. Compare with the large x value. Similarly, check the minimum and maximum y values. Field on rectangular conductor surface In the case, the x direction and the y direction are selected to extend according to the sides of the rectangle. I do.   At least one of the minimum and maximum x and y values is equal to the If you deviate from the above, make sure that the PCB is Signal error.   Regarding where the solder paste has reached too far, if desired It is possible to separately check whether the solder paste reaches the next pad. it can.   Where to inspect is known in advance and which can be used for the interpolation If known, the control unit 16 writes the level measurement to the memory 12. Inclusion can be limited to these locations. In this case, the smaller Moly 12 can be used.   When inspecting a large number of locations located adjacent to each other, the calculation of the reference level It is sufficient to use a set of locations to interpolate between them. Inspect The reference level for all of the different places to be powered is determined by a set of measurement and interpolation factors. This set is determined once based on the measured levels of the set of locations. Set. This reduces the overall time and memory required for the interpolation .   For example, in the example described above, between the locations where the conductor tracks or pads are located Even if interpolation is performed, between other locations, for example, where the substrate is exposed, or Alternatively, interpolation can be performed between two types of locations, in which case the Compensate for conductor height. However, the reference level can be determined accurately. Therefore, the interpolation preferably uses the conductor tracks or pads. Said As a result of the interpolation, this is appropriate (ie, not exposed large enough) Inspection because the conductor track or pad is not near the location to be inspected Conductor tracks or pads located relatively far from where Sometimes you have to use it.   Furthermore, the present invention is not limited to inspection of the amount of solder paste. Like this Thus, different materials on different surfaces of the PCB can be inspected. (For example, d The amount of material removed (during etching) can also be determined in this way .

Claims (1)

【特許請求の範囲】 1.回路ボードのほぼ平坦な基板上に局部的に置かれた、またはこの基板から除 去された材料の量を検査する方法であって、 − 前記基板を横断する方向において前記材料の表面のレベルの第1の測定を 行うステップと、 − 前記材料の下の基板の基準レベルを決定するステップと、 − 前記第1の測定および基準レベル間の差に基づいて前記量を検査するステ ップとを含む方法において、前記基準レベルの決定が、 − 前記材料が置かれたまたは除去された少なくとも2つの他の場所における 前記基板の他のレベルを少なくとも2回さらに測定するステップと、 − 前記第1の測定の場所に対する前記さらなる測定間の補間によって前記基 板の基準レベルを計算するステップとを含むことを特徴とする方法。 2.請求の範囲1に記載の方法において、前記プリント回路ボードに、前記材料 を置く、または除去する導体パッドのパターンを設け、前記さらなる測定を前記 導体パッドのパターンの表面において行うことを特徴とする方法。 3.請求の範囲2に記載の方法において、前記第1の測定およびさらなる測定を 、前記材料の表面および導体パッドのパターンの各々からの光の反射に基づいて 行うことを特徴とする方法。 4.請求の範囲1、2または3に記載の方法において、前記さらなる測定が、少 なくとも6つの異なる方向における6つのさらなる測定を具え、これらの方法が 、前記基板上の表面座標において少なくとも2次の多項式によって補間すること を特徴とする方法。 5.請求の範囲1、2または3に記載の方法において、 − 前記基板において、前記導体パッドがどこに存在しなければならないかと 、前記材料をどこに置くべきかとを規定する設計データを与えるステップと、 − 前記基板上の導体パッドおよび材料を前記設計データに従って設けるステ ップと、 − 前記設計データから、前記最初の測定を行うべき場所を得るステップと、 − 前記設計データから、前記さらなる測定のための場所を選択するステップ とを含むことを特徴とする方法。 6.回路ボードのほぼ平坦な基板上に局部的に置かれた、またはこの基板から除 去された材料の量を検査する装置であって、 − 前記基板を横断する方向において材料レベルおよび基板レベルを測定する レベル測定手段と、 − 前記材料の表面のレベルの第1の測定を受けるために前記レベル測定手段 に結合し、前記材料の下の基板の基準レベルを決定する基準決定手段をも含む量 検査手段とを含む装置において、前記基準決定手段を、前記材料が置かれたまた は除去された少なくとも2つの他の場所における前記方向における前記基板の他 の2つのレベルの少なくとも2回のさらなる測定を受けるように配置し、前記基 準決定手段が、前記基板の基準レベルを、前記第1の測定の場所に対する前記さ らなる測定間の補間によって計算する補間手段を含むことを特徴とする装置。 7.導体パッドのパターンを設けたプリント回路ボードの検査用の請求の範囲6 に記載の装置において、前記材料を前記導体パターン上に局部的に置くか、また はこのパターン上から除去し、該装置における前記レベル測定手段を、前記導体 パッドのパターンの表面において前記さらなる測定を行うように配置したことを 特徴とする装置。 8.請求の範囲7に記載の装置において、前記レベル測定手段を、前記材料の表 面および導体パッドのパターンの各々からの光の反射に基づいて前記レベルを測 定するように配置したことを特徴とする装置。 9.請求の範囲6、7または8に記載の装置において、前記さらなる測定が、少 なくとも6つの異なる方向における6つのさらなる測定を具え、前記補間手段を 、前記基板上の表面座標において少なくとも2次の多項式によって補間するよう に配置したことを特徴とする装置。 10.請求の範囲6、7または8に記載の装置において、前記導体パッドが存在し なければならない場所と、前記基板において、前記導体パッドがどこに存在しな ければならないかと、前記材料をどこに置くべきかとを規定する設計データ を受ける受信装置を含み、前記レベル測定手段を、前記設計データから前記第1 の測定の場所を得、前記さらなる測定用の場所を前記設計データに基づいて選択 するように配置したことを特徴とする装置。 11.請求の範囲6、7または8に記載の装置において、多数の異なるしきい値レ ベルの各々に関して、前記測定レベルが前記しきい値レベルを越える場所の領域 の1つのモーメントの組を計算する手段を具え、前記基準レベルを使用し、少な くとも1つのモーメントのこれらの組の1つ以上を選択するようにしたことを特 徴とする装置。[Claims] 1. Locally placed on or removed from the nearly flat board of the circuit board A method for checking the amount of material removed,   -Making a first measurement of the level of the surface of said material in a direction transverse to said substrate; Steps to perform;   Determining a reference level for a substrate below said material;   Checking the quantity based on the difference between the first measurement and a reference level. And determining the reference level comprises:   -In at least two other places where said material has been placed or removed; Further measuring the other level of the substrate at least twice;   The base by interpolation between the further measurements for the location of the first measurement; Calculating a reference level for the board. 2. 2. The method according to claim 1, wherein said printed circuit board includes said material. Providing a pattern of contact pads to be placed or removed and performing said further measurement A method performed on a surface of a pattern of a conductive pad. 3. 3. The method according to claim 2, wherein the first measurement and the further measurement are performed. Based on the reflection of light from each of the surface of the material and the pattern of contact pads Performing the method. 4. 4. The method according to claim 1, 2 or 3, wherein said further measurement comprises With six additional measurements in at least six different directions, these methods Interpolating by at least a second order polynomial in surface coordinates on the substrate A method characterized by the following. 5. The method according to claim 1, 2 or 3, wherein   -Where on the substrate the contact pads must be located; Providing design data defining where to place the material;   -Providing contact pads and materials on said substrate according to said design data; And   -Obtaining from said design data a place where said first measurement should be performed;   Selecting a location for the further measurement from the design data; A method comprising: 6. Locally placed on or removed from the nearly flat board of the circuit board A device for checking the amount of material removed,   Measuring material and substrate levels in a direction transverse to said substrate; Level measuring means;   The level measuring means for receiving a first measurement of the level of the surface of the material; And a reference amount determining means for determining a reference level of the substrate below said material. Inspection means, wherein the reference determining means comprises: Is the other of said substrate in said direction at at least two other locations removed Arranged to receive at least two further measurements of the two levels of Quasi-determining means determines a reference level for the substrate with respect to the first measurement location. An apparatus comprising interpolation means for calculating by interpolation between the measurements. 7. Claim 6 for inspection of a printed circuit board provided with a pattern of contact pads. The apparatus according to claim 1, wherein the material is locally placed on the conductor pattern, or Is removed from the pattern, and the level measuring means in the apparatus is replaced with the conductor That said further measurement is arranged on the surface of the pattern of the pad. Characteristic device. 8. 8. The apparatus according to claim 7, wherein the level measuring means is a table of the material. The level is measured based on the reflection of light from each of the surface and the pattern of the contact pad. An apparatus characterized by being arranged so as to be fixed. 9. 9. The device according to claim 6, 7 or 8, wherein the further measurement is less. Comprising at least six further measurements in at least six different directions, Interpolating by at least a second order polynomial in the surface coordinates on the substrate An apparatus characterized by being arranged in a device. Ten. 9. The device according to claim 6, 7 or 8, wherein said contact pad is present. Where the contact pads must be located and where on the substrate Design data that defines what must be done and where to place the material Receiving the level of the first data from the design data. And select a location for the further measurement based on the design data A device characterized in that it is arranged so that: 11. An apparatus according to claim 6, 7 or 8, wherein a number of different threshold levels are set. For each of the bells, the area where the measured level exceeds the threshold level Means for calculating one set of moments of It is noted that at least one of these sets of moments is selected. A device to mark.
JP10505786A 1996-07-12 1997-06-12 Method and apparatus for inspecting PCB Abandoned JPH11513119A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP96201974.1 1996-07-12
EP96201974 1996-07-12
PCT/IB1997/000687 WO1998002756A2 (en) 1996-07-12 1997-06-12 Method of and device for inspecting a pcb

Publications (1)

Publication Number Publication Date
JPH11513119A true JPH11513119A (en) 1999-11-09

Family

ID=8224182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10505786A Abandoned JPH11513119A (en) 1996-07-12 1997-06-12 Method and apparatus for inspecting PCB

Country Status (3)

Country Link
EP (1) EP0850420A2 (en)
JP (1) JPH11513119A (en)
WO (1) WO1998002756A2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6516086B2 (en) * 1998-07-13 2003-02-04 Koninklijke Philips Electronics N.V. Method and apparatus for distinguishing regions where a material is present on a surface
CA2301822A1 (en) 2000-03-24 2001-09-24 9071 9410 Quebec Inc. Simultaneous projection of several patterns with simultaneous acquisition for inspection of objects in three-dimensions
TWI775274B (en) * 2021-01-14 2022-08-21 欣興電子股份有限公司 Device and method for measuring thickness of dielectric layer in circuit board

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011960A (en) * 1988-05-20 1991-04-30 Fujitsu Limited Wiring pattern detection method and apparatus
EP0355377B1 (en) * 1988-08-05 1994-01-26 Siemens Aktiengesellschaft Method for testing optically flat electronic component assemblies
US5103105A (en) * 1989-11-02 1992-04-07 Matsushita Electric Industrial Co., Ltd. Apparatus for inspecting solder portion of a circuit board
JP3113731B2 (en) * 1991-05-17 2000-12-04 キヤノン株式会社 Component mounting inspection method, inspection device thereof, and substrate inspected by the inspection device
JP2711042B2 (en) * 1992-03-30 1998-02-10 シャープ株式会社 Cream solder printing condition inspection device

Also Published As

Publication number Publication date
EP0850420A2 (en) 1998-07-01
WO1998002756A2 (en) 1998-01-22
WO1998002756A3 (en) 1998-03-12

Similar Documents

Publication Publication Date Title
US4918374A (en) Method and apparatus for inspecting integrated circuit probe cards
US6047084A (en) Method for determining accuracy of a circuit assembly process and machine employing the same
KR100509340B1 (en) Method and device for testing printed circuit boards with a parallel tester
EP1061381B1 (en) Method for optimizing probe card analysis and scrub mark analysis data
US7102368B2 (en) Method of applying the analysis of scrub mark morphology and location to the evaluation and correction of semiconductor testing, analysis, and manufacture
US5995232A (en) Method of and device for inspecting a PCB
WO2010011124A1 (en) A method and means for measuring positions of contact elements of an electronic components
JPH11513119A (en) Method and apparatus for inspecting PCB
US6385335B1 (en) Apparatus and method for estimating background tilt and offset
US5508629A (en) Method and apparatus for inspecting integrated circuit probe cards
US6423555B1 (en) System for determining overlay error
EP0781991A2 (en) Improvements in or relating to semiconductor devices
JP3124535B2 (en) Surface mount component inspection system
JP3500364B2 (en) Electronic component inspection method, electronic component inspection device, and electronic component inspection program
JP2000022326A (en) Apparatus and method for inspecting solder
JP2005030793A (en) Substrate inspection device and inspection method
US5691467A (en) Method for mapping surfaces adapted for receiving electrical components
JP2002098513A (en) Measurement method and measurement apparatus by image recognition using laser light
JP3129026B2 (en) Inspection method of cream solder printing condition
JP3056943B2 (en) Inspection method of wiring pattern of ceramic substrate
KR102382569B1 (en) Method for inspecting printed assembly circuit board assembly using printed circuit board assembly inspection device
JP3514550B2 (en) Board inspection system
JPH0455709A (en) Inspecting method for soldered part of component having lead
JP2024098599A (en) How to inspect a circuit board
JPS6318710B2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040609

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20051104