[go: up one dir, main page]

JPH114065A - プリント配線基板及びその製造方法 - Google Patents

プリント配線基板及びその製造方法

Info

Publication number
JPH114065A
JPH114065A JP15554597A JP15554597A JPH114065A JP H114065 A JPH114065 A JP H114065A JP 15554597 A JP15554597 A JP 15554597A JP 15554597 A JP15554597 A JP 15554597A JP H114065 A JPH114065 A JP H114065A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
layer
electrode
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15554597A
Other languages
English (en)
Inventor
Takayuki Hirabayashi
崇之 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15554597A priority Critical patent/JPH114065A/ja
Publication of JPH114065A publication Critical patent/JPH114065A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明は、半導体チップを信頼性高くフリッ
プチップ実装することができるプリント配線基板及びそ
の製造方法を提供することを目的とする。 【解決手段】 プリント配線基板10の絶縁基板12上
に導電性に優れたCu電極14が形成され、各Cu電極
14はNi層16によって被覆され、このNi層16は
更にAu層18によって被覆されている。このような非
酸化性金属層としてのAu層18による被覆により、C
u電極14やNi層16が酸化されて絶縁性の酸化膜が
形成されることが防止される。また、高硬度金属層とし
てのNi層16が介在していることにより、半導体チッ
プをフリップチップ実装する際、半導体チップの各突起
電極がプリント配線基板10のNi層16によって被覆
されている各Cu電極14に沈み込まずに、Ni層16
によって被覆されている各Cu電極14が絶縁基板12
に適度に沈み込むことになる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリン卜配線基板
及びその製造方法に係り、特に半導体チップをフリップ
チップ実装(flip chip bonding )するプリント配線基
板及びその製造方法に関するものである。
【0002】
【従来の技術】近年、エレクトロニクス機器は軽薄短小
化傾向を強め、高機能集積化及び信号処理の高速化が進
んできている。そして、これに伴い半導体チップの電極
間ピッチも100μm以下となることが要求されるよう
になってきている。この場合、このような電極間ピッチ
の狭い半導体チップをはんだを用いてプリント配線基板
上に実装することは技術的に極めて困難であり、また耐
環境性が全世界的に重要視されてきていることから、は
んだを用いることなく半導体チップをプリント配線板上
にフリップチップ実装する方法が最近盛んに検討され始
めている。
【0003】このようなはんだを用いないフリップチッ
プ実装方法のうち、代表的なものとして、ACF(異方
性導電膜)を用いる方法がある。この場合、図15に示
されるように、プリント配線基板50としては、例えば
ガラスエポキシ、紙フェノ一ル、又はセラミック等の絶
縁材からなる絶縁基板52上に、導電性に優れたCu
(銅)を電極材料とする電極、即ちCu電極54が形成
されているものを用いる。そして、図16に示されるよ
うに、このプリント配線基板50に半導体チップをフリ
ップチップ実装するのに用いるACF56は、絶縁性樹
脂材からなるベースフィルム58内に例えば直径5μm
程度のニッケル粒子等からなる導電粒子60が複数散り
ばめられているものである。
【0004】このようなACF56を用いる従来のフリ
ップチップ実装は、図17に示されるように、プリント
配線基板50の実装領域上にACF56を配置し、続い
て、このACF56を介してプリント配線基板50上方
に半導体チップ62の位置決めを行い、半導体チップ6
2の半導体基板64上に形成された各突起電極66がプ
リント配線基板50の絶縁基板52上の各Cu電極54
に対応するようにした後、この位置決めをした半導体チ
ップ62をACF56を介してプリント配線基板50上
に圧着することにより行われる。
【0005】従って、このフリップチップ実装方法によ
れば、プリント配線基板50と半導体チップ62との間
にACF56のベースフィルム58が介在することによ
り、半導体チップ62をプリント配線基板50上に固定
保持することができる。また、半導体チップ62の各突
起電極66とプリント配線基板50の対応する各Cu電
極54との間にACF56の導電粒子60が挟まれるこ
とにより、このACF56の導電粒子60を介して半導
体チップ62の突起電極66とこれと対応するプリント
配線基板50のCu電極54との導通をとることができ
る。
【0006】また、はんだを用いることなく半導体チッ
プをプリント配線基板上にフリップチップ実装する方法
としては、上記ACFを用いる方法の他に、光収縮性樹
脂を用いる方法がある。この光収縮性樹脂を用いる従来
のフリップチップ実装は、図18に示されるように、プ
リント配線基板50に対応させて半導体チップ62の位
置決めを行い、半導体チップ62の半導体基板64上に
形成された各突起電極66がプリント配線基板50の絶
縁基板52上の各Cu電極54に対応するようにした
後、この位置決めをした半導体チップ62をプリント配
線基板50上にマウン卜し、続いて半導体チップ62と
プリント配線基板50との間隙に光収縮性樹脂68を充
填し、光照射することにより行われる。
【0007】従って、このフリップチップ実装方法によ
れば、半導体チップ62とプリント配線基板50との間
隙に充填した光収縮性樹脂68が感光したときに生じる
収縮力によって半導体チップ62をプリント配線基板5
0上に固定保持することができる。また、半導体チップ
62の各突起電極66とプリント配線基板50の対応す
る各Cu電極54とが直接に接触していることにより、
半導体チップ62の各突起電極66とこれと対応するプ
リント配線基板50の各Cu電極54との導通をとるこ
とができる。
【0008】
【発明が解決しようとする課題】ところで、上記従来の
半導体チップ62をフリップチップ実装するプリント配
線基板50においては、上記図15に示されるように、
その電極材料として導電性に優れた金属であるCuを用
いるのが一般的であるが、このCuは酸化によってその
表面に絶縁性のCuO(酸化銅)が形成され易い金属で
ある。従って、このような状況のもとで上記従来のAC
Fを用いた半導体チップのフリップチップ実装方法を採
用すると、上記図17に示されるように、プリント配線
基板50のCu電極54表面に絶縁性のCuO膜70が
形成され、この絶縁性のCuO膜70と半導体チップ6
2の突起電極66との間にACF56の導電粒子60の
一部が挟まれることになるため、これらの一部の導電粒
子60はプリント配線基板50のCu電極54と半導体
チップ62の突起電極66との導通に寄与しなくなり、
結果としてCu電極54と突起電極66との間の接続抵
抗が上昇してしまう。
【0009】また、上記従来の光収縮性樹脂68を用い
た半導体チップ62のフリップチップ実装方法において
も、上記図18に示されるように、プリント配線基板5
0のCu電極54表面に絶縁性のCuO膜70が形成さ
れることから、この絶縁性のCuO膜70によってプリ
ント配線基板50のCu電極54と半導体チップ62の
突起電極66との十分な接触が阻害され、結果としてC
u電極54と突起電極66との間の接続抵抗が上昇して
しまう。
【0010】更に、CuOは一般には水分子を吸着し易
いため、図19及び図20に示されるように、プリント
配線基板50のCu電極54表面のCuO膜70と半導
体チップ62の突起電極66との接触部に水分子72が
侵入して吸着する場合があり、こうした状況において低
温環境におかれると、この水分子72が凍結して体積膨
張を起こし、半導体チップ62の突起電極66とプリン
ト配線基板50のCu電極54との接触を引き離す方向
に力が働き、結果として半導体チップ62の突起電極6
6とプリント配線基板50のCu電極54との間の接続
オープン不良が生じるなど、実装の信頼性の低下を引き
起こす危険がある。
【0011】こうしたことから、ACF56を用いてフ
リップチップ実装した場合における、図15のプリント
配線基板50の各Cu電極54と半導体チップ62の各
突起電極66との接続抵抗の温度サイクルに対する変動
を測定すると、図21のグラフに示されるような結果と
なる。即ち、この図21のグラフ中の上方に振幅の大き
い線で示される−25℃から+125℃の範囲で周期的
に変化する温度サイクルに対し、下方の振幅の小さい線
で示されるプリント配線基板50のCu電極54と半導
体チップ62の突起電極66との接続抵抗は、この温度
サイクルに応じた変動を生じるが、この変動が不規則な
波形を示している。また、この接触抵抗が経時的に増大
していく傾向を示している。(図21において、上方の
振幅の大きい線は温度サイクルを示し、下方の振幅の小
さい線はこの温度サイクルに対するプリント配線基板5
0の各Cu電極54と半導体チップの各突起電極との接
続抵抗の変化を示す。)
【0012】このことは、プリント配線基板50のCu
電極54表面への絶縁性のCuO膜70の形成や、この
CuO膜70に吸着された水分子の体積膨張などによっ
て、ACF56の導電粒子60を介した半導体チップ6
2の突起電極66とプリント配線基板50のCu電極5
4との接続が良好かつ安定に維持されていないことを意
味する。
【0013】なお、このプリント配線基板50のCu電
極54表面に絶縁性のCuO膜70が形成されたり、こ
のCuO膜70に吸着された水分子が体積膨張したりす
る問題に対し、その対策として、図22に示されるよう
に、プリント配線基板50のCu電極54を非酸化性の
金属であるAu(金)層74によって被覆することが考
えられる。
【0014】しかし、従来のプリント配線基板50にお
いては、そのCu電極54表面に絶縁性のCuO膜70
が形成されるという問題以外に、更にもうーつ問題があ
る。即ち、ACF56を用いるフリップチップ実装方法
及び光収縮性樹脂68を用いるフリップチップ実装方法
のいずれも、基本的に熱圧着法であるため、その圧着の
際にプリン卜配線基板50のCu電極54が絶縁基板5
2に適度に沈み込んだ状態で半導体チップ62の突起電
極66とプリント配線基板50のCu電極54の接続が
なされることが望ましい。これは、Cu電極54を絶縁
基板52に適度に沈み込ませることにより、沈み込んだ
絶縁基板52がその沈められた方向と逆方向に反発し、
Cu電極54を押し戻そうとする力が働き、結果として
Cu電極54と突起電極66との良好な接続を維持する
効果があると考えられるからである。
【0015】ところが、前述のように一般的なプリント
配線基板50においては電極材料としてCuを用いる
が、Cuは比較的やわらかい金属であることから、上記
図17及び図18に示したように半導体チップ62をプ
リント配線基板50上に圧着する際に、半導体チップ6
2の突起電極66がプリント配線基板50のCu電極5
4に沈み込んでしまう。このため、結果としてCu電極
54の絶縁基板52への沈み込みが減少してしまうこと
から、Cu電極54と突起電極66との良好な接続を維
持する効果が妨げられてしまう。従って、実装の信頼性
の低下を引き起こすという問題を生じる。
【0016】また、上記図22に示されるように、プリ
ント配線基板50のCu電極54表面を非酸化性のAu
層74によって被覆した場合であっても、Auも比較的
やわらかい金属であることから、Au層によって被覆さ
れていないCu電極54のみの場合と同様に、半導体チ
ップ62をプリント配線基板50上に圧着する際に、半
導体チップ62の突起電極66がプリント配線基板50
のAu層74によって被覆されているCu電極54に沈
み込んでしまうため、Cu電極54の絶縁基板52への
沈み込みが減少してしまい、Cu電極54と突起電極6
6との良好な接続を維持する効果が減少してしまう。従
って、この場合も、実装の信頼性の低下を引き起こすと
いう問題を生じる。
【0017】そこで本発明は、上記問題点を考慮してな
されたものであり、半導体チップを信頼性高くフリップ
チップ実装することができるプリント配線基板及びその
製造方法を提供することを目的とする。
【0018】
【課題を解決するための手段】上記課題は、以下の本発
明に係るプリント配線基板及びその製造方法によって達
成される。即ち、請求項1に係るプリント配線基板は、
半導体チップをフリップチップ実装するプリント配線基
板であって、半導体チップの突起電極に対応するプリン
ト配線基板の電極が良導電性材料からなり、この良導電
性材料からなる電極がこの良導電性材料よりも硬い高硬
度金属によって被覆されていることを特徴とする。
【0019】このように、請求項1に係るプリント配線
基板においては、良導電性材料からなる電極が高硬度金
属によって被覆されていることにより、このプリント基
板上にACF又は光収縮性樹脂を用いて半導体チップを
フリップチップ実装する際に、半導体チップの突起電極
がプリント配線基板の電極に沈みこんでプリン卜配線基
板の電極の絶縁基板への沈み込みが減少してしまうこと
もなくなるため、半導体チップの突起電極とプリント配
線基板の電極とが良好かつ安定に接続され、実装の信頼
性が向上する。
【0020】また、請求項2に係るプリント配線基板
は、上記請求項1に係るプリント配線基板において、良
導電性材料からなる電極を被覆している高硬度金属層が
非酸化性金属層によって被覆されている構成とすること
により、この電極表面に良導電性材料の酸化膜が形成さ
れることが防止されるため、プリント基板上にACF又
は光収縮性樹脂を用いて半導体チップをフリップチップ
実装する際に、半導体チップの突起電極とプリント配線
基板の電極の接続が電極表面の酸化膜によって阻害され
ることがなくなり、半導体チップの突起電極とプリント
配線基板の電極とが良好かつ安定に接続され、実装の信
頼性が向上する。
【0021】なお、ここで、良導電性材料からなる電極
としてはCu電極が好適である。但し、必ずしもCu電
極に限定されるものではなく、例えばAg(銀)電極な
ど、良導電性材料を電極材料とするものであればよい。
また、高硬度金属層としてはNi(ニッケル)層、Ti
(チタン)層、W(タングステン)層、Ta(タンタ
ル)層、又はMo(モリブデン)層などが好適である。
但し、必ずしもこれらの金属層に限定されるものではな
く、例えばこれらの合金層など、Cu電極よりも硬度の
高い金属層であればよい。また、非酸化性金属層として
は、Au層が好適である。但し、必ずしもAu層に限定
されるものではなく、例えばPt(白金)層など、通常
の信頼性試験における諸条件の下で酸化し難い金属層で
あればよい。
【0022】更に、請求項6に係るプリント配線基板の
製造方法は、半導体チップをフリップチップ実装するプ
リント配線基板の製造方法であって、絶縁基板上に、半
導体チップの突起電極に対応して良導電性材料からなる
電極を形成する第1の工程と、この絶縁基板上の良導電
性材料からなる電極を、この良導電性材料よりも硬い高
硬度金属によって被覆する第2の工程とを有することを
特徴とする。
【0023】このように請求項6に係るプリント配線基
板の製造方法においては、絶縁基板上に良導電性材料か
らなる電極を形成し、この電極を高硬度金属によって被
覆することにより、上記請求項1に係るプリント配線基
板を容易に作製することができる。従って、このプリン
ト基板上にACF又は光収縮性樹脂を用いて半導体チッ
プをフリップチップ実装する際に、半導体チップの突起
電極がプリント配線基板の電極に沈みこんでプリン卜配
線基板の電極の絶縁基板への沈み込みが減少してしまう
こともなくなるため、半導体チップの突起電極とプリン
ト配線基板の電極とが良好かつ安定に接続され、実装の
信頼性が向上する。
【0024】また、請求項7に係るプリント配線基板の
製造方法は、上記請求項6に係るプリント配線基板にお
いて、良導電性材料からなる電極を被覆している高硬度
金属層を非酸化性金属層によって被覆する第3の工程を
有する構成とすることにより、上記請求項2に係るプリ
ント配線基板を容易に作製することができる。従って、
このプリント基板上にACF又は光収縮性樹脂を用いて
半導体チップをフリップチップ実装する際に、半導体チ
ップの突起電極とプリント配線基板の電極の接続が電極
表面の酸化膜によって阻害されることがなくなるため、
半導体チップの突起電極とプリント配線基板の電極とが
良好かつ安定に接続され、実装の信頼性が向上する。
【0025】なお、ここで、絶縁基板上の良導電性材料
からなる電極を高硬度金属によって被覆する第2の工程
においては、良導電性材料からなる電極が形成されてい
る絶縁基板上に、真空蒸着法、スパッタリング法、CV
D(化学的気相成長)法、又はめっき法を用いて、良導
電性材料よりも硬い高硬度金属層を被着した後、ドライ
エッチング法、ウェットエッチング法、又はイオンミリ
ング法を用いて、高硬度金属層を加工することが好適で
ある。
【0026】また、良導電性材料からなる電極を被覆し
ている高硬度金属層を非酸化性金属層によって被覆する
第3の工程においては、高硬度金属層によって被覆され
た良導電性材料からなる電極が形成されている絶縁基板
上に、真空蒸着法、スパッタリング法、化学的気相成長
法、又はめっき法を用いて、非酸化性金属層を被着した
後、ドライエッチング法、ウェットエッチング法、又は
イオンミリング法を用いて、前記非酸化性金属層を加工
することが好適である。
【0027】或いはまた、前記第2及び第3の工程にお
いては、無電解めっき法を用いて、良導電性材料からな
る電極上にこの良導電性材料よりも硬い高硬度金属層を
被着し、続いて、この記高硬度金属層上に非酸化性金属
層を被着することが好適である。
【0028】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。図1は本発明の一実施
形態に係るプリント配線基板を示す断面図である。図1
に示されるように、本実施形態に係るプリント配線基板
10においては、通常のプリント配線基板の絶縁基板の
素材として用いられるガラスエポキシ、紙フェノ一ル、
又はセラミック等の絶縁材からなる絶縁基板12上に、
導電性に優れたCuを電極材料とするCu電極14が形
成されている。なお、これらのCu電極14は、プリン
ト配線基板10上にフリップチップ実装する半導体チッ
プの各突起電極の配置に対応して配置されている。
【0029】また、これらのCu電極14は、その表面
をCu電極14よりも硬い高硬度金属層としてのNi層
16によって被覆されている。更に、このCu電極14
を被覆しているNi層16は、その表面を非酸化性金属
層としてのAu層18によって被覆されている。なお、
ここで、Ni層16の代わりに、高硬度金属層として例
えばTi層、W層、Ta層、Mo層などを用いてもよ
い。因みに、これらの金属の硬度を図2に示す。即ち、
Cuの硬度が40HR Bであるのに対して、Niの硬度
は60HVであり、Tiの硬度は60HV であり、Wの
硬度は360HV であり、Moの硬度は160HV であ
る。
【0030】次に、図1に示すプリント配線基板10の
製造方法を、図3〜図11を用いて説明する。ここで、
図3〜図11はそれぞれ図1のプリント配線基板10の
製造方法を説明するための工程断面図である。なお、図
1のプリント配線基板10の構成要素と同一の要素には
同一の符号を付して説明を省略する。
【0031】先ず、図3に示されるように、例えば無電
解Cuめっき法を用いて、絶縁基板12上の全面に亘っ
てCu層14aを10〜20μm程度の厚さに形成す
る。続いて、このCu層14a上の全面に亘って感光性
フィルムを貼り付け、この感光性フイルムを所望する配
線パターンに応じて紫外線により露光し、現像する。こ
うして、図4に示されるように、所望する配線パターン
の感光性フィルム20を形成すると共に、感光性フイル
ムが除去されてCu層14aが露出する開口部22を形
成する。
【0032】次いで、この配線パターンの感光性フィル
ム20をマスクとして、各開口部22から露出するCu
層14aをエッチングにより除去した後、感光性フィル
ム20を剥離する。こうして、図5に示されるように、
所望する配線パターンに残存するCu層からなる各Cu
電極14を形成する。
【0033】次いで、図6に示されるように、例えばス
パッタリング法を用いて、Cu電極14が形成された絶
縁基板12上に、露出している絶縁基板12表面及び各
Cu電極14表面を一体に覆うように、高硬度金属層と
してのNi層16aを5μm程度の厚さに被着する。な
お、このNi層16aを被着する際に、スパッタリング
法の代わりに、例えば真空蒸着法、CVD法、又はめっ
き法などを用いてもよい。また、Ni層16aの代わり
に、同様の高硬度金属層として例えばTi層、W層、T
a層、Mo層などを被着してもよい。
【0034】次いで、このNi層16a上の全面に亘っ
て感光性フィルムを貼り付けた後、この感光性フイルム
を所望する配線パターンに応じて紫外線により露光し、
現像する。こうして、図7に示されるように、所望する
配線パターンの感光性フィルム24を形成すると共に、
感光性フイルムが除去されてNi層16aが露出する開
口部26を形成する。
【0035】次いで、例えばドライエッチング法を用
い、配線パターンの感光性フィルム24をマスクとし
て、各開口部26から露出するNi層16aをエッチン
グ除去した後、感光性フィルム24を剥離する。こうし
て、図8に示されるように、所望する配線パターンに残
存するNi層16を形成し、このNi層16によって覆
われた各Cu電極14が得られる。なお、配線パターン
の感光性フィルム24をマスクとして露出するNi層1
6aをエッチング除去する際、ドライエッチング法の代
わりに、例えばウェットエッチング法又はイオンミリン
グ法などを用いてもよい。
【0036】次いで、図9に示されるように、例えばス
パッタリング法を用いて、Ni層16によって覆われた
Cu電極14が形成された絶縁基板12上に、露出して
いる絶縁基板12表面及び各Cu電極14を被覆してい
るNi層16表面を一体に覆うように、非酸化性金属層
としてのAu層18aを厚さ0.1μm程度に被着す
る。なお、このAu層18aを被着する際、スパッタリ
ング法の代わりに、例えば真空蒸着法、CVD法、又は
めっき法などを用いてもよい。
【0037】次いで、このAu層18a上の全面に亘っ
て感光性フィルムを貼り付けた後、この感光性フイルム
を所望する配線パターンに応じて紫外線により露光し、
現像する。こうして、図10に示されるように、所望す
る配線パターンの感光性フィルム28を形成すると共
に、感光性フイルムが除去されてAu層18aが露出す
る開口部30を形成する。
【0038】次いで、例えばドライエッチング法を用
い、配線パターンの感光性フィルム28をマスクとし
て、各開口部30から露出するAu層18aをエッチン
グ除去した後、感光性フィルム28を剥離する。こうし
て、図11に示されるように、所望する配線パターンに
残存するAu層18を形成し、このAu層18及びNi
層16によって覆われた各Cu電極14が得られる。な
お、配線パターンの感光性フィルム28をマスクとして
露出するAu層18aをエッチング除去する際、ドライ
エッチング法の代わりに、例えばウェットエッチング法
又はイオンミリング法などを用いてもよい。
【0039】このようにして、上記図1に示されるよう
な、絶縁基板12上に導電性に優れたCu電極14が形
成され、これらのCu電極14表面が高硬度金属層とし
てのNi層16によって被覆され、更に、このCu電極
14を被覆しているNi層16が非酸化性金属層として
のAu層18によって被覆されている、即ちCu電極1
4表面が順に積層されたNi層16及びAu層18によ
って被覆されているプリント配線基板10が作製され
る。
【0040】次に、図1に示すプリント配線基板10上
にACFを用いて半導体チップをフリップフロップ実装
する方法を、図12の断面図を用いて説明する。なお、
図12において、図1のプリント配線基板10の構成要
素と同一の要素には同一の符号を付して説明を省略す
る。
【0041】図1に示すプリント配線基板10の実装領
域上にACF32を配置する。なお、このACF32
は、絶縁性樹脂材からなるベースフィルム34内に例え
ば直径5μm程度のニッケル粒子等からなる導電粒子3
6が複数散りばめられているものである。
【0042】続いて、プリント配線基板10上方におい
て、ACF32を介した半導体チップ38の位置決めを
行う。即ち、半導体チップ38の半導体基板40上に形
成された各突起電極42が、プリント配線基板10の絶
縁基板12上に形成され、Ni層16及びAu層18に
よって被覆されている各Cu電極14に対応するように
する。そして、この位置決めをした半導体チップ38
を、ACF32を介してプリント配線基板10上に圧着
する。こうして、図12に示されるように、プリント配
線基板10と半導体チップ38との間にはACF32の
ベースフイルム34が介在することにより、半導体チッ
プ38はプリント配線基板10上に固定保持される。ま
た、半導体チップ38の各突起電極42とプリント配線
基板10の対応する各Cu電極14を被覆しているAu
層18との間にACF32の導電粒子36が挟まれるこ
とにより、このACF32の導電粒子36を介して半導
体チップ38の各突起電極42とこれに対応するプリン
ト配線基板10のNi層16及びAu層18によって被
覆されている各Cu電極14との導通がとられる。
【0043】次に、図1に示すプリント配線基板10上
に光収縮性樹脂を用いて半導体チップをフリップフロッ
プ実装する方法を、図13の断面図を用いて説明する。
なお、図13において、図1のプリント配線基板10の
構成要素と同一の要素には同一の符号を付して説明を省
略する。
【0044】図1に示すプリント配線基板10上方にお
いて、半導体チップ38の位置決めを行う。即ち、半導
体チップ38の半導体基板40上に形成された各突起電
極42が、プリント配線基板10の絶縁基板12上に形
成され、Ni層16及びAu層18によって被覆されて
いる各Cu電極14に対応するようにする。そして、こ
のような位置決めをした半導体チップ38をプリント配
線基板10上にマウン卜した後、半導体チップ38とプ
リント配線基板10との間隙に光収縮性樹脂44を充填
し、光照射する。
【0045】こうして、図13に示されるように、半導
体チップ38とプリント配線基板10との間隙に充填し
た光収縮性樹脂44が感光したときに生じる収縮力によ
り、半導体チップ38はプリント配線基板10上に固定
保持される。また、半導体チップ38の各突起電極42
とプリント配線基板10の対応する各Cu電極14を被
覆しているAu層18とが直接に接触していると共に、
半導体チップ38とプリント配線基板10との間隙に充
填した光収縮性樹脂44の収縮が加わることにより、半
導体チップ38の各突起電極42とこれに対応するプリ
ント配線基板10のNi層16及びAu層18によって
被覆されている各Cu電極14との導通がとられる。
【0046】次に、ACFを用いて半導体チップをフリ
ップチップ実装した場合における、図1のプリント配線
基板10のNi層16及びAu層18によって被覆され
ているCu電極14と半導体チップの突起電極との接続
抵抗の温度サイクルに対する変動を、図14のグラフを
用いて説明する。なお、この図14のグラフにおいて、
上方の振幅の大きい線は温度サイクルを示しており、下
方の振幅の小さい線はこの温度サイクルに対するプリン
ト配線基板10のNi層16及びAu層18によって被
覆されているCu電極14と半導体チップの突起電極と
の接続抵抗の変化を示している。
【0047】この図14のグラフに示されるように、プ
リント配線基板10のNi層16及びAu層18によっ
て被覆されている各Cu電極14と半導体チップの各突
起電極との接続抵抗は、−25℃から+125℃の範囲
で変化する温度サイクルに対応して変動しているが、こ
の変動は規則的な波形を示している。また、この接続抵
抗の経時的な変動は観測されなかった。このことは、A
CF32の導電粒子36を介した半導体チップ38の突
起電極42とプリント配線基板10のNi層16及びA
u層18によって被覆されているCu電極14との良好
な接続が、その接触抵抗を経時的に増大させることな
く、安定して維持されていることを意味する。
【0048】以上のように、本実施形態によれば、プリ
ント配線基板10のCu電極14がNi層16によって
被覆され、更にこのNi層16がAu層18によって被
覆されていることにより、即ち、Cu電極14を被覆し
ているNi層16が非酸化性金属層としてのAu層18
によって被覆されていることにより、Cu電極14やN
i層16が酸化されてこれらの表面に絶縁性の酸化膜、
例えばCuO膜やNiO(酸化ニッケル)膜が形成され
ることを防止することが可能となる。
【0049】このため、例えば上記図12に示すように
ACF32を用いて半導体チップ38をフリップチップ
実装する場合において、半導体チップ38の各突起電極
42とプリント配線基板10の対応する各Cu電極14
を被覆しているAu層18との間に挟まれているACF
32の導電粒子36を介して、半導体チップ38の各突
起電極42とこれに対応するプリント配線基板10のN
i層16及びAu層18によって被覆されている各Cu
電極14との導通をとる際に、Cu電極14表面やNi
層16表面の絶縁性の酸化膜によってこの導通が阻害さ
れたり、接続抵抗が上昇したりすることを防止すること
ができる。また、これらCu電極14表面やNi層16
表面の酸化膜自体が形成されないため、酸化膜に吸着さ
れた水分子が体積膨張することによる接続オープン不良
の発生も当然に防止することができる。
【0050】従って、半導体チップ38の各突起電極4
2とプリント配線基板10のNi層16及びAu層18
によって被覆されている各Cu電極14とのACF32
の導電粒子36を介した良好かつ安定な接続を維持する
ことが可能となり、ACF32を用いたフリップチップ
実装の信頼性を向上させることができる。
【0051】同様に、例えば上記図13に示すように光
収縮性樹脂44を用いて半導体チップ38をフリップチ
ップ実装する場合においても、半導体チップ38の各突
起電極42とプリント配線基板10の対応する各Cu電
極14を被覆しているAu層18とを直接に接触させ、
更に半導体チップ38とプリント配線基板10との間の
光収縮性樹脂44を収縮させて、半導体チップ38の各
突起電極42とこれに対応するプリント配線基板10の
Ni層16及びAu層18によって被覆されている各C
u電極14との導通をとる際に、この導通がCu電極1
4表面やNi層16表面の絶縁性の酸化膜によって阻害
されたり、その接続抵抗が上昇したりすることを防止す
ることができる。また、これらCu電極14表面やNi
層16表面の酸化膜に吸着された水分子の体積膨張によ
る接続オープン不良の発生も当然に防止することができ
る。
【0052】従って、半導体チップ38の各突起電極4
2とプリント配線基板10のNi層16及びAu層18
によって被覆されている各Cu電極14との直接接触に
よる良好かつ安定な接続を維持することが可能となり、
光収縮性樹脂44を用いたフリップチップ実装の信頼性
を向上させることができる。
【0053】更に、本実施形態によれば、プリント配線
基板10のCu電極14がNi層16によって被覆さ
れ、更にこのNi層16がAu層18によって被覆され
ていることにより、即ちCu電極14とAu層18との
間に高硬度金属層としてのNi層16が介在しているこ
とにより、例えば上記図12に示すようにACF32を
用いて半導体チップ38をフリップチップ実装する場合
や上記図13に示すように光収縮性樹脂44を用いて半
導体チップ38をフリップチップ実装する場合のいずれ
においても、半導体チップ38の各突起電極42はプリ
ント配線基板10のNi層16によって被覆されている
各Cu電極14に沈み込まず、Ni層16によって被覆
されている各Cu電極14が絶縁基板12に適度に沈み
込むようになる。従って、適度に沈み込んだ絶縁基板1
2がその沈められた方向と逆方向に反発し、Cu電極1
4を押し戻そうとする力が働くため、半導体チップ38
の各突起電極42とプリント配線基板10のNi層16
及びAu層18によって被覆されている各Cu電極14
との良好かつ安定な接続を維持することが可能となり、
ACF32や光収縮性樹脂44を用いたフリップチップ
実装の信頼性を向上させることができる。
【0054】なお、上記実施形態においては、上記図6
〜図10に示されるように、Cu電極14が形成された
絶縁基板12上に例えばスパッタリング法を用いてNi
層16aを被着した後、例えばドライエッチング法を用
いてこのNi層16aを所望する配線パターンにエッチ
ングして各Cu電極14を覆うNi層16を形成し、続
いて、このNi層16によって覆われたCu電極14が
形成された絶縁基板12上に例えばスパッタリング法を
用いてAu層18aを被着した後、例えばドライエッチ
ング法を用いてこのAu層18aを所望する配線パター
ンにエッチングして各Cu電極14を覆うNi層16を
更に覆うAu層18を形成しているが、この製造方法の
限定されるものではない。例えばこの製造方法の代わり
に、スパッタリング法、真空蒸着法、又はCVD法など
を用いて、Cu電極14が形成された絶縁基板12上に
Ni層及びAu層を連続して被着した後、ドライエッチ
ング法、ウェットエッチング法、又はイオンミリング法
などを用いて、これらのAu層及びNi層を所望する配
線パターンに連続的にエッチングして、各Cu電極14
を覆うNi層及びAu層を形成してもよい。或いはま
た、絶縁基板12上に各Cu電極14を形成した後、例
えば無電解めっき法を用いて、各Cu電極14上にのみ
選択的にNi層及びAu層を連続して形成し、各Cu電
極14を覆うNi層及びAu層を形成してもよい。
【0055】
【発明の効果】以上、詳細に説明した通り、本発明に係
るプリント配線基板及びその製造方法によれば、次のよ
うな効果を奏することができる。即ち、請求項1に係る
プリント配線基板によれば、良導電性材料からなる電極
が高硬度金属によって被覆されていることにより、この
プリント基板上にACF又は光収縮性樹脂を用いて半導
体チップをフリップチップ実装する際に、半導体チップ
の突起電極がプリント配線基板の高硬度金属によって被
覆されている電極に沈み込まず、このプリン卜配線基板
の電極が絶縁基板に適度に沈み込むようにすることが可
能になるため、半導体チップの突起電極とプリント配線
基板の電極とを良好かつ安定に接続することが可能にな
り、半導体チップのフリップチップ実装の信頼性を向上
させることができる。
【0056】また、請求項2に係るプリント配線基板に
よれば、良導電性材料からなる電極を被覆している高硬
度金属層が更に非酸化性金属層によって被覆されている
ことにより、上記請求項1の場合と同じく半導体チップ
の突起電極がプリント配線基板の高硬度金属によって被
覆されている電極に沈み込まずにプリン卜配線基板の電
極が絶縁基板に適度に沈み込むようにすることが可能に
なると共に、プリン卜配線基板の電極表面に良導電性材
料の酸化膜が形成されることが防止されるため、このプ
リント基板上にACF又は光収縮性樹脂を用いて半導体
チップをフリップチップ実装する際に、半導体チップの
突起電極とプリント配線基板の電極の接続が電極表面や
高硬度金属層表面の酸化膜によって阻害されることがな
くなることから、半導体チップの突起電極とプリント配
線基板の電極とを良好かつ安定に接続することが可能に
なり、半導体チップのフリップチップ実装の信頼性を向
上させることができる。
【0057】更に、請求項6に係るプリント配線基板の
製造方法によれば、絶縁基板上に良導電性材料からなる
電極を形成する第1の工程と、この絶縁基板上の良導電
性材料からなる電極を、この良導電性材料よりも硬い高
硬度金属によって被覆する第2の工程とを有することに
より、上記請求項1に係るプリント配線基板を容易に作
製することができる。従って、このプリント基板上にA
CF又は光収縮性樹脂を用いて半導体チップをフリップ
チップ実装する際に、半導体チップの突起電極がプリン
ト配線基板の高硬度金属によって被覆されている電極に
沈み込まず、このプリン卜配線基板の電極が絶縁基板に
適度に沈み込むようにすることが可能になるため、半導
体チップの突起電極とプリント配線基板の電極とを良好
かつ安定に接続することが可能になり、半導体チップの
フリップチップ実装の信頼性を向上させることができ
る。
【0058】また、請求項7に係るプリント配線基板の
製造方法は、上記請求項6に係るプリント配線基板にお
いて、良導電性材料からなる電極を被覆している高硬度
金属層を非酸化性金属層によって被覆する第3の工程を
有することにより、上記請求項2に係るプリント配線基
板を容易に作製することができる。従って、このプリン
ト基板上にACF又は光収縮性樹脂を用いて半導体チッ
プをフリップチップ実装する際に、半導体チップの突起
電極がプリント配線基板の高硬度金属によって被覆され
ている電極に沈み込まず、このプリン卜配線基板の電極
が絶縁基板に適度に沈み込むようにすることが可能にな
ると共に、半導体チップの突起電極とプリント配線基板
の電極の接続が電極表面や高硬度金属層表面の酸化膜に
よって阻害されることがなくなるため、半導体チップの
突起電極とプリント配線基板の電極とを良好かつ安定に
接続することが可能になり、半導体チップのフリップチ
ップ実装の信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るプリント配線基板を
示す断面図である。
【図2】金属の硬度を示す表である。
【図3】図1のプリント配線基板の製造方法を説明する
ための工程断面図(その1)である。
【図4】図1のプリント配線基板の製造方法を説明する
ための工程断面図(その2)である。
【図5】図1のプリント配線基板の製造方法を説明する
ための工程断面図(その3)である。
【図6】図1のプリント配線基板の製造方法を説明する
ための工程断面図(その4)である。
【図7】図1のプリント配線基板の製造方法を説明する
ための工程断面図(その5)である。
【図8】図1のプリント配線基板の製造方法を説明する
ための工程断面図(その6)である。
【図9】図1のプリント配線基板の製造方法を説明する
ための工程断面図(その7)である。
【図10】図1のプリント配線基板の製造方法を説明す
るための工程断面図(その8)である。
【図11】図1のプリント配線基板の製造方法を説明す
るための工程断面図(その9)である。
【図12】図1のプリント配線基板上にACFを用いて
半導体チップをフリップチップ実装する方法を説明する
ための断面図である。
【図13】図1のプリント配線基板上に光収縮性樹脂を
用いて半導体チップをフリップチップ実装する方法を説
明するための断面図である。
【図14】ACFを用いて半導体チップをフリップチッ
プ実装した場合における、図1のプリント配線基板のN
i層及びAu層によって被覆されているCu電極と半導
体チップの突起電極との接続抵抗の温度サイクルに対す
る変動を示すグラフである。
【図15】従来のプリント配線基板を示す断面図であ
る。
【図16】ACFを示す略線的な斜視図である。
【図17】従来のプリント配線基板上にACFを用いて
半導体チップをフリップチップ実装する方法を説明する
ための断面図である。
【図18】従来のプリント配線基板上に光収縮性樹脂を
用いて半導体チップをフリップチップ実装する方法を説
明するための断面図である。
【図19】従来のプリント配線基板上にACFを用いて
半導体チップをフリップチップ実装する際の電極表面の
酸化膜への水分子の吸着を示す断面図である。
【図20】従来のプリント配線基板上に光収縮性樹脂を
用いて半導体チップをフリップチップ実装する際の電極
表面の酸化膜への水分子の吸着を示す断面図である。
【図21】ACFを用いて半導体チップをフリップチッ
プ実装した場合における、図15のプリント配線基板の
Cu電極と半導体チップの突起電極との接続抵抗の温度
サイクルに対する変動を示すグラフである。
【図22】従来のプリント配線基板を示す断面図であ
る。
【符号の説明】
10…プリント配線基板、12…絶縁基板、14a…C
u層、14…Cu電極、16a、16…Ni層、18
a、18…Au層、20…感光性フィルム、22…開口
部、24…感光性フィルム、26…開口部、28…感光
性フィルム、30…開口部、32…ACF、34…ベー
スフィルム、36…導電粒子、38…半導体チップ、4
0…半導体基板、42…突起電極、44…光収縮性樹
脂、50…プリント配線基板、52…絶縁基板、54…
Cu電極、56…ACF、58…ベースフィルム、60
…導電粒子、62…半導体チップ、64…半導体基板、
66…突起電極、68…光収縮性樹脂、70…CuO
膜、72…水分子、74…Au層。

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップをフリップチップ実装する
    プリント配線基板であって、 前記半導体チップの突起電極に対応する前記プリント配
    線基板の電極が、良導電性材料からなり、 前記良導電性材料からなる電極が、前記良導電性材料よ
    りも硬い高硬度金属によって被覆されていることを特徴
    とするプリント配線基板。
  2. 【請求項2】 請求項1記載のプリント配線基板におい
    て、 前記良導電性材料からなる電極を被覆している前記高硬
    度金属層が、非酸化性金属層によって被覆されているこ
    とを特徴とするプリント配線基板。
  3. 【請求項3】 請求項1記載のプリント配線基板におい
    て、 前記良導電性材料からなる電極が、銅電極であることを
    特徴とするプリント配線基板。
  4. 【請求項4】 請求項1記載のプリント配線基板におい
    て、 前記高硬度金属層が、チタン層、タングステン層、タン
    タル層、モリブデン層、又はニッケル層であることを特
    徴とするプリント配線基板。
  5. 【請求項5】 請求項2記載のプリント配線基板におい
    て、 前記非酸化性金属層が、金層であることを特徴とするプ
    リント配線基板。
  6. 【請求項6】 半導体チップをフリップチップ実装する
    プリント配線基板の製造方法であって、 絶縁基板上に、前記半導体チップの突起電極に対応し
    て、良導電性材料からなる電極を形成する第1の工程
    と、 前記絶縁基板上の前記良導電性材料からなる電極を、前
    記良導電性材料よりも硬い高硬度金属によって被覆する
    第2の工程とを有することを特徴とするプリン卜配線基
    板の製造方法。
  7. 【請求項7】 請求項6記載のプリント配線基板におい
    て、 前記良導電性材料からなる電極を被覆している前記高硬
    度金属層を、非酸化性金属層によって被覆する第3の工
    程を有することを特徴とするプリン卜配線基板の製造方
    法。
  8. 【請求項8】 請求項6記載のプリント配線基板におい
    て、 前記第2の工程が、前記良導電性材料からなる電極が形
    成されている前記絶縁基板上に、真空蒸着法、スパッタ
    リング法、化学的気相成長法、又はめっき法を用いて、
    前記良導電性材料よりも硬い高硬度金属層を被着した
    後、ドライエッチング法、ウェットエッチング法、又は
    イオンミリング法を用いて、前記高硬度金属層を加工す
    る工程であることを特徴とするプリント配線基板の製造
    方法。
  9. 【請求項9】 請求項7記載のプリント配線基板におい
    て、 前記第3の工程が、前記高硬度金属層によって被覆され
    た前記良導電性材料からなる電極が形成されている前記
    絶縁基板上に、真空蒸着法、スパッタリング法、化学的
    気相成長法、又はめっき法を用いて、非酸化性金属層を
    被着した後、ドライエッチング法、ウェットエッチング
    法、又はイオンミリング法を用いて、前記非酸化性金属
    層を加工する工程であることを特徴とするプリント配線
    基板の製造方法。
  10. 【請求項10】 請求項7記載のプリント配線基板にお
    いて、 前記第2及び第3の工程が、無電解めっき法を用いて、
    前記良導電性材料からなる電極上に、前記良導電性材料
    よりも硬い高硬度金属層を被着し、続いて、前記高硬度
    金属層上に、非酸化性金属層を被着する工程であること
    を特徴とするプリント配線基板の製造方法。
JP15554597A 1997-06-12 1997-06-12 プリント配線基板及びその製造方法 Pending JPH114065A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15554597A JPH114065A (ja) 1997-06-12 1997-06-12 プリント配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15554597A JPH114065A (ja) 1997-06-12 1997-06-12 プリント配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH114065A true JPH114065A (ja) 1999-01-06

Family

ID=15608409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15554597A Pending JPH114065A (ja) 1997-06-12 1997-06-12 プリント配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH114065A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476485B1 (en) * 1999-05-13 2002-11-05 Alps Electric Co., Ltd. Thin-film structure having reliably removable oxide layer formed on bump exposed at surface of insulating layer and manufacturing method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476485B1 (en) * 1999-05-13 2002-11-05 Alps Electric Co., Ltd. Thin-film structure having reliably removable oxide layer formed on bump exposed at surface of insulating layer and manufacturing method therefor
US6694611B2 (en) 1999-05-13 2004-02-24 Alps Electric Co., Ltd. Method for manufacturing a thin-film structure having a reliably removable oxide layer

Similar Documents

Publication Publication Date Title
CN101013686B (zh) 互连衬底、半导体器件及其制造方法
US7256490B2 (en) Test carrier for semiconductor components having conductors defined by grooves
TWI313492B (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
TWI331797B (en) Surface structure of a packaging substrate and a fabricating method thereof
US8440565B2 (en) Semiconductor apparatus manufacturing method and semiconductor apparatus
JP2008277733A (ja) 半導体装置
US20050245059A1 (en) Method for making an interconnect pad
JP2001176904A (ja) 半導体装置及びその製造方法
JP2003273155A (ja) 半導体装置及びその製造方法
US6647620B1 (en) Method of making center bond flip chip semiconductor carrier
KR20200035197A (ko) 반도체 장치 및 그 제조 방법
KR100770417B1 (ko) 전자회로장치의 제조방법
JP2011258664A (ja) 配線基板及び配線基板の製造方法
JPH114065A (ja) プリント配線基板及びその製造方法
JPH0727789A (ja) 回路配線板およびその製造方法
TWI230427B (en) Semiconductor device with electrical connection structure and method for fabricating the same
US6617697B2 (en) Assembly with connecting structure
JP3015709B2 (ja) フィルムキャリア、それを用いてなる半導体装置ならびに半導体素子の実装方法
JP2002050715A (ja) 半導体パッケージの製造方法
KR102257933B1 (ko) 평탄화에 의한 감소된 땜납 패드 토폴로지 차이를 포함하는 전자 구조를 제조하는 방법, 및 대응하는 전자 구조
CN114205989B (zh) 电路板及其制造方法
JPH0563955B2 (ja)
JP2007103816A (ja) 配線基板および電子回路装置
CN119465326A (zh) 导电薄膜及其形成方法、半导体结构的制备方法
EP1116268A2 (en) Method and device for buried chips