[go: up one dir, main page]

JPH11341825A - Power conversion device - Google Patents

Power conversion device

Info

Publication number
JPH11341825A
JPH11341825A JP10144569A JP14456998A JPH11341825A JP H11341825 A JPH11341825 A JP H11341825A JP 10144569 A JP10144569 A JP 10144569A JP 14456998 A JP14456998 A JP 14456998A JP H11341825 A JPH11341825 A JP H11341825A
Authority
JP
Japan
Prior art keywords
circuit
current
switched capacitor
switch
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10144569A
Other languages
Japanese (ja)
Inventor
Masahiro Naruo
誠浩 鳴尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP10144569A priority Critical patent/JPH11341825A/en
Publication of JPH11341825A publication Critical patent/JPH11341825A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the number of switching elements without increasing a withstand voltage and to downsize a power conversion device, by reducing the chip area of the switching elements. SOLUTION: The source terminals of switching elements S11, S31, S51 are connected with those of switching elements S21, S41, S61 respectively, and the drain terminals of the switching elements S21, S41 are connected with those of the switching elements S31, S51 respectively. Similarly, the drain terminals of switching elements S12, S32, S52 are connected with those of switching elements S22, S42, S62 respectively, and the source terminals of switching elements S22, S42 are connected with those of switching elements S32, S52, respectively. Capacitors Cm are connected between the connection points of switching element Sm1 and Sm+1, 1 and those of switching elements Sm2 and Sm+1, 2. Two of the four switching elements for one capacitor are shared by two neighboring capacitors. Therefore, it is possible to reduce the number of the switching elements without increasing the withstand voltage, and to downsize a power converting device by reducing the chip area of the switching elements.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、直流電圧をスイッ
チドキャパシタ回路を用いて交流電圧に変換する電力変
換装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power converter for converting a DC voltage into an AC voltage using a switched capacitor circuit.

【0002】[0002]

【従来の技術】従来より微小なインダクタとスイッチド
キャパシタを利用して直流電源から滑らかな交流出力を
得る電力変換回路として図11に示すような回路がある
(特開平9−47032号公報参照)。
2. Description of the Related Art Conventionally, there is a circuit as shown in FIG. 11 as a power conversion circuit for obtaining a smooth AC output from a DC power supply using a minute inductor and a switched capacitor (see Japanese Patent Application Laid-Open No. 9-47032). .

【0003】本従来例(以下、「従来例1」という)
は、複数個のキャパシタ(C1〜C5)を直流電源DC
(電圧E)で一括並列充電し、任意の個数のキャパシタ
を任意の極性に直列放電することにより、負荷に−5
E、−4E、−3E、−2E、−E、0、E、2E、3
E、4E、5Eの電圧Vscを供給することができるス
イッチドキャパシタ回路SCを備え、その出力に微小イ
ンダクタLzと微小キャパシタCzより成るフィルタ回
路を接続し、微小キャパシタCzと並列に負荷Zを接続
したものとこれらの制御回路(図示せず)より成る。
This conventional example (hereinafter, referred to as "conventional example 1")
Connects a plurality of capacitors (C1 to C5) to a DC power supply DC.
(Voltage E) and collectively and parallel charging, and discharging an arbitrary number of capacitors in series to an arbitrary polarity, so that a load of -5
E, -4E, -3E, -2E, -E, 0, E, 2E, 3
A switched capacitor circuit SC capable of supplying voltages Vsc of E, 4E and 5E, a filter circuit including a small inductor Lz and a small capacitor Cz is connected to the output thereof, and a load Z is connected in parallel with the small capacitor Cz. And these control circuits (not shown).

【0004】上記スイッチドキャパシタ回路SCの構成
は、5個のスイッチドキャパシタセルSCm(m=1、
2、3、4、5)の直列回路とその充電回路より構成さ
れる。各スイッチドキャパシタセルSCmは、相補的に
動作するスイッチ素子Sm1、Sm2及びSm3、Sm
4の直列回路と、スイッチ素子Sm3とSm1の接続点
とSm4とSm2の接続点の間に接続されたキャパシタ
Cmとでブリッジを構成したもので、各セルはスイッチ
素子Sm1とSm2の接続点とスイッチ素子Sn3とS
n4の接続点(m≠n)を接続することにより直列接続
される。さらに、これらスイッチ素子をボディダイオー
ドを持つMOSFETで実現する場合、各スイッチ素子
Sm1、Sm2及びSm3、Sm4は、それぞれキャパ
シタCmのプラス側がドレイン、マイナス側がソースと
なるように直列接続する。
The configuration of the switched capacitor circuit SC is composed of five switched capacitor cells SCm (m = 1,
2, 3, 4, 5) and its charging circuit. Each of the switched capacitor cells SCm includes switch elements Sm1, Sm2 and Sm3, Sm which operate complementarily.
4 and a capacitor Cm connected between a connection point between the switch elements Sm3 and Sm1 and a connection point between Sm4 and Sm2, and each cell includes a connection point between the switch elements Sm1 and Sm2. Switch elements Sn3 and S
The connection is made in series by connecting n4 connection points (m ≠ n). Further, when these switch elements are realized by MOSFETs having body diodes, the switch elements Sm1, Sm2 and Sm3, Sm4 are connected in series such that the plus side of the capacitor Cm is the drain and the minus side is the source.

【0005】スイッチドキャパシタ回路SCの出力は、
スイッチドキャパシタセルSC1、SC2、…、SC5
の直列回路の両端のセルから取り出し、具体的にはスイ
ッチ素子S11とS12の接続点と、スイッチ素子S5
3とS54の接続点の間に負荷回路を接続する。
The output of the switched capacitor circuit SC is
Switched capacitor cells SC1, SC2,..., SC5
From the cells at both ends of the series circuit, specifically, the connection point between the switch elements S11 and S12 and the switch element S5
A load circuit is connected between nodes 3 and S54.

【0006】また、各スイッチドキャパシタセルSCm
ヘの並列充電回路は、ダイオードD1〜D5のカソード
を各キャパシタC1〜C5のプラス側に接続し、アノー
ド同士を接続して直流電源DCとスイッチ素子S6の直
列回路に接続し、スイッチ素子S11、S13、S2
1、…、S43、S51、S53の直列回路(スイッチ
列Aとする)の中点であるスイッチ素子S33とS31
の接続点に接続する。スイッチ素子S12、S14、S
22、…、S52、S54(スイッチ列Bとする)をオ
フし、スイッチ列Aを全てオンして、スイッチ素子S6
をオンすることにより、各キャパシタC1〜C5をスイ
ッチ列Bに接続された側をプラスとして全て同電圧Eで
並列に充電する。
Further, each switched capacitor cell SCm
In the parallel charging circuit, the cathodes of the diodes D1 to D5 are connected to the positive sides of the capacitors C1 to C5, the anodes are connected to each other and connected to a series circuit of the DC power supply DC and the switch element S6. S13, S2
1,..., S43, S51, and S31, which are the midpoints of the series circuit (switch row A) of S53 and S31
To the connection point. Switch elements S12, S14, S
, S52 and S54 (switch row B) are turned off, all switch rows A are turned on, and switch element S6 is turned on.
Is turned on, all the capacitors C1 to C5 are charged in parallel with the same voltage E, with the side connected to the switch array B being positive.

【0007】次に、図12をもとに負荷Zに交流電圧を
供給する制御方法の一例について説明する。初期状態と
して、各キャパシタC1〜C5が全て同電圧Eで等しく
充電されており、スイッチ列Aが全てオン、スイッチ列
Bが全てオフしているとする。時刻t0にスイッチ素子
S13をオフ、スイッチ素子S14をオンすると、スイ
ッチ素子S11、キャパシタC1、スイッチ素子S1
4、スイッチ素子S21、S23、S31、S33、S
41、S43、S51、S53の経路でキャパシタC1
がプラス方向に負荷Zに接続されて、スイッチドキャパ
シタ回路SCの出力Vscが+Eとなる。時刻t1にス
イッチ素子S23をオフ、スイッチ素子S24をオンす
ると、スイッチ素子S11、キャパシタC1、スイッチ
素子S14、S21、キャパシタC2、スイッチ素子S
24、S31、S33、S41、S43、S51、S5
3の経路でキャパシタC1とC2が直列にプラス方向に
負荷Zに接続されて、スイッチドキャパシタ回路SCの
出力Vscが+2Eとなる。時刻t2〜t4では同様の
制御により、キャパシタC3、C4、C5も順次プラス
方向に直列接続することにより、スイッチドキャパシタ
回路SCの出力Vscが順次+3E、+4E、+5Eと
ステップ状に上がって行く。
Next, an example of a control method for supplying an AC voltage to the load Z will be described with reference to FIG. In the initial state, it is assumed that all the capacitors C1 to C5 are equally charged with the same voltage E, all the switch rows A are on, and all the switch rows B are off. When the switch element S13 is turned off and the switch element S14 is turned on at time t0, the switch element S11, the capacitor C1, and the switch element S1 are turned on.
4, switch elements S21, S23, S31, S33, S
41, S43, S51, and S53 through the capacitor C1.
Is connected to the load Z in the plus direction, and the output Vsc of the switched capacitor circuit SC becomes + E. When switch element S23 is turned off and switch element S24 is turned on at time t1, switch element S11, capacitor C1, switch elements S14 and S21, capacitor C2, switch element S
24, S31, S33, S41, S43, S51, S5
In the path 3, the capacitors C1 and C2 are connected in series in the plus direction to the load Z, and the output Vsc of the switched capacitor circuit SC becomes + 2E. From time t2 to time t4, by the same control, the capacitors C3, C4, and C5 are also connected in series in the positive direction sequentially, so that the output Vsc of the switched capacitor circuit SC sequentially increases in steps of + 3E, + 4E, and + 5E.

【0008】次に、時刻t5にスイッチ素子S14をオ
フ、スイッチ素子S13をオンすると、キャパシタC5
が負荷電流経路から切り離されて、スイッチドキャパシ
タ回路SCの出力Vscは+4Eに下がる。同様に順次
キャパシタC4、C3、C2、C1と負荷電流経路から
切り離すことにより、スイッチドキャパシタ回路SCの
出力Vscは階段状に+3E、+2E、+E、0と下が
る。時刻t9に全てのキャパシタC1〜C5が負荷電流
経路から切り離されて、スイッチ列Aが全てオン、スイ
ッチ列Bが全てオフすると、スイッチ素子S6をオンし
てキャパシタC1〜C5を並列に直流電源DCから充電
する。充電が完了する時刻t10にスイッチ素子S6を
オフし、スイッチ素子S11をオフ、スイッチ素子S1
2をオンすると、スイッチ素子S12、キャパシタC
1、スイッチ素子S13、S21、S23、S31、S
33、S41、S43、S51、S53の経路でキャパ
シタC1がマイナス方向に負荷Zに接続されて、スイッ
チドキャパシタ回路SCの出力Vscが−Eとなる。同
様の制御により、キャパシタC2、C3、C4、C5も
順次マイナス方向に直列接続することにより、スイッチ
ドキャパシタ回路SCの出力Vscが順次−2E、−3
E、−4E、−5Eとステップ状に変化する。スイッチ
ドキャパシタ回路SCの出力Vscが−5Eになると、
時刻t16にキャパシタC5を電流経路から切り離し、
スイッチドキャパシタ回路SCの出力Vscは−4Eに
なる。同様にキャパシタC4、C3、C2、C1を電流
経路から切り離すことにより、スイッチドキャパシタ回
路SCの出力Vscは時刻t19にゼロに戻る。以上、
時刻t0〜t19の動作を行えば、スイッチドキャパシ
タ回路SCは階段状に−5E〜5Eの振幅を持つ交流を
負荷Zに印加する。負荷部の微小インダクタLzと微小
キャパシタCzによりスイッチドキャパシタ回路SCの
出力する1ステップの階段波形をフィルタリングして滑
らかな波形にすれば、負荷Zには図12に示すような滑
らかな交流電圧Vzが供給できる。
Next, when the switch element S14 is turned off and the switch element S13 is turned on at time t5, the capacitor C5
Is disconnected from the load current path, and the output Vsc of the switched capacitor circuit SC drops to + 4E. Similarly, by sequentially disconnecting the capacitors C4, C3, C2, and C1 from the load current path, the output Vsc of the switched capacitor circuit SC decreases stepwise to + 3E, + 2E, + E, and 0. At time t9, when all the capacitors C1 to C5 are disconnected from the load current path and all the switch rows A are turned on and all the switch rows B are turned off, the switch element S6 is turned on and the capacitors C1 to C5 are connected in parallel to the DC power supply DC. Charge from. At time t10 when charging is completed, switch element S6 is turned off, switch element S11 is turned off, and switch element S1 is turned off.
2, the switching element S12 and the capacitor C
1, switch elements S13, S21, S23, S31, S
The capacitor C1 is connected to the load Z in the negative direction through the paths 33, S41, S43, S51, and S53, and the output Vsc of the switched capacitor circuit SC becomes -E. With the same control, the capacitors C2, C3, C4, and C5 are also connected in series in the negative direction, so that the output Vsc of the switched capacitor circuit SC is sequentially changed to -2E, -3.
E, -4E, and -5E change stepwise. When the output Vsc of the switched capacitor circuit SC becomes -5E,
At time t16, the capacitor C5 is disconnected from the current path,
The output Vsc of the switched capacitor circuit SC becomes -4E. Similarly, the output Vsc of the switched capacitor circuit SC returns to zero at time t19 by disconnecting the capacitors C4, C3, C2, and C1 from the current path. that's all,
When the operation at times t0 to t19 is performed, the switched capacitor circuit SC applies an alternating current having an amplitude of −5E to 5E to the load Z in a stepwise manner. If a one-step staircase waveform output from the switched capacitor circuit SC is filtered into a smooth waveform by the small inductor Lz and the small capacitor Cz in the load section, a smooth AC voltage Vz as shown in FIG. Can be supplied.

【0009】従来例1において、単一の低電圧キャパシ
タを直列的に接続し或いは切り離して複数の電圧を作
り、小さなLCフィルタにより負荷に滑らかな交流電圧
を供給するため、各スイッチ素子は低耐圧でチップ面積
の小さいものが利用できる。しかし、スイッチ素子の個
数が増加し、更にほとんどのスイッチ素子は基準電位が
変動するハイサイドスイッチであるため、駆動パルスを
各々のスイッチ素子の基準電位に合わせるためのレベル
シフト回路が多数必要となる。
In the conventional example 1, a single low-voltage capacitor is connected or disconnected in series to generate a plurality of voltages, and a small LC filter supplies a smooth AC voltage to the load. And a small chip area can be used. However, the number of switch elements increases, and most of the switch elements are high-side switches in which the reference potential fluctuates. Therefore, many level shift circuits for adjusting the drive pulse to the reference potential of each switch element are required. .

【0010】上記従来例1の欠点に鑑みてスイッチ素子
の個数を減らした他の従来例(以下、「従来例2」とい
う)として、図13に示すような回路構成のものがある
(特開平10−42576号公報参照)。この従来例2
は上記従来例1において、出力が異なる上記スイッチド
キャパシタセルを組み合わせて直列接続することによ
り、上記スイッチドキャパシタ回路をスイッチドキャパ
シタセルの個数以上の電圧が出力できるようにしてい
る。
Another prior art example (hereinafter, referred to as "conventional example 2") in which the number of switch elements is reduced in view of the disadvantage of the prior art example 1 is a circuit configuration as shown in FIG. No. 10-42576). Conventional example 2
In the conventional example 1, the switched capacitor circuits having different outputs are combined and connected in series, so that the switched capacitor circuit can output a voltage equal to or more than the number of the switched capacitor cells.

【0011】従来例2のスイッチドキャパシタ回路SC
の構成は、例えば図13に示すように3つのスイッチド
キャパシタセルSC1〜SC3を含み、そのうちのスイ
ッチドキャパシタセルSC3において、キャパシタC
3、ダイオードD31、キャパシタC4が直列接続さ
れ、ダイオードD31とキャパシタC4に並列にダイオ
ードD32が接続されるとともに、ダイオードD31と
キャパシタC3に並列にダイオードD33が接続されて
構成される。このスイッチドキャパシタセルSC3の構
成では、キャパシタC3とC4の直列回路を直流電源D
Cで電圧2Eに充電し、放電時はキャパシタC3とC4
の並列回路で電圧Eが負荷回路に印加される。すなわち
従来例2の構成では、キャパシタClとC2を電圧2
E、キャパシタC3とC4を電圧Eの互いに異なる電圧
に充電し、これらをE,2E,E+2E,2E+2E,
E+2E+2Eと組み合わせることで、従来例1よりも
スイッチ素子の個数を減らしても正負5レベルの電圧を
出力可能としたものである。例えばスイッチ素子に対し
て図14に示すような制御を行うことで従来例1と同様
の出力電圧が得られる。
Switched capacitor circuit SC of conventional example 2
13 includes three switched capacitor cells SC1 to SC3, for example, as shown in FIG.
3, a diode D31 and a capacitor C4 are connected in series, a diode D32 is connected in parallel with the diode D31 and the capacitor C4, and a diode D33 is connected in parallel with the diode D31 and the capacitor C3. In the configuration of the switched capacitor cell SC3, the series circuit of the capacitors C3 and C4 is connected to the DC power supply D
C to a voltage of 2E, and discharge capacitors C3 and C4
The voltage E is applied to the load circuit in the parallel circuit. That is, in the configuration of the conventional example 2, the capacitors Cl and C2 are connected to the voltage 2
E, charge the capacitors C3 and C4 to different voltages of the voltage E, and charge them to E, 2E, E + 2E, 2E + 2E,
By combining with E + 2E + 2E, it is possible to output five levels of positive and negative voltages even if the number of switch elements is reduced as compared with Conventional Example 1. For example, by performing control as shown in FIG. 14 on the switch element, an output voltage similar to that of the first conventional example can be obtained.

【0012】このように従来例2では、従来例1に示す
5個のスイッチドキャパシタセルSC1〜SC5からな
るスイッチドキャパシタ回路と同様の出力が3個のスイ
ッチドキャパシタセルからなるスイッチドキャパシタ回
路で得られ、スイッチドキャパシタ回路を構成するスイ
ッチ素子の個数も5分の3に低減することが可能で、レ
ベルシフト回路の個数も少なくすることができる。
As described above, in the conventional example 2, a switched capacitor circuit including three switched capacitor cells has the same output as the switched capacitor circuit including the five switched capacitor cells SC1 to SC5 shown in the conventional example 1. And the number of switch elements constituting the switched capacitor circuit can be reduced to 分 の, and the number of level shift circuits can be reduced.

【0013】[0013]

【発明が解決しようとする課題】上述のように、従来例
1では耐圧の低いスイッチ素子が使用できるもののその
個数が多くなり、スイッチ素子の個数に応じてレベルシ
フト回路も多数必要になってしまう。
As described above, in the first conventional example, although switch elements having a low withstand voltage can be used, the number of switch elements increases, and a number of level shift circuits are required in accordance with the number of switch elements. .

【0014】また、従来例2では、スイッチ素子の個数
が少なく、それに対するレベルシフト回路の数も減らし
つつ、従来例1と同様の出力を得ることが可能である
が、耐圧の大きなスイッチ素子が必要となってしまう。
例えば、図13に示す回路構成においては、スイッチド
キャパシタ回路SCを構成するスイッチ素子S11…
は、全て従来例1のものに比べて2倍の耐圧が必要であ
り、また他の構成についても部分的に2倍を超える耐圧
のスイッチ素子が必要となる。而して、スイッチ素子は
耐圧が上がるとそのチップ面積が大きくなる傾向にある
ので、スイッチ素子の個数が減らせてもスイッチ素子全
体のチップ面積を減らすには限界があるという課題があ
った。
Further, in the conventional example 2, while the number of switch elements is small and the number of level shift circuits corresponding thereto is reduced, the same output as in the conventional example 1 can be obtained. You will need it.
For example, in the circuit configuration shown in FIG. 13, the switch elements S11.
Require a withstand voltage twice as high as that of the conventional example 1, and also require a switch element with a withstand voltage that is more than twice as high in other configurations. Since the chip area of the switch element tends to increase as the withstand voltage increases, there is a problem that there is a limit in reducing the chip area of the entire switch element even if the number of switch elements is reduced.

【0015】本発明は上記課題に鑑みて為されたもので
あり,請求項1の発明の目的とするところは、耐圧を大
きくすること無しにスイッチ素子の個数を減らすととも
にスイッチ素子のチップ面積を小さくして小型化が可能
となる電力変換装置を提供することにある。
The present invention has been made in view of the above problems, and an object of the present invention is to reduce the number of switch elements and increase the chip area of the switch elements without increasing the withstand voltage. An object of the present invention is to provide a power conversion device that can be reduced in size and made smaller.

【0016】また、請求項2又は3の発明の目的とする
ところは、貫通電流を阻止することでスイッチングノイ
ズの低減が図れる電力変換装置を提供することにある。
Another object of the present invention is to provide a power conversion device capable of reducing switching noise by blocking a through current.

【0017】さらに,請求項4〜6の発明の目的とする
ところは、スイッチングによる損失やノイズを低減でき
るとともに回路の小型化が可能となり、その対策部品に
小型の素子が使用できる電力変換装置を提供することに
ある。
It is another object of the present invention to provide a power conversion device which can reduce a loss and a noise due to switching and can downsize a circuit, and can use a small element as a countermeasure component. To provide.

【0018】さらにまた、請求項7又は8の発明の目的
とするところは、負荷印加電圧のノイズを低減すること
が可能な電力変換装置を提供することにある。
Still another object of the present invention is to provide a power converter capable of reducing noise of a voltage applied to a load.

【0019】[0019]

【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、電圧源となる複数個のキャパシ
タを具備し、隣り合うキャパシタの低電位側と高電位側
とを各々スイッチ素子を介して接続するとともに、両端
のキャパシタに2つのスイッチ素子の直列回路を各々並
列に接続し、すべてのスイッチ素子に並列にキャパシタ
の低電位側から高電位側の方向にダイオードを接続して
構成したスイッチドキャパシタ回路と、各キャパシタを
電圧源から充電する手段と、上記スイッチドキャパシタ
回路の両端に接続した2つのスイッチ素子の接続点間に
接続した負荷回路と、上記キャパシタを任意の個数、任
意の極性で直列接続するように上記スイッチ素子をオン
・オフ制御して負荷回路に交流出力を供給する制御手段
とを備えたことを特徴とし、1つのキャパシタに4つの
スイッチ素子をブリッジ状に接続している従来例に対し
て、2つのスイッチ素子を隣り合うキャパシタで共用す
ることにより、耐圧を大きくすること無しにスイッチ素
子の個数を減らすとともにスイッチ素子のチップ面積を
小さくして小型化が可能となる。
According to a first aspect of the present invention, in order to achieve the above object, a plurality of capacitors serving as voltage sources are provided, and a low potential side and a high potential side of adjacent capacitors are respectively set. A series connection of two switch elements is connected in parallel to the capacitors at both ends, and a diode is connected in parallel from the low potential side to the high potential side of the capacitors in parallel with all switch elements. A switched capacitor circuit, means for charging each capacitor from a voltage source, a load circuit connected between the connection points of two switch elements connected to both ends of the switched capacitor circuit, and Control means for controlling the on / off of the switch element to supply an AC output to the load circuit so that the switch element is connected in series with an arbitrary polarity. In contrast to the conventional example in which four switch elements are connected to one capacitor in a bridge shape, the number of switch elements can be increased without increasing withstand voltage by sharing two switch elements with adjacent capacitors. , And the chip area of the switch element is reduced, so that downsizing can be achieved.

【0020】請求項2の発明は、請求項1の発明におい
て、上記スイッチ素子が有する寄生容量によって流れる
貫通電流を阻止する貫通電流阻止手段を上記キャパシタ
と直列に接続したことを特徴とし、貫通電流を阻止する
ことでスイッチングノイズの低減が図れる。
According to a second aspect of the present invention, in the first aspect of the present invention, a through current blocking means for blocking a through current caused by a parasitic capacitance of the switch element is connected in series with the capacitor. , The switching noise can be reduced.

【0021】請求項3の発明は、請求項2の発明におい
て、上記貫通電流阻止手段が、インダクタとダイオード
の並列回路から成ることを特徴とし、簡単な構成で貫通
電流が阻止できる。
According to a third aspect of the present invention, in the second aspect, the through current blocking means comprises a parallel circuit of an inductor and a diode, and the through current can be blocked with a simple configuration.

【0022】請求項4の発明は、請求項1の発明におい
て、上記スイッチドキャパシタ回路のスイッチ素子に並
列に接続したダイオードの向きが互い違いとなる2個の
スイッチ素子の直列回路に高周波電流源を並列に接続
し、各スイッチ素子がオフ状態からオン状態に切り換わ
る時の電流が上記ダイオードと順方向に流れ、且つオン
状態からオフ状態に切り換わる時の電流が上記ダイオー
ドと逆方向に流れるように、上記負荷回路に流れる電流
と上記高周波電流源からの電流を重ね合わせたことを特
徴とし、スイッチングによる損失やノイズの低減が図れ
るとともに、回路の小型化が可能であり、しかも、その
対策部品に小型の素子が使用できる。
According to a fourth aspect of the present invention, in the first aspect of the present invention, a high-frequency current source is provided in a series circuit of two switch elements connected in parallel to the switch elements of the switched capacitor circuit, the directions of the diodes being alternated. Connected in parallel, the current when each switch element switches from the off state to the on state flows in the forward direction with the diode, and the current when the switch element switches from the on state to the off state flows in the reverse direction with the diode. In addition, the current flowing through the load circuit and the current from the high-frequency current source are superimposed, so that loss and noise due to switching can be reduced, and the circuit can be downsized. In addition, a small device can be used.

【0023】請求項5の発明は、請求項4の発明におい
て、上記高周波電流源が、インダクタとキャパシタの直
列共振回路からなり、上記電圧源となるキャパシタを電
源として各スイッチ素子の動作によって高周波電流を発
生させることを特徴とし、高周波電流源の回路構成を簡
素化することができる。
According to a fifth aspect of the present invention, in the fourth aspect, the high-frequency current source comprises a series resonant circuit of an inductor and a capacitor, and the high-frequency current source is operated by the operation of each switch element using the capacitor as the voltage source as a power supply. And the circuit configuration of the high-frequency current source can be simplified.

【0024】請求項6の発明は、請求項5の発明におい
て、上記共振回路の共振周波数を、上記スイッチドキャ
パシタ回路の出力電圧の周波数の少なくとも3倍以上と
したことを特徴とし、さらにスイッチングによる損失や
ノイズの低減が図れる。
According to a sixth aspect of the present invention, in the fifth aspect of the present invention, the resonance frequency of the resonance circuit is at least three times the frequency of the output voltage of the switched capacitor circuit. Loss and noise can be reduced.

【0025】請求項7の発明は、請求項1の発明におい
て、上記スイッチドキャパシタ回路の不連続な出力電圧
をフィルタリングするフィルタリング回路を該スイッチ
ドキャパシタ回路と上記負荷との間に接続したことを特
徴とし、負荷印加電圧のノイズを低減することができ
る。
According to a seventh aspect of the present invention, in the first aspect, a filtering circuit for filtering a discontinuous output voltage of the switched capacitor circuit is connected between the switched capacitor circuit and the load. As a feature, noise of the load applied voltage can be reduced.

【0026】請求項8の発明は、請求項7の発明におい
て、上記スイッチドキャパシタ回路とフィルタリング回
路によって上記負荷に略正弦波状の電流を供給すること
を特徴とし、負荷印加電圧のノイズを低減することがで
きる。
According to an eighth aspect of the present invention, in the seventh aspect of the present invention, a substantially sinusoidal current is supplied to the load by the switched capacitor circuit and the filtering circuit, thereby reducing noise in the voltage applied to the load. be able to.

【0027】[0027]

【発明の実施の形態】(実施形態1)本発明の実施形態
1は、従来例1に対して各スイッチドキャパシタセルの
キャパシタの極性が交互に並ぶように配置し、隣り合う
スイッチドキャパシタセルの接続点に接続されている4
個のスイッチ素子を2つのスイッチドキャパシタセルに
共用して全体としてスイッチ素子の個数を減らすように
したものである。
(Embodiment 1) Embodiment 1 of the present invention is different from Conventional Example 1 in that the switched capacitor cells are arranged so that the polarities of the capacitors of the switched capacitor cells are alternately arranged. 4 connected to the connection point of
The number of switching elements is reduced as a whole by sharing the two switching elements with two switched capacitor cells.

【0028】以下、キャパシタの個数を5個とした場合
を例に図1の回路図及び図2〜図7の動作説明図を参照
して本実施形態を詳細に説明する。
Hereinafter, the present embodiment will be described in detail with reference to the circuit diagram of FIG. 1 and the operation explanatory diagrams of FIGS.

【0029】図1に示すようにスイッチドキャパシタ回
路SCは2つのスイッチ列A,Bを有している。一方の
スイッチ列Aはスイッチ素子S11とS21、スイッチ
素子S31とS41、スイッチ素子S51とS61のソ
ース端子同士を接続するとともに、スイッチ素子S21
とS31、スイッチ素子S41とS51のドレイン端子
同士を接続して構成してある。また、スイッチ列Bはス
イッチ素子S12とS22、スイッチ素子S32とS4
2、スイッチ素子S52とS62のドレイン端子同士を
接続するとともに、スイッチ素子S22とS32、スイ
ッチ素子S42とS52のソース端子同士を接続して構
成してある。そして、5個の電力変換用のキャパシタC
m(m=1、2、3、4、5)は、それぞれスイッチ素
子Sm1とSm+1,1(=S21、S31、S41、
S51、S61)の接続点と、スイッチ素子Sm2とS
m+1,2(=S22、S32、S42、S52、S6
2)の接続点との間に隣り合うキャパシタCm同士の極
性が逆になるように接続してある。
As shown in FIG. 1, the switched capacitor circuit SC has two switch rows A and B. One switch row A connects the source terminals of the switch elements S11 and S21, the switch elements S31 and S41, and the switch elements S51 and S61.
And S31, and the drain terminals of the switch elements S41 and S51 are connected to each other. The switch row B includes switch elements S12 and S22, and switch elements S32 and S4.
2. The drain terminals of the switch elements S52 and S62 are connected to each other, and the source terminals of the switch elements S22 and S32 and the switch elements S42 and S52 are connected to each other. And, five capacitors C for power conversion
m (m = 1, 2, 3, 4, 5) are switching elements Sm1 and Sm + 1, 1 (= S21, S31, S41,
S51, S61), and the switching elements Sm2 and Sm2.
m + 1, 2 (= S22, S32, S42, S52, S6
The capacitor Cm adjacent to the connection point 2) is connected so that the polarities of the adjacent capacitors Cm are opposite to each other.

【0030】また、スイッチ素子S11のドレイン端子
とスイッチ素子S12のソース端子、並びにスイッチ素
子S61のドレイン端子とスイッチ素子S62のソース
端子をそれぞれ接続し、各スイッチ素子の接続点間に負
荷回路が接続してある。この負荷回路は放電灯のような
負荷Zと、微小インダクタLz及び微小キャパシタCz
の直列回路からなるフィルタリング回路とを具備してい
る。すなわち、後述するようにスイッチドキャパシタ回
路SCの出力する1ステップの階段波形を上記フィルタ
リング回路でフィルタリングして滑らかな波形にするこ
とにより、負荷Zに図2に示すような滑らかな交流電圧
Vzが供給できるのである。
The drain terminal of the switch element S11 and the source terminal of the switch element S12, and the drain terminal of the switch element S61 and the source terminal of the switch element S62 are connected, and a load circuit is connected between the connection points of the switch elements. I have. This load circuit includes a load Z such as a discharge lamp, a small inductor Lz and a small capacitor Cz.
And a filtering circuit composed of a series circuit. That is, as described later, the one-step staircase waveform output from the switched capacitor circuit SC is filtered by the above-described filtering circuit into a smooth waveform, so that a smooth AC voltage Vz as shown in FIG. It can be supplied.

【0031】ところで、各キャパシタCmを充電する手
段として、スイッチ素子S31とS41の接続点とスイ
ッチ素子S52とS62の接続点の間にスイッチ素子S
71を介して直流電源DCを接続しており、この直流電
源DCとスイッチ素子S71の接続点とスイッチ素子S
12とS22の接続点の間にスイッチ素子S72が接続
してある。ここで各キャパシタCmの充電電圧をEとす
ると、直流電源DCの電源電圧が3Eであり、図示しな
い制御手段により各スイッチ素子をオン・オフ動作させ
ることにより各キャパシタC1〜C5を充電する。
By the way, as a means for charging each capacitor Cm, a switch element S is connected between a connection point between the switch elements S31 and S41 and a connection point between the switch elements S52 and S62.
The DC power supply DC is connected via a switching element S71 to the connection point between the DC power supply DC and the switch element S71.
The switch element S72 is connected between the connection point of S12 and S22. Here, assuming that the charging voltage of each capacitor Cm is E, the power supply voltage of the DC power supply DC is 3E, and each of the capacitors C1 to C5 is charged by turning on and off each switch element by a control unit (not shown).

【0032】次に、図2〜図7をもとに負荷Zに交流電
圧を供給する制御方法の一例について説明する。初期状
態として、各キャパシタC1〜C5が全て同電圧Eで等
しく充電されており、スイッチ列Aが全てオフ、スイッ
チ列Bが全てオンしているとする。この状態ではスイッ
チドキャパシタ回路SCの出力Vscがゼロである(図
3(a)参照)。時刻t1にスイッチ素子S12をオ
フ、スイッチ素子S11をオンすると、スイッチ素子S
11、キャパシタC1、スイッチ素子S22、S32、
S42、S52、S62の経路でキャパシタC1がプラ
ス方向に負荷Zに接続されて、スイッチドキャパシタ回
路SCの出力Vscが+Eとなる(図3(b)参照)。
時刻t2にスイッチ素子S32、S42、S52、S6
2をオフ、スイッチ素子S31、S41、S51、S6
1をオンすると、スイッチ素子S11、キャパシタC
1、スイッチ素子S22、キャパシタC2、スイッチ素
子S31、S41、S51、S61の経路でキャパシタ
C1とC2が直列にプラス方向に負荷Zに接続されて、
スイッチドキャパシタ回路SCの出力Vscが+2Eと
なる(図3(c)参照)。時刻t3〜t5においても同
様の制御により、キャパシタC3、C4、C5を順次プ
ラス方向に直列接続することにより、スイッチドキャパ
シタ回路SCの出力Vscが順次+3E、+4E、+5
Eとステップ状に上がって行く(図3(d)並びに図4
(a)(b)参照)。
Next, an example of a control method for supplying an AC voltage to the load Z will be described with reference to FIGS. In the initial state, it is assumed that all the capacitors C1 to C5 are equally charged with the same voltage E, all the switch rows A are off, and all the switch rows B are on. In this state, the output Vsc of the switched capacitor circuit SC is zero (see FIG. 3A). When the switching element S12 is turned off and the switching element S11 is turned on at time t1, the switching element S
11, the capacitor C1, the switch elements S22, S32,
The capacitor C1 is connected to the load Z in the positive direction through the paths of S42, S52, and S62, and the output Vsc of the switched capacitor circuit SC becomes + E (see FIG. 3B).
At time t2, the switch elements S32, S42, S52, S6
2 off, switch elements S31, S41, S51, S6
1 when the switch element S11 and the capacitor C
1, the capacitors C1 and C2 are connected in series in the plus direction to the load Z through the path of the switch element S22, the capacitor C2, and the switch elements S31, S41, S51, and S61.
The output Vsc of the switched capacitor circuit SC becomes + 2E (see FIG. 3C). By the same control from time t3 to time t5, the capacitors V3, C4, and C5 are sequentially connected in series in the positive direction, so that the output Vsc of the switched capacitor circuit SC sequentially increases by + 3E, + 4E, and +5.
As shown in FIG. 3 (d) and FIG.
(See (a) and (b)).

【0033】次に、時刻t6にスイッチ素子S11をオ
フ、スイッチ素子S12をオンすると、キャパシタC1
が負荷電流経路から切り離されて、スイッチドキャパシ
タ回路SCの出力Vscは+4Eに下がる(図4(c)
参照)。同様に順次キャパシタC2、C3、C4、C5
と負荷電流経路から切り離すことにより、スイッチドキ
ャパシタ回路SCの出力Vscは階段状に+3E、+2
E、+Eと下がる(図4(d)並びに図5(a)(b)
参照)。時刻t10でスイッチ列Aをオン、スイッチ列
Bをオフすることにより、全てのキャパシタC1〜C5
が負荷電流経路から切り離されてスイッチドキャパシタ
回路SCの出力Vscは0となる(図5(c)参照)。
時刻t11にスイッチ素子S11をオフ、スイッチ素子
S12をオンすると、スイッチ素子S12、キャパシタ
C1、スイッチ素子S21、S31、S41、S51、
S61の経路でキャパシタC1がマイナス方向に負荷Z
に接続されてスイッチドキャパシタ回路SCの出力Vs
cが−Eとなる(図5(d)参照)。同様の制御によ
り、キャパシタC2、C3、C4、C5も順次マイナス
方向に直列接続することにより、スイッチドキャパシタ
回路SCの出力Vscが順次−2E、−3E、−4E、
−5Eとステップ状に変化する(図6(a)〜(d)参
照)。スイッチドキャパシタ回路SCの出力Vscが−
5Eになったのち、時刻t16にキャパシタC5を電流
経路から切り離し、スイッチドキャパシタ回路SCの出
力Vscは−4Eになる(図7(a)参照)。同様にキ
ャパシタC4、C3、C2、C1を電流経路から切り離
すことにより、スイッチドキャパシタ回路SCの出力V
scは時刻t20にゼロに戻る(図7(b)〜(d)参
照)。そして、時刻t20でスイッチ列Aを全てオフ、
スイッチ列Bを全てオンとし、初期の状態に戻る(図3
(a)参照)。以上、時刻t1〜t20の動作を行え
ば、スイッチドキャパシタ回路SCは階段状に−5E〜
5Eの振幅を持つ交流を負荷回路に印加することがで
き、負荷回路のフィルタリング回路によってスイッチド
キャパシタ回路SCの出力する1ステップの階段波形を
フィルタリングして滑らかな波形にすれば、負荷Zには
図2に示すような滑らかな交流電圧Vzが供給できる。
Next, when the switch element S11 is turned off and the switch element S12 is turned on at time t6, the capacitor C1 is turned on.
Is disconnected from the load current path, and the output Vsc of the switched capacitor circuit SC drops to + 4E (FIG. 4C).
reference). Similarly, capacitors C2, C3, C4, C5
And the load current path, the output Vsc of the switched capacitor circuit SC is increased stepwise by + 3E, + 2E.
E and + E (FIGS. 4D and 5A and 5B)
reference). By turning on the switch row A and turning off the switch row B at time t10, all the capacitors C1 to C5
Is disconnected from the load current path, and the output Vsc of the switched capacitor circuit SC becomes 0 (see FIG. 5C).
When the switch element S11 is turned off and the switch element S12 is turned on at time t11, the switch element S12, the capacitor C1, the switch elements S21, S31, S41, S51,
In the path of S61, the capacitor C1 moves the load Z in the negative direction.
Is connected to the output Vs of the switched capacitor circuit SC.
c becomes -E (see FIG. 5D). With the same control, the capacitors C2, C3, C4, and C5 are also connected in series in the negative direction, so that the output Vsc of the switched capacitor circuit SC is sequentially changed to -2E, -3E, -4E,
It changes stepwise as −5E (see FIGS. 6A to 6D). The output Vsc of the switched capacitor circuit SC is-
After reaching 5E, at time t16, the capacitor C5 is disconnected from the current path, and the output Vsc of the switched capacitor circuit SC becomes -4E (see FIG. 7A). Similarly, by separating the capacitors C4, C3, C2, and C1 from the current path, the output V of the switched capacitor circuit SC is reduced.
sc returns to zero at time t20 (see FIGS. 7B to 7D). Then, at time t20, all the switch rows A are turned off,
Turn on all the switch rows B and return to the initial state (FIG. 3
(A)). As described above, if the operation from time t1 to t20 is performed, the switched capacitor circuit SC becomes -5E-
An AC having an amplitude of 5E can be applied to the load circuit, and the filtering circuit of the load circuit filters the one-step staircase waveform output from the switched capacitor circuit SC into a smooth waveform. A smooth AC voltage Vz as shown in FIG. 2 can be supplied.

【0034】ところで、キャパシタC1〜C5への充電
は以下のように行う。スイッチドキャパシタ回路SCの
スイッチ素子S42とS51が共にオンしているときに
は、キャパシタC3、C4、C5が直列に接続されてい
る状態と成り、スイッチ素子S71をオンすることで直
流電源DCによりキャパシタC3、C4、C5を直列充
電する。時刻t4にスイッチ素子S42とS51がオ
ン、時刻t9にスイッチ素子S42がオフとなるので、
時刻t4〜t9の間で充電が可能となる(図4(a)〜
(d)並びに図5(a)参照)。また、スイッチ素子S
21とS32が共にオンしているときには、キャパシタ
C1、C2、C3が直列に接続されている状態であり、
スイッチ素子S72をオンすることでキャパシタC1、
C2、C3を直列充電する。この場合には時刻t11〜
t17の間で充電可能である(図6(a)〜(d)並び
に図7(a)参照)。
The charging of the capacitors C1 to C5 is performed as follows. When both the switch elements S42 and S51 of the switched capacitor circuit SC are on, the capacitors C3, C4, and C5 are connected in series. When the switch element S71 is turned on, the capacitor C3 is supplied by the DC power supply DC. , C4 and C5 are charged in series. Since the switch elements S42 and S51 are turned on at time t4 and the switch element S42 is turned off at time t9,
Charging is enabled between times t4 and t9 (FIG. 4A).
(D) and FIG. 5 (a)). Also, the switching element S
When both 21 and S32 are on, the capacitors C1, C2, and C3 are connected in series,
By turning on the switch element S72, the capacitor C1,
C2 and C3 are charged in series. In this case, time t11 to time t11
Charging is possible during t17 (see FIGS. 6A to 6D and FIG. 7A).

【0035】上述のようにキャパシタをm個(スイッチ
ドキャパシタ回路SCの出力Vsc:−mE〜+mE)
とした場合、スイッチドキャパシタ回路SCに必要なス
イッチ素子の個数は2(m+1)個であり、そのうちの
4個のスイッチ素子に耐圧がE、2(m−1)個のスイ
ッチ素子に耐圧が2Eのものが必要となる。例えば、本
実施形態のようにm=5の場合に必要なスイッチ素子の
個数は12個となり、従来例1において必要なスイッチ
素子の個数(=20個)の5分の3の個数で同様の出力
Vscが得られる。また、従来例2でも12個のスイッ
チ素子で構成されているが、12個全てのスイッチ素子
に2Eの耐圧が必要となるのに対して、本実施形態では
2Eの耐圧が必要なスイッチ素子が8個で済み、残りの
4個のスイッチ素子については耐圧Eのものが使用でき
る。
As described above, m capacitors (the output Vsc of the switched capacitor circuit SC: -mE to + mE)
In this case, the number of switch elements required for the switched capacitor circuit SC is 2 (m + 1), and four of the switch elements have a withstand voltage of E, and 2 (m-1) switch elements have a withstand voltage. 2E is required. For example, when m = 5 as in the present embodiment, the number of switch elements required is 12, and the number of switch elements required in Conventional Example 1 (= 20) is equal to three-fifths. An output Vsc is obtained. In addition, although the conventional example 2 is also composed of 12 switch elements, all 12 switch elements require a withstand voltage of 2E, whereas in the present embodiment, the switch elements requiring 2E withstand voltage are used. Eight switches are sufficient, and the remaining four switch elements can have a withstand voltage of E.

【0036】上述のように本実施形態によれば、1つの
キャパシタに4つのスイッチ素子をブリッジ状に接続し
ている従来例に対して、2つのスイッチ素子を隣り合う
キャパシタで共用することにより、従来例に対して同じ
出力を得るのに必要なスイッチドキャパシタ回路SCの
スイッチ素子の個数を減らすことができる。その結果、
駆動パルスを各々のスイッチ素子の基準電位に合わせる
ためのレベルシフト回路の個数も減らすことができる。
しかも、スイッチ素子全体の個数の減少と同時に耐圧の
高いスイッチ素子の使用個数も減らせるから、スイッチ
ドキャパシタ回路SCを集積化する場合においてスイッ
チ素子全体のチップ面積を小型化することが可能とな
る。
As described above, according to this embodiment, two switch elements are shared by adjacent capacitors, compared to the conventional example in which four switch elements are connected to one capacitor in a bridge shape. The number of switch elements of the switched capacitor circuit SC required to obtain the same output as in the conventional example can be reduced. as a result,
The number of level shift circuits for adjusting the drive pulse to the reference potential of each switch element can be reduced.
Moreover, since the number of switch elements having a high withstand voltage can be reduced at the same time as the number of switch elements as a whole, the chip area of the entire switch element can be reduced when the switched capacitor circuit SC is integrated. .

【0037】(実施形態2)図8に本発明の実施形態2
の回路図を示す(但し、充電手段を構成する直流電源D
C、スイッチ素子S71、S72については図示を省略
している。)。本実施形態は、実施形態1の構成に対し
て各キャパシタC1〜C5と直列に貫通電流阻止手段を
接続した点に特徴があるので、実施形態1と共通の構成
及び動作については同一の符号を付して図示並びに説明
を省略する。
(Embodiment 2) FIG. 8 shows Embodiment 2 of the present invention.
(However, a DC power source D constituting a charging means is shown.)
Illustration of C and switch elements S71 and S72 is omitted. ). This embodiment is characterized in that a through current blocking means is connected in series with each of the capacitors C1 to C5 with respect to the configuration of the first embodiment. Therefore, the same reference numerals are given to the same configurations and operations as those of the first embodiment. The illustration and description are omitted.

【0038】図8に示すように、スイッチ素子Sm1と
Sm+1,1の接続点とスイッチ素子Sm2とSm+
1,2の接続点との間に、ダイオードDmとインダクタ
Lm(m=1、2、3、4、5)の並列回路から成る貫
通電流阻止手段FとキャパシタCmの直列回路が接続し
てある。
As shown in FIG. 8, the connection point between the switching elements Sm1 and Sm + 1,1 and the switching elements Sm2 and Sm +
A series circuit of a through current blocking means F composed of a parallel circuit of a diode Dm and an inductor Lm (m = 1, 2, 3, 4, 5) and a capacitor Cm is connected between the connection points 1 and 2. .

【0039】本実施形態の回路動作を実施形態1との違
いを中心に説明する。スイッチドキャパシタ回路SCの
出力Vscが切り換わる時、例えばスイッチ素子S12
のソース端子からドレイン端子の方向に電流が流れてい
て、スイッチ素子S12がオフしてスイッチ素子S11
がオンする場合、実施形態1ではスイッチ素子S12に
並列にダイオードの逆回復時間によって、キャパシタC
1→スイッチ素子S12→スイッチ素子S11に一瞬の
間だけスパイク状の貫通電流が流れ、この貫通電流によ
りスイッチングノイズが発生してしまう。而して、本実
施形態では貫通電流阻止手段FのインダクタLmによっ
て上記貫通電流を抑制し、スイッチングノイズを低減す
ることができる。また、ダイオードDmはインダクタL
mの逆起電力によってスイッチ素子に高電圧が印加され
るのを阻止するものである。なお、インダクタLmはダ
イオードの逆回復時間の間に電流を抑えられるもので良
く、微小なインダクタンスのものを用いることが可能で
ある。
The circuit operation of this embodiment will be described focusing on the differences from the first embodiment. When the output Vsc of the switched capacitor circuit SC switches, for example, the switching element S12
Current flows in the direction from the source terminal to the drain terminal of the switch element S12, the switch element S12 is turned off, and the switch element S11 is turned off.
Is turned on in the first embodiment, the capacitor C is set in parallel with the switch element S12 by the reverse recovery time of the diode.
1 → switching element S12 → spike-shaped through current flows through switch element S11 for a moment, and this through current causes switching noise. Thus, in the present embodiment, the through current can be suppressed by the inductor Lm of the through current blocking means F, and the switching noise can be reduced. The diode Dm is connected to the inductor L
This prevents a high voltage from being applied to the switch element by the back electromotive force of m. Note that the inductor Lm may be one that can suppress the current during the reverse recovery time of the diode, and may use a small inductor.

【0040】上述のように本実施形態によれば、スイッ
チドキャパシタ回路SCの各キャパシタC1〜C5に直
列に貫通電流阻止手段Fを設けることにより、スイッチ
素子に貫通電流が流れるのを阻止して、スイッチングノ
イズを抑えつつ負荷Zに滑らかな交流電圧を供給するこ
とができる。
As described above, according to the present embodiment, by providing the through current blocking means F in series with each of the capacitors C1 to C5 of the switched capacitor circuit SC, the through current is prevented from flowing through the switch element. Thus, a smooth AC voltage can be supplied to the load Z while suppressing switching noise.

【0041】(実施形態3)本発明の実施形態3の概略
回路図を図9に、その具体回路図を図10にそれぞれ示
す(但し、充電手段を構成する直流電源DC、スイッチ
素子S71、S72については図示を省略してい
る。)。なお、本実施形態の基本的な構成は実施形態1
と共通であるから、共通する部分については同一の符号
を付して説明を省略する。
(Embodiment 3) A schematic circuit diagram of Embodiment 3 of the present invention is shown in FIG. 9, and a specific circuit diagram thereof is shown in FIG. 10 (however, a DC power source DC constituting a charging means, switch elements S71 and S72). Is omitted from the drawing). The basic configuration of this embodiment is the same as that of the first embodiment.
Therefore, the same reference numerals are given to the common parts, and the description is omitted.

【0042】本実施形態は、スイッチ素子S12とS2
2、スイッチ素子S21とS31、スイッチ素子S32
とS42、スイッチ素子S41とS51、スイッチ素子
S52とS62に並列にそれぞれ高周波電流源H1〜H
5を接続した点に特徴がある。すなわち、各スイッチ素
子がオフ状態からオン状態に切り換わる時にスイッチ素
子に流れる電流をマイナス(ソース→ドレイン)から始
まるようにし、且つオン状態からオフ状態に切り換わる
時にスイッチ素子に流れる電流がプラス(ドレイン→ソ
ース)で終わるように、高周波電流源H1〜H5の高周
波電流を重ね合わせることにより、スイッチ素子に逆並
列で接続されているダイオードの逆回復時間に流れる貫
通電流を阻止することができる。
In this embodiment, the switching elements S12 and S2
2, switch elements S21 and S31, switch element S32
And S42, switching elements S41 and S51, and switching elements S52 and S62 in parallel with high-frequency current sources H1 to H2, respectively.
5 is connected. That is, the current flowing in the switch element when each switch element switches from the off state to the on state starts from minus (source → drain), and the current flowing in the switch element when the switch element switches from the on state to the off state is positive ( By superimposing the high-frequency currents of the high-frequency current sources H1 to H5 so as to end with (drain → source), it is possible to prevent a through current flowing during the reverse recovery time of the diode connected in anti-parallel to the switch element.

【0043】例えば、図2の時刻t2のスイッチドキャ
パシタ回路SCから負荷Z側に流れ込む電流(以下、
「主電流」という。)Iscがスイッチ素子S31、S
41、S51、S61の経路に変化する時に着目する
と、時刻t2直前にはスイッチ素子S32のソース→ド
レイン方向に電流が流れているので、時刻t2の各電流
の瞬時値がIsc<I2+I3(但し、Im(m=1、
2、3、4、5)は高周波電流源Hmにより流れる高周
波電流)の関係を満たすように電流I2,I3の電流値
及び位相を選ぶ。そうすると、スイッチ素子S31の電
流はソース→ドレイン方向に流れる電流で始まるので、
貫通電流が流れるのを阻止することができる。また、ス
イッチ素子S42はドレイン→ソース方向に電流が流れ
ているので、Isc>I3+I4となるように電流I4
の電流値及び位相を選ぶ。同様に、Isc<I4+I
5、Isc>I5となるように電流I5の電流値及び位
相を選ぶ。このように全周期においてスイッチ素子の状
態が切り換わる時に各スイッチ素子の電流がオフ状態か
らオン状態に切り換わる時のスイッチ素子に流れる電流
をマイナスから始まるようにし、且つオン状態からオフ
状態に切り換わる時のスイッチ素子に流れる電流がプラ
スで終わるように、高周波電流源H1〜H5の電流I1
〜I5の電流値、周波数及び位相を選ぶことにより、貫
通電流が流れるのを阻止し、スイッチング損失及びノイ
ズの低減が可能となる。
For example, a current flowing into the load Z from the switched capacitor circuit SC at time t2 in FIG.
It is called “main current”. ) Isc is switch element S31, S
Focusing on the change to the paths 41, S51, and S61, since the current flows from the source to the drain of the switch element S32 immediately before time t2, the instantaneous value of each current at time t2 is Isc <I2 + I3 (where Im (m = 1,
2, 3, 4, and 5) select the current values and phases of the currents I2 and I3 so as to satisfy the relationship (high-frequency current flowing from the high-frequency current source Hm). Then, the current of the switch element S31 starts with the current flowing from the source to the drain,
It is possible to prevent a through current from flowing. Further, since the current flows through the switch element S42 in the drain → source direction, the current I4 is set so that Isc> I3 + I4.
Choose the current value and phase. Similarly, Isc <I4 + I
5. The current value and the phase of the current I5 are selected so that Isc> I5. As described above, when the state of the switch element is switched in the entire cycle, the current flowing through the switch element when the current of each switch element switches from the off state to the on state starts from a minus value, and the current is switched from the on state to the off state. The current I1 of the high-frequency current sources H1 to H5 is set so that the current flowing through the switch element at the time of switching ends with a plus.
By selecting the current value, frequency and phase of I5, it is possible to prevent a through current from flowing and to reduce switching loss and noise.

【0044】このような高周波電流源H1〜H5は、例
えば図10に示すようにインダクタLimとキャパシタ
Cim(m=1、2、3、4、5)の直列共振回路をキ
ャパシタC1〜C5を電源として駆動して高周波電流を
流すような構成のものが考えられる。このとき、高周波
電流源H1〜H5の周波数や位相、電流値はインダクタ
LimとキャパシタCimの直列共振回路の共振周波数
や各々の定数によって調整することができる。なお、上
記共振回路の共振周波数を、スイッチドキャパシタ回路
SCの出力電圧の周波数の少なくとも3倍以上とすれ
ば、さらにスイッチングによる損失やノイズの低減が図
れる。
The high-frequency current sources H1 to H5 are, for example, as shown in FIG. 10, a series resonance circuit of an inductor Lim and a capacitor Cim (m = 1, 2, 3, 4, 5). And a configuration in which a high-frequency current is driven by driving as described above. At this time, the frequency, phase, and current value of the high-frequency current sources H1 to H5 can be adjusted by the resonance frequency of the series resonance circuit of the inductor Lim and the capacitor Cim and the respective constants. When the resonance frequency of the resonance circuit is at least three times the frequency of the output voltage of the switched capacitor circuit SC, loss and noise due to switching can be further reduced.

【0045】[0045]

【発明の効果】請求項1の発明は、電圧源となる複数個
のキャパシタを具備し、隣り合うキャパシタの低電位側
と高電位側とを各々スイッチ素子を介して接続するとと
もに、両端のキャパシタに2つのスイッチ素子の直列回
路を各々並列に接続し、すべてのスイッチ素子に並列に
キャパシタの低電位側から高電位側の方向にダイオード
を接続して構成したスイッチドキャパシタ回路と、各キ
ャパシタを電圧源から充電する手段と、上記スイッチド
キャパシタ回路の両端に接続した2つのスイッチ素子の
接続点間に接続した負荷回路と、上記キャパシタを任意
の個数、任意の極性で直列接続するように上記スイッチ
素子をオン・オフ制御して負荷回路に交流出力を供給す
る制御手段とを備えたので、1つのキャパシタに4つの
スイッチ素子をブリッジ状に接続している従来例に対し
て、2つのスイッチ素子を隣り合うキャパシタで共用す
ることにより、耐圧を大きくすること無しにスイッチ素
子の個数を減らすとともにスイッチ素子のチップ面積を
小さくして小型化が可能となるという効果がある。
According to a first aspect of the present invention, there are provided a plurality of capacitors serving as voltage sources, wherein a low potential side and a high potential side of adjacent capacitors are connected via switching elements, and capacitors at both ends are connected. A switched-capacitor circuit configured by connecting a series circuit of two switch elements in parallel to each other, and connecting a diode in parallel from the low potential side to the high potential side of the capacitors in parallel with all switch elements; and Means for charging from a voltage source, a load circuit connected between the connection points of two switch elements connected to both ends of the switched capacitor circuit, and the capacitor connected in series with an arbitrary number and an arbitrary polarity of the capacitors. Control means for controlling the on / off of the switching elements to supply an AC output to the load circuit, so that four switching elements are connected to one capacitor. Compared to the conventional example in which the two switching elements are shared by adjacent capacitors, the number of switching elements can be reduced without increasing the withstand voltage, and the chip area of the switching elements can be reduced. Therefore, there is an effect that the size can be reduced.

【0046】請求項2の発明は、上記スイッチ素子が有
する寄生容量によって流れる貫通電流を阻止する貫通電
流阻止手段を上記キャパシタと直列に接続したので、貫
通電流を阻止することでスイッチングノイズの低減が図
れるという効果がある。
According to the second aspect of the present invention, the through current blocking means for blocking the through current flowing due to the parasitic capacitance of the switch element is connected in series with the capacitor, so that the switching current is reduced by blocking the through current. There is an effect that can be achieved.

【0047】請求項3の発明は、上記貫通電流阻止手段
が、インダクタとダイオードの並列回路から成るので、
簡単な構成で貫通電流が阻止できるという効果がある。
According to a third aspect of the present invention, since the through current blocking means comprises a parallel circuit of an inductor and a diode,
There is an effect that a through current can be blocked with a simple configuration.

【0048】請求項4の発明は、上記スイッチドキャパ
シタ回路のスイッチ素子に並列に接続したダイオードの
向きが互い違いとなる2個のスイッチ素子の直列回路に
高周波電流源を並列に接続し、各スイッチ素子がオフ状
態からオン状態に切り換わる時の電流が上記ダイオード
と順方向に流れ、且つオン状態からオフ状態に切り換わ
る時の電流が上記ダイオードと逆方向に流れるように、
上記負荷回路に流れる電流と上記高周波電流源からの電
流を重ね合わせたので、スイッチングによる損失やノイ
ズの低減が図れるとともに、回路の小型化が可能であ
り、しかも、その対策部品に小型の素子が使用できると
いう効果がある。
According to a fourth aspect of the present invention, a high-frequency current source is connected in parallel to a series circuit of two switch elements in which the directions of diodes connected in parallel to the switch elements of the switched capacitor circuit are alternately changed. As the current when the element switches from the off state to the on state flows in the forward direction with the diode, and the current when the element switches from the on state to the off state flows in the reverse direction with the diode,
Since the current flowing through the load circuit and the current from the high-frequency current source are superimposed, loss and noise due to switching can be reduced, and the circuit can be downsized. There is an effect that it can be used.

【0049】請求項5の発明は、上記高周波電流源が、
インダクタとキャパシタの直列共振回路からなり、上記
電圧源となるキャパシタを電源として各スイッチ素子の
動作によって高周波電流を発生させるので、高周波電流
源の回路構成を簡素化することができるという効果があ
る。
According to a fifth aspect of the present invention, the high-frequency current source comprises:
Since a high-frequency current is generated by the operation of each switch element using the capacitor serving as the voltage source as a power supply, the circuit configuration of the high-frequency current source can be simplified.

【0050】請求項6の発明は、上記共振回路の共振周
波数を、上記スイッチドキャパシタ回路の出力電圧の周
波数の少なくとも3倍以上としたので、さらにスイッチ
ングによる損失やノイズの低減が図れるという効果があ
る。
According to the sixth aspect of the present invention, since the resonance frequency of the resonance circuit is at least three times the frequency of the output voltage of the switched capacitor circuit, the effect of further reducing loss and noise due to switching can be achieved. is there.

【0051】請求項7の発明は、上記スイッチドキャパ
シタ回路の不連続な出力電圧をフィルタリングするフィ
ルタリング回路を該スイッチドキャパシタ回路と上記負
荷との間に接続したので、負荷印加電圧のノイズを低減
することができるという効果がある。
According to a seventh aspect of the present invention, since a filtering circuit for filtering a discontinuous output voltage of the switched capacitor circuit is connected between the switched capacitor circuit and the load, noise of a voltage applied to the load is reduced. There is an effect that can be.

【0052】請求項8の発明は、上記スイッチドキャパ
シタ回路とフィルタリング回路によって上記負荷に略正
弦波状の電流を供給するので、負荷印加電圧のノイズを
低減することができるという効果がある。
According to the eighth aspect of the present invention, since a substantially sinusoidal current is supplied to the load by the switched capacitor circuit and the filtering circuit, the noise of the voltage applied to the load can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施形態1の回路図である。FIG. 1 is a circuit diagram of a first embodiment.

【図2】同上の動作説明図である。FIG. 2 is an operation explanatory view of the above.

【図3】(a)〜(d)は同上の動作説明図である。FIGS. 3 (a) to 3 (d) are operation explanatory diagrams of the above.

【図4】(a)〜(d)は同上の動作説明図である。FIGS. 4A to 4D are explanatory diagrams of the operation of the above.

【図5】(a)〜(d)は同上の動作説明図である。FIGS. 5A to 5D are explanatory diagrams illustrating the operation of the above.

【図6】(a)〜(d)は同上の動作説明図である。FIGS. 6 (a) to 6 (d) are operation explanatory diagrams of the above.

【図7】(a)〜(d)は同上の動作説明図である。FIGS. 7A to 7D are explanatory diagrams illustrating the operation of the above.

【図8】実施形態2の回路図である。FIG. 8 is a circuit diagram of a second embodiment.

【図9】実施形態3の回路図である。FIG. 9 is a circuit diagram of a third embodiment.

【図10】同上の具体回路図である。FIG. 10 is a specific circuit diagram of the above.

【図11】従来例1の回路図である。FIG. 11 is a circuit diagram of Conventional Example 1.

【図12】同上の動作説明図である。FIG. 12 is an operation explanatory view of the above.

【図13】従来例2の回路図である。FIG. 13 is a circuit diagram of a second conventional example.

【図14】同上の動作説明図である。FIG. 14 is an operation explanatory view of the above.

【符号の説明】[Explanation of symbols]

C1〜C5 キャパシタ S11〜S72 スイッチ素子 SC スイッチドキャパシタ回路 Z 負荷 C1 to C5 Capacitors S11 to S72 Switch element SC Switched capacitor circuit Z Load

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 電圧源となる複数個のキャパシタを具備
し、隣り合うキャパシタの低電位側と高電位側とを各々
スイッチ素子を介して接続するとともに、両端のキャパ
シタに2つのスイッチ素子の直列回路を各々並列に接続
し、すべてのスイッチ素子に並列にキャパシタの低電位
側から高電位側の方向にダイオードを接続して構成した
スイッチドキャパシタ回路と、各キャパシタを電圧源か
ら充電する手段と、上記スイッチドキャパシタ回路の両
端に接続した2つのスイッチ素子の接続点間に接続した
負荷回路と、上記キャパシタを任意の個数、任意の極性
で直列接続するように上記スイッチ素子をオン・オフ制
御して負荷回路に交流出力を供給する制御手段とを備え
たことを特徴とする電力変換装置。
1. A capacitor comprising a plurality of capacitors serving as voltage sources, wherein a low potential side and a high potential side of adjacent capacitors are connected via switch elements, respectively, and two switch elements are connected in series to capacitors at both ends. A switched capacitor circuit in which circuits are connected in parallel with each other, and a diode is connected in parallel from the low potential side to the high potential side of the capacitor in parallel with all switch elements, and means for charging each capacitor from a voltage source A load circuit connected between the connection points of two switch elements connected to both ends of the switched capacitor circuit, and an on / off control of the switch elements such that the capacitors are connected in series with an arbitrary number and an arbitrary polarity; And a control means for supplying an AC output to the load circuit.
【請求項2】 上記スイッチ素子が有する寄生容量によ
って流れる貫通電流を阻止する貫通電流阻止手段を上記
キャパシタと直列に接続したことを特徴とする請求項1
記載の電力変換装置。
2. A switch according to claim 1, wherein a through current blocking means for blocking a through current flowing due to a parasitic capacitance of said switch element is connected in series with said capacitor.
The power converter according to any one of the preceding claims.
【請求項3】 上記貫通電流阻止手段は、インダクタと
ダイオードの並列回路から成ることを特徴とする請求項
2記載の電力変換装置。
3. The power converter according to claim 2, wherein said through current blocking means comprises a parallel circuit of an inductor and a diode.
【請求項4】 上記スイッチドキャパシタ回路のスイッ
チ素子に並列に接続したダイオードの向きが互い違いと
なる2個のスイッチ素子の直列回路に高周波電流源を並
列に接続し、各スイッチ素子がオフ状態からオン状態に
切り換わる時の電流が上記ダイオードと順方向に流れ、
且つオン状態からオフ状態に切り換わる時の電流が上記
ダイオードと逆方向に流れるように、上記負荷回路に流
れる電流と上記高周波電流源からの電流を重ね合わせた
ことを特徴とする請求項1記載の電力変換装置。
4. A high-frequency current source is connected in parallel to a series circuit of two switch elements in which the direction of a diode connected in parallel to the switch element of the switched capacitor circuit is alternated, and each switch element is turned off. The current when switching to the on state flows in the forward direction with the diode,
The current flowing through the load circuit and the current from the high-frequency current source are overlapped so that the current when switching from the on state to the off state flows in the opposite direction to the diode. Power converter.
【請求項5】 上記高周波電流源は、インダクタとキャ
パシタの直列共振回路からなり、上記電圧源となるキャ
パシタを電源として各スイッチ素子の動作によって高周
波電流を発生させることを特徴とする請求項4記載の電
力変換装置。
5. The high-frequency current source comprises a series resonance circuit of an inductor and a capacitor, and generates a high-frequency current by operating each switch element using the capacitor as the voltage source as a power supply. Power converter.
【請求項6】 上記共振回路の共振周波数を、上記スイ
ッチドキャパシタ回路の出力電圧の周波数の少なくとも
3倍以上としたことを特徴とする請求項5記載の電力変
換装置。
6. The power converter according to claim 5, wherein the resonance frequency of the resonance circuit is at least three times the frequency of the output voltage of the switched capacitor circuit.
【請求項7】 上記スイッチドキャパシタ回路の不連続
な出力電圧をフィルタリングするフィルタリング回路を
該スイッチドキャパシタ回路と上記負荷との間に接続し
たことを特徴とする請求項1記載の電力変換装置。
7. The power conversion device according to claim 1, wherein a filtering circuit for filtering a discontinuous output voltage of the switched capacitor circuit is connected between the switched capacitor circuit and the load.
【請求項8】 上記スイッチドキャパシタ回路とフィル
タリング回路によって上記負荷に略正弦波状の電流を供
給することを特徴とする請求項7記載の電力変換装置。
8. The power converter according to claim 7, wherein a substantially sinusoidal current is supplied to the load by the switched capacitor circuit and the filtering circuit.
JP10144569A 1998-05-26 1998-05-26 Power conversion device Withdrawn JPH11341825A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10144569A JPH11341825A (en) 1998-05-26 1998-05-26 Power conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10144569A JPH11341825A (en) 1998-05-26 1998-05-26 Power conversion device

Publications (1)

Publication Number Publication Date
JPH11341825A true JPH11341825A (en) 1999-12-10

Family

ID=15365271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10144569A Withdrawn JPH11341825A (en) 1998-05-26 1998-05-26 Power conversion device

Country Status (1)

Country Link
JP (1) JPH11341825A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089096B2 (en) 2005-09-09 2012-01-03 Panasonic Corporation Field effect transistor with main surface including C-axis
JP2012249511A (en) * 2011-05-27 2012-12-13 Samsung Electronics Co Ltd Wireless power transmitter/receiver and transmitting/receiving method, and data transmitter/receiver using wireless power
CN105210258A (en) * 2013-03-15 2015-12-30 设计通量技术公司 Method and apparatus for creating a dynamically reconfigurable energy storage device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089096B2 (en) 2005-09-09 2012-01-03 Panasonic Corporation Field effect transistor with main surface including C-axis
JP2012249511A (en) * 2011-05-27 2012-12-13 Samsung Electronics Co Ltd Wireless power transmitter/receiver and transmitting/receiving method, and data transmitter/receiver using wireless power
US9369006B2 (en) 2011-05-27 2016-06-14 Samsung Electronics Co., Ltd. Wireless power and data transmission system
US10658871B2 (en) 2011-05-27 2020-05-19 Samsung Electronics Co., Ltd. Wireless power and data transmission system
CN105210258A (en) * 2013-03-15 2015-12-30 设计通量技术公司 Method and apparatus for creating a dynamically reconfigurable energy storage device
KR20160012108A (en) * 2013-03-15 2016-02-02 디자인 플럭스 테크놀로지스, 엘엘씨 Method and apparatus for creating a dynamically reconfigurable energy storage device
JP2016517258A (en) * 2013-03-15 2016-06-09 デザイン フラックス テクノロジーズ, エルエルシーDesign Flux Technologies, Llc Method and apparatus for creating a dynamically reconfigurable energy storage device
JP2019110750A (en) * 2013-03-15 2019-07-04 ジーエルエックス、パワー、システムズ、インコーポレイテッドGlx Power Systems Inc. Method and device for creating dynamically reconfigurable energy storage device

Similar Documents

Publication Publication Date Title
TWI499161B (en) A balanced charging circuit for series power storage units
US6834001B2 (en) Multi-stage switched capacitor DC-DC converter
US8441812B2 (en) Series resonant converter having a circuit configuration that prevents leading current
US8023288B2 (en) Inverter for grounded direct current source, more specifically for a photovoltaic generator
US8138638B2 (en) DC/DC converter
JP6085415B2 (en) DC / DC converter cell device, DC / DC converter circuit with feedback capability formed therefrom, and method of operation thereof
US20100188065A1 (en) Operation control method of charge pump circuit
US20140098587A1 (en) Multilevel converter circuit
EP1992062A2 (en) Interleaved soft switching bridge power converter
JP2012503963A (en) Separation circuit for DC / AC converter
US20160308457A1 (en) Single-phase inverter
KR101681958B1 (en) Cascaded multilevel ac-ac converter
EP1931019B1 (en) DC-DC step-up converter
JP2006136125A (en) Power control circuit for charge storage device
JP2015154627A (en) Voltage step-down circuit and voltage step-down and charge circuit using the same
JP2013516153A (en) Groundable DC / DC converter
JP2014204457A (en) Power conversion device
JPH11341825A (en) Power conversion device
JP3402082B2 (en) Power converter
US7199564B2 (en) Alternating current converter
JP2006340535A (en) Current resonance multi-output dc/dc converter and its control method
JP2012130125A (en) Power conversion apparatus
TW202222015A (en) Resonant switching power converter and driving circuit thereof
EP1258976B1 (en) Switching- type, inductive DC-DC converter with improved efficiency
JP2000312474A (en) Power supply equipment

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050802