[go: up one dir, main page]

JPH11331890A - 情報処理システム - Google Patents

情報処理システム

Info

Publication number
JPH11331890A
JPH11331890A JP10126485A JP12648598A JPH11331890A JP H11331890 A JPH11331890 A JP H11331890A JP 10126485 A JP10126485 A JP 10126485A JP 12648598 A JP12648598 A JP 12648598A JP H11331890 A JPH11331890 A JP H11331890A
Authority
JP
Japan
Prior art keywords
input
processor
processors
data
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10126485A
Other languages
English (en)
Inventor
Kazumasa Takeda
和正 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10126485A priority Critical patent/JPH11331890A/ja
Priority to US09/305,983 priority patent/US6345317B1/en
Publication of JPH11331890A publication Critical patent/JPH11331890A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】 複数のプロセッサを有する情報処理システム
に関し、複数のプロセッサと複数の入出力装置との対応
付けを柔軟に変更可能とする。 【解決手段】 複数のプロセッサ1−0〜1−iと、複
数の入出力の端子を有する複数の入出力装置2−0〜2
−jとの間に装置制御部4を設ける。この装置制御部4
は、プロセッサ1−0〜1−iと入出力装置2−0〜2
−jと端子との対応付けを行った対応データと、それぞ
れの実装,未実装等の状態データとを管理し、対応デー
タ及び状態データを参照してプロセッサ1−0〜1−i
と入出力装置2−0〜2−jとの間の情報の送受信制御
を行う構成を有すると共に、システム変更に対応して、
対応データの追加,削除,更新を行うデータ変更制御部
を備えている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の入出力装置
と複数のプロセッサとを有する情報処理システムに関す
る。通信制御システムや交換システム等の情報処理シス
テムに於いて、複数のプロセッサを設けて負荷分散を図
った構成が知られている。このような情報処理システム
に於ける増設等のシステム変更や運用時の各種の変更等
に容易に対応できることが要望されている。
【0002】
【従来の技術】図21は従来例の説明図であり、101
−0,101−1はプロセッサ#0,#1、102−0
〜102−4は入出力装置#0〜#4、103−0,1
03−1はバスを示す。又入出力装置102−0〜10
2−4は、それぞれ複数の入出力端子a〜xを備えてい
る。これらの端子a〜xは、例えば、通信制御システム
に於いては、回線に相当し、又交換システムに於いては
通話路ネットワークやハイウェイ等に相当することにな
る。
【0003】又一方のプロセッサ101−0により、バ
ス103−0を介して入出力装置102−0〜102−
2を制御し、他方のプロセッサ101−1により、バス
103−1を介して入出力装置102−3,102−4
を制御する構成を示す。
【0004】図22はプロセッサと入出力装置との対応
関係説明図であり、図21に示す構成のシステムに於け
るプロセッサ#0(101−0)と入出力装置#0〜#
2と端子a〜xと、プロセッサ#1(101−1)と入
出力装置#3,#4と端子a〜xとの対応関係を示す。
即ち、プロセッサ#0により入出力装置#0〜#2の配
下の端子a〜xを制御し、プロセッサ#1により入出力
装置#3,#4の配下の端子a〜xを制御する関係を示
すことになる。
【0005】図23は入出力装置の移設の説明図であ
り、図21に示す構成に於いて、例えば、プロセッサ1
01−0の処理負担が増加したことにより、入出力装置
102−2配下の端子a〜xを、プロセッサ101−1
により制御する構成に変更する場合、バス103−0,
103−1に対する入出力装置102−2の接続替えが
必要となる。
【0006】又図24に示すように、入出力装置(#
0)102の端子a,b,c,dを、それぞれプロセッ
サ(#0,#1)101−0,101−1により制御す
る場合、入出力装置102と各プロセッサ101−0,
101−1とをバス103を介して接続した構成とな
り、例えば、点線で示すように、プロセッサ101−0
は、端子a,bを制御し、プロセッサ101−1は、端
子c,dを制御するように構成される。
【0007】図25は従来例の交換システムの要部説明
図であり、110は主制御プロセッサ(MPR)、11
1−0〜111−jは呼処理プロセッサ(CPR#0〜
#j)、112−0〜112−jはネットワーク装置
(NW#0〜#j)、113はバス、HW#0〜#kは
ハイウェイを示す。
【0008】主制御プロセッサ110は、保守運用機能
を有し、呼処理プロセッサ111−0〜111−jはバ
ス113を介して接続されている。又各呼処理プロセッ
サ111−0〜111−jは、ネットワーク装置112
−0〜112−jの配下のハイウェイHW#0〜#kを
制御する構成となる。即ち、マルチプロセッサ・システ
ムによる交換システムを示す。
【0009】
【発明が解決しようとする課題】従来例の情報処理シス
テムは、プロセッサと入出力装置又はネットワーク装置
と、端子又はハイウェイとが固定的に対応付けられて構
成されている。従って、入出力装置の増設,撤去等に対
応して、プロセッサとの関連構成を変更する場合、図2
2について説明したように、バスの接続替え等の工事が
追加的に必要となる問題がある。又図23に示す構成に
於いては、プロセッサ101−0,101−1と端子a
〜dとの関連付けが固定され、変更が不可能に近いもの
となるから、システム構成時に、端子a〜dに対する制
御量等を予め予想して設定する必要がある。即ち、従来
例の構成に於いては、プロセッサの負荷分担等につい
て、運用中に柔軟に対応できない問題があった。本発明
は、プロセッサとの対応付けを比較的簡単な構成によっ
て柔軟に変更可能とすることを目的とする。
【0010】
【課題を解決するための手段】本発明の情報処理システ
ムは、(1)複数の入出力端子をそれぞれ有する複数の
入出力装置2−0〜2−jと、複数のプロセッサ1−0
〜1−iとを有する情報処理システムに於いて、複数の
入出力装置2−0〜2−jと複数のプロセッサ1−0〜
1−iとの間に、複数の入出力装置2−0〜2−j及び
前記複数の入出力端子と複数のプロセッサ1−0〜1−
iとの対応データ及びそれぞれの状態データを管理し、
その対応データを参照して送受信情報の転送制御を行う
装置制御部4を設けた構成とする。
【0011】又(2)装置制御部4は、複数のプロセッ
サの状態データをメモリに格納して管理するプロセッサ
状態管理部と、複数の入出力装置及び複数の入出力端子
の状態データをメモリに格納して管理する入出力装置状
態管理部と、複数のプロセッサに対する入出力装置及び
入出力端子の対応データをメモリに格納して管理する制
御プロセッサ管理部とを備えている。
【0012】又(3)装置制御部4は、送信元と送信先
と信号種別とを含み、プロセッサと入出力装置又は入出
力端子との間の送受信情報のヘッダ情報を基に、プロセ
ッサ状態管理部,入出力装置状態管理部又は制御プロセ
ッサ管理部により管理している状態データ又は対応デー
タを参照して、送信先を判定する振り分け分析部を備え
ている。
【0013】又(4)装置制御部4は、プロセッサ状態
管理部及び入出力装置状態管理部により管理する状態デ
ータを参照して、制御プロセッサ管理部により管理して
いる対応データを変更するデータ変更制御部を備えてい
る。
【0014】又(5)複数の入出力端子に対応するハイ
ウェイと、前記複数の入出力装置に対応するネットワー
ク装置と、複数のプロセッサに対応する呼処理プロセッ
サと、装置制御部に対応するリソース管理プロセッサと
を含み、複数のネットワーク装置を接続したバスと、複
数の呼処理プロセッサを接続したバスとの間に、複数の
呼処理プロセッサと複数のネットワーク装置又はハイウ
ェイとの対応付けを示す対応データ及び各部の状態デー
タを管理し、対応データを参照して相互間の送受信情報
の転送制御を行う前記リソース管理プロセッサを接続し
た構成とすることができる。
【0015】
【発明の実施の形態】図1は本発明の実施の形態の説明
図であり、1−0〜1−iはプロセッサ、2−0〜2−
jは入出力装置、3−1,3−2はバス、4は装置制御
部である。入出力装置2−0〜2−jはそれぞれ複数の
端子を有するものである。又複数のプロセッサ1−0〜
1−iを接続したバス3−1と、複数の入出力装置2−
0〜2−jを接続したバス3−2との間に、装置制御部
4を接続し、プロセッサ1−0〜1−iと、入出力装置
2−0〜2−j又は各端子との対応付けを、装置制御部
4の機能によって変更可能とするものである。
【0016】図2は本発明の実施の形態の装置制御部の
説明図であり、11は信号受付部、12は信号送信部、
13は振り分け分析部、14はデータ変更制御部、15
はプロセッサ状態管理部、16は入出力装置状態管理
部、17は制御プロセッサ管理部、18はプロセッサ状
態データを格納するメモリ、19は入出力装置状態デー
タを格納するメモリ、20はプロセッサ/入出力装置対
応データを格納するメモリである。
【0017】信号受付部11及び信号送信部12は、例
えば、図1のバス3−1又は3−2に接続されて、プロ
セッサ又は入出力装置との間の信号の送受信を行うもの
である。又データ変更制御部14は、保守端末等の入出
力手段と接続され、入力情報に従って各部のデータの変
更制御を行うものである。
【0018】又メモリ18に格納するプロセッサ状態デ
ータは、プロセッサの正常な実装状態とそれ以外の状態
等を含むものであり、又メモリ19に格納する入出力装
置状態データは、各入出力装置の正常な実装状態とそれ
以外の状態や端子との関係を示すものである。又メモリ
20に格納するプロセッサ/入出力装置対応データは、
プロセッサと入出力装置及び端子との対応付けを示すデ
ータである。
【0019】プロセッサ状態情報管理部15は、収集し
た情報やデータ変更制御部14を介して、メモリ18に
格納したプロセッサ状態データの書込み,更新,削除,
読出し等の処理を行うものである。又入出力装置状態管
理部16は、収集した情報やデータ変更制御部14を介
して、メモリ19に格納した入出力状態情報データの書
込み,更新,削除,読出し等の処理を行うものである。
又制御プロセッサ管理部17は、メモリ20に格納した
プロセッサ/入出力装置対応データの書込み,更新,削
除,読出し等の処理を行うものである。
【0020】図3は信号受付部及び信号送信部のフロー
チャートを示し、図2に於ける信号受付部11は、図3
の(A)に示すように、プロセッサ又は入出力装置から
のバス3−1,3−2(図1参照)を介して信号を受信
し(a1)、振り分け分析部13を起動する(a2)。
又図2に於ける信号送信部12は、図3の(B)に示す
ように、送信信号が入力されたことにより、プロセッサ
又は入出力装置からの信号を、図1に示すバス3−1,
3−2を介して送信する(b1)。
【0021】図4は振り分け分析部のフローチャートを
示し、図2に於ける信号受付部11により、プロセッサ
又は入出力装置からバス3−1,3−2(図1参照)を
介して信号を受信したことにより、振り分け分析部13
が起動され、受信した情報により送信元を判定する(c
1)。プロセッサから入出力装置への場合(P→I
O)、受信信号のヘッダ情報を参照して、送信先入出力
装置番号の抽出を行い(c2)、入出力装置状態管理部
16のコールにより(c3)、メモリ19に格納されて
いる入出力装置の状態データを参照して、入出力装置の
状態判定を行い(c4)、実装されている場合は、その
入出力装置へ信号を送信する(c5)。又未実装や障害
発生等の実装以外の場合はNGを返送する。
【0022】又送信元が入出力装置の場合(IO→
P)、受信信号のヘッダ情報を参照し、送信元の入出力
装置番号の抽出と、送信元の端子番号の抽出と、信号種
別の抽出とを行い(c6)、制御対象が入出力装置か端
子かを判定する(c7)。入出力装置及び端子の何れの
場合も、それらの判定結果に基づいて制御プロセッサ管
理部17をコールし(c8),(c9)、且つプロセッ
サ状態管理部15をコールする(c10)。そして、メ
モリ18に格納されているプロセッサの状態データを参
照し、プロセッサが実装状態か否かを判定し(c1
1)、実装されている場合は、そのプロセッサに信号を
送信し(c12)、実装以外の場合はNGを返送する。
【0023】図5はプロセッサ状態管理部のフローチャ
ートを示し、図2に於けるプロセッサ状態管理部15に
よって管理されるメモリ18は、プロセッサ番号とプロ
セッサ状態とを対応して格納しており、プロセッサ状態
としては、未実装=0,実装=1,工事中=2とするこ
とができる。従って、図示の場合は、プロセッサ番号
0,1は実装、プロセッサ番号2は未実装、プロセッサ
番号iは工事中の例を示している。この工事中は、増設
過程の立上げ完了前の状態や、障害発生等による修理中
状態等がある。
【0024】又プロセッサ状態管理部15の入力情報と
して、プロセッサ番号,処理種別(読出/書込),プロ
セッサ状態(書替時のみ)等があり、又出力情報とし
て、処理結果とプロセッサ状態(読出時のみ)がある。
プロセッサ状態管理部15が起動されると、読出/書替
判定を行い(d1)、読出しの場合は、メモリ18から
プロセッサの状態データを読出し(d2)、又書込みの
場合は、メモリ18にプロセッサの状態データの書込み
を行う(d3)。
【0025】図6は入出力装置状態管理部のフローチャ
ートを示し、入出力装置状態データを格納するメモリ1
9を、入出力装置番号とその状態とを示すメモリ19a
と、端子番号とその状態とを示すメモリ19bとにより
構成した場合を示す。又状態データは、未実装=0、現
用(実装状態で正常に動作)=1、閉塞中=2、工事中
=3として、その一例を図示している。例えば、入出力
装置番号1は現用、入出力装置番号jは未実装、端子番
号0,1,2は現用、端子番号kは未実装を示してい
る。
【0026】又入出力装置状態管理部16への入力情報
として、処理種別(読出/書込)と処理対象(入出力装
置又は端子)と、状態(書替時のみ)等があり、又出力
情報として、処理結果と状態(読出時のみ)がある。
【0027】起動された入出力装置状態管理部16は、
読出しか書替えかを判定し(e1)、読出しの場合は、
メモリ19a,19bから処理対象の入出力装置番号,
端子番号を基に、未実装,現用等の状態データを読出し
(e2)、又書込みの場合は、メモリ19a,19b
に、入出力装置番号,端子番号を基に、未実装,現用等
の状態データを書込む(e3)。
【0028】図7は制御プロセッサ管理部のフローチャ
ートを示し、制御プロセッサ管理部17の入力情報とし
て、処理対象(入出力装置/端子)と処理種別(読出/
書替)とプロセッサ番号(書替時のみ)があり、又出力
情報として、処理結果と制御プロセッサ(読出時のみ)
がある。
【0029】起動された制御プロセッサ管理部17は、
先ず、処理対象が入出力装置か端子かを判定し(f
1)、入出力装置の場合、読出しか書替えかを判定し
(f2)、読出しの場合は、メモリ20から制御プロセ
ッサ/入出力装置対応データの読出しを行う(f4)。
又書替えの場合は、メモリ20に格納されている制御プ
ロセッサ/入出力装置対応データの書替えを行う(f
5)。又処理対象が端子の場合、読出しか書替えかを判
定し(f3)、読出しの場合は、制御プロセッサ/端子
の対応データの読出しを行う(f6)。又書替えの場合
は、制御プロセッサ/端子の対応データの書替えを行う
(f7)。
【0030】図8はプロセッサ/入出力装置,端子対応
データの説明図であり、(A)はプロセッサ/入出力装
置対応データ、(B)はプロセッサ/入出力装置配下の
端子対応データを示し、(A)のプロセッサ/入出力装
置対応データは、例えば、図1のプロセッサ1−0〜1
−iのプロセッサ番号0〜iと、入出力装置2−0〜2
−jの番号0〜jとを対応させることにより、番号1の
入出力装置2−1は、0番のプロセッサ1−0により制
御され、番号2の入出力装置2−2は、1番のプロセッ
サ1−1により制御される対応付けを行った対応データ
を示すことになる。
【0031】又(B)のプロセッサ/入出力装置配下の
端子対応データは、例えば、入出力装置2−0〜2−j
のそれぞれの配下の端子番号とプロセッサ番号とを対応
させることにより、番号0の端子は、番号0のプロセッ
サ1−0により制御され、番号kの端子は、番号iのプ
ロセッサ1−iにより制御される対応付けを行った対応
データを示すことになる。
【0032】図9はデータ変更制御部のフローチャート
であり、図2に於けるデータ変更制御部14の処理内容
を示す。先ず、入出力手段からの入力情報により処理種
別による判定を行う(g1)。この処理種別として、プ
ロセッサの増/減設と、入出力装置,端子の増設と、入
出力装置,端子の減設と、入出力装置,端子の移設との
場合を示し、プロセッサの増/減設の場合、プロセッサ
状態管理部15をコールし(g2)、増設の場合は、対
応するプロセッサ番号のプロセッサ状態を未実装=0か
ら実装=1に変更し、又減設の場合は、対応するプロセ
ッサ番号のプロセッサの状態データを実装=1から未実
装=0に更新する。
【0033】又入出力装置,端子の増設の場合は、入出
力装置状態管理部16をコールとし(g3)、入出力装
置番号又は端子番号対応の状態を、未実装=0から工事
中=3に更新し、次に制御プロセッサ管理部15をコー
ルし(g4)、増設する入出力装置,端子を制御するプ
ロセッサを設定して、その増設する入出力装置番号と端
子番号とをプロセッサ番号に対応付けする。即ち、メモ
リ20に格納された対応データを更新する。そして、入
出力装置状態管理部16をコールし(g5)、入出力装
置番号又は端子番号対応の状態データを、工事中=3か
ら現用=1に更新する。
【0034】又入出力装置,端子減設の場合、入出力装
置状態管理部16をコールし(g6)、入出力装置番号
又は端子番号対応に現用=1を未実装=0に更新する。
従って、メモリ19に格納された状態データのうち、減
設された入出力装置又は端子の状態データは、未実装
(=0)を示すものに更新される。
【0035】又入出力装置,端子移設の場合、入出力装
置状態管理部16をコールし(g7)、入出力装置番号
及び端子番号対応に現用=1を閉塞中=2に更新する。
そして、制御プロセッサ管理部15をコールし(g
8)、移設する入力装置,端子を制御するプロセッサの
新旧の書換えを行い、次に、入出力装置状態管理部16
をコールし(g9)、閉塞中=2を現用=1に更新す
る。
【0036】図10はヘッダ情報の説明図であり、送信
先/元入出力装置番号と、送信先/元端子番号と、信号
種別とを含む場合を示し、プロセッサ1−0〜1−iと
入出力装置2−0〜2−j(図1参照)との間の信号
は、例えば、プロセッサから入出力装置番号又は端子番
号を送信先として設定することにより、装置制御部4
は、振り分け分析部16によってヘッダ情報の分析を行
い、送信先入出力装置番号又は送信先端子番号に対応し
た入出力装置又は端子へ信号送信部12から送出するこ
とになる。
【0037】又入出力装置又は端子からプロセッサを送
信先として設定した場合、信号種別に対応した有効送信
元入出力装置番号又は端子番号で、メモリ20に格納さ
れた制御プロセッサ/入出力装置対応データを参照して
プロセッサ番号を抽出し、この抽出した番号のプロセッ
サへ信号を転送する。従って、プロセッサと入出力装置
又は端子との対応付けを変更しても、送信元の入出力装
置又は端子からプロセッサへ信号を送信することができ
る。
【0038】図11は本発明の交換システムに適用した
第1の実施の形態の説明図であり、30は主制御プロセ
ッサ(MPR)、31−0〜31−iは呼処理プロセッ
サ(CPR#0〜#i)、32−0〜32−jはネット
ワーク装置(NW#0〜#j)、33−1,33−2は
バス、34は装置制御部、HW#0〜#kはハイウェイ
を示す。
【0039】この実施の形態は、図1の入出力装置2−
0〜2−iを、音声,画像,データ等の交換処理を行う
ネットワーク装置32−0〜32−iとし、又図1の端
子を、ハイウェイHW#0〜HW#kとし、プロセッサ
1−0〜1−iを呼処理プロセッサ31−0〜31−i
とした場合に相当する。制御処理部34は、バス33−
1,33−2間に接続し、呼処理プロセッサ31−0〜
31−iによりネットワーク装置HW#0〜#kを制御
する場合を示す。
【0040】図12はヘッダ情報の説明図であり、
(A)は呼処理プロセッサからネットワーク装置又はハ
イウェイを制御する場合のヘッダ情報を示し、信号種別
は、略号を使用して示すと、NW装置制御,HW装置制
御,NW保守コマンド,HW保守コマンド,NW初期化
要求,HW初期化要求,ダウンロード要求,診断起動等
がある。又送信先種別はNW、送信先NW番号は、例え
ば、1、送信先HW番号は、例えば、1、信号種別とし
てHW制御コマンドの場合を示す。即ち、呼処理プロセ
ッサから番号1のネットワーク装置の番号1のハイウェ
イに対するHW制御コマンドを送信する場合を示す。
【0041】又(B)はネットワーク装置NW又はハイ
ウェイHWから呼処理プロセッサへ通知する場合のヘッ
ダ情報を示し、信号種別は、HW故障通知,NW故障通
知,HW状態通知,NW状態通知,HW処理完了通知,
NW処理完了通知等がある。又送信先種別はプロセッ
サ、送信元NW番号は1、送信元HW番号は1、信号種
別はHW故障通知の場合を示す。即ち、番号1のネット
ワーク装置の番号1のハイウェイのHW故障通知をプロ
セッサに対して送信する場合を示す。
【0042】図13は対応テーブルの説明図であり、図
2のメモリ20の内容の一例を示すもので、(A)は呼
処理プロセッサとネットワーク(NW)とハイウェイ
(HW)との対応テーブルを示し、呼処理プロセッサの
プロセッサ番号0に対してNW番号0,1、呼処理プロ
セッサのプロセッサ番号1に対してNW番号1,2、又
NW番号0,1,2に対してそれぞれHW番号0,1の
場合を示し、プロセッサ番号0とNW番号1のHW番号
0が対応し、プロセッサ番号1とNW番号1のHW番号
1が対応する場合を示している。
【0043】又図13の(B)はネットワーク装置(N
W)と呼処理プロセッサとの対応テーブルを示し、NW
番号0,1は呼処理プロセッサのプロセッサ番号0に対
応し、NW番号2は呼処理プロセッサのプロセッサ番号
1に対応する。又図13の(C)はハイウェイ(HW)
と呼処理プロセッサとの対応テーブルを示し、HW番号
0−0,0−1(NW番号0に対応するHW番号0,1
を示す。以下同様)及びHW番号1−0は呼処理プロセ
ッサのプロセッサ番号0に対応し、HW番号1−1,2
−0,2−1は呼処理プロセッサのプロセッサ番号1に
対応する場合を示している。
【0044】図14は状態データの説明図であり、
(A)は図2のメモリ18の内容の一例のプロセッサ状
態データを示し、状態として、0=未実装、1=実装、
2=工事中とするもので、図示の場合は、プロセッサ番
号1,0は共に実装=1の状態である。又(B)及び
(C)は、図2のメモリ19の入出力装置状態データの
一例のネットワーク装置状態データ及びハイウェイ状態
データを示し、0=未実装、1=実装、2=閉塞中、3
=工事中を示す。この場合、何れも実装状態であること
を示す。
【0045】図15及び図16は本発明の実施の形態の
シーケンス説明図であり、プロセッサ/入出力装置と、
装置制御部の信号受付部11と、振り分け分析部13
と、プロセッサ状態管理部15と、入出力装置状態管理
部16と、制御プロセッサ管理部17と、信号送信部1
4と、プロセッサ/入出力装置との動作を示す。
【0046】例えば、図11に示す構成の呼処理プロセ
ッサ31−0〜31−iから入出力装置としてのネット
ワーク装置32−1〜32−jを制御する場合、呼処理
プロセッサからネットワーク装置(NW)へ接続要求を
送出すると、装置制御部34の信号受付部11は、図3
の(A)に示すフローチャートに従って、信号受信(a
1),分析起動(a2)を行い、振り分け分析部13
は、図4のフローチャートに従い、図12の(A)に示
すヘッダ情報を参照し、送信先情報の抽出を行う。この
場合、送信先NW番号=1を抽出し、入出力装置状態管
理部16を介してNW番号=1の状態データを収集す
る。この場合、図14の(B)に示すように、NW番号
=1の状態データは1(実装状態)であるから、信号送
信部12を起動し、送信要求を行う。信号送信部12
は、ヘッダ情報に従ったネットワーク装置(NW)へ送
信する。ネットワーク装置(NW)は、ヘッダ情報によ
り指定されたNW番号を基に自装置宛を識別して受信す
ることができる。
【0047】又入出力装置としてのネットワーク装置
(NW)から呼処理プロセッサへ状態を通知する場合、
装置制御部34の信号受付部11は、図3の(A)に示
すフローチャートに従って、信号受信(a1),分析起
動(a2)を行い、振り分け分析部13は、図4のフロ
ーチャートに従い、図12の(B)に示すヘッダ情報を
参照し、送信先情報の抽出を行う。この図12の(B)
を参照すると、プロセッサ番号=1を抽出することにな
り、且つ呼処理プロセッサへの送信要求であることを判
定する。
【0048】又信号種別(この場合、NW接続結果通
知)から制御対象ネットワーク装置(NW)を特定す
る。それによって、制御プロセッサ管理部17を介して
図13の(B),(C)に示す対応テーブルを参照し、
送信元NW番号からプロセッサ番号を抽出する。このプ
ロセッサ番号を基にプロセッサ状態管理部15を介し
て、図14の(A)に示すプロセッサ状態データを参照
し、実装状態であると、信号送信部12へ送信要求を行
う。それにより、信号送信部12から呼処理プロセッサ
へ送信することになる。
【0049】図17は本発明の実施の形態の移設時の説
明図であり、ネットワーク装置(NW)とハイウェイ
(HW)とを他の呼処理プロセッサによる制御構成とな
るように移設する場合、例えば、NW番号0のネットワ
ーク装置を、プロセッサ番号0の呼処理プロセッサから
プロセッサ番号1の呼処理プロセッサに変更する場合、
装置制御部のデータ変更制御部14が保守端末等の入出
力手段から変更種別=NW移設によって指示される。
【0050】この指示に従って、データ変更制御部14
は、入出力装置状態管理部16を起動し、該当NW番号
=0の情報データを、図17の(A)に示すように、1
→2(現用→閉塞中)に変更する。そして、制御プロセ
ッサ管理部17を起動し、(B)に示すように、NW番
号=0のプロセッサ番号を0→1に変更する。次に入出
力装置状態管理部16を起動し、NW番号=0の状態デ
ータを2(=閉塞中)から1(=現用)に変更する。そ
れにより、NW番号=0のネットワーク装置は、プロセ
ッサ番号=1の呼処理プロセッサによって制御されるこ
とになる。
【0051】又ハイウェイ(HW)のみを移設する場
合、例えば、HW番号1−0に対応する呼処理プロセッ
サをプロセッサ番号0から1に変更する場合、データ変
更制御部14に入出力手段から変更種別=HW移設によ
って指示される。この指示に従って、データ変更制御部
14は入出力装置状態管理部16を起動し、図17の
(C)に示すように、HW番号=1−0の状態データ
を、1→2(現用→閉塞中)に変更し、次に制御プロセ
ッサ管理部17を起動し、図17の(D)に示すよう
に、HW番号=1−0に対応する制御プロセッサ番号を
0から1に変更する。そして、入出力装置状態管理部1
6を起動し、HW番号=1−0の状態データを2→1
(閉塞中→現用)に変更する。それにより、HW番号=
1−0のハイウェイは、プロセッサ番号=1の呼処理プ
ロセッサによって制御されることになる。
【0052】図18は本発明の交換システムに適用した
第2の実施の形態の説明図であり、50は主制御プロセ
ッサ(OMP)、51−0〜51−nは呼処理プロセッ
サ(CLP#0〜#n)、52−0〜52−jはネット
ワーク装置(NW#0〜#j)、53−1,53−2は
バス、54は装置制御プロセッサ(SPP)、55はリ
ソース管理プロセッサ(RMP)、56−0〜56−m
は信号処理プロセッサ(CSP#0〜#m)、57はバ
スである。
【0053】この実施の形態に於いても、呼処理プロセ
ッサ51−0〜51−nが図1のプロセッサ1−0〜1
−iに対応し、ネットワーク装置52−0〜52−jが
図1の入出力装置2−0〜2−jに対応し、装置制御プ
ロセッサ54が図1の装置制御部4に対応し、ハイウェ
イHW#0〜#kが図1の端子に対応する。
【0054】各ネットワーク装置52−0〜52−j
は、それぞれ複数のハイウェイHW#0〜#kを接続し
ており、呼処理プロセッサ51−0〜51−nは、ネッ
トワーク装置52−0〜52−jを指定して制御し、ハ
イウェイHW#0〜#k間のパス形成等を行うものであ
る。
【0055】装置制御プロセッサ54が、前述のよう
に、装置制御部(図2参照)の機能を備えており、ネッ
トワーク装置52−0〜52−j及びハイウェイHW#
0〜#kと、呼処理プロセッサ51−0〜51−nとの
対応付けを示す対応データ及び各部の状態データの管理
及び信号の送受信を制御するものである。従って、ネッ
トワーク装置やハイウェイの増減や呼処理プロセッサの
処理負担変更等に対して、装置制御プロセッサ54に直
接入力或いは図示を省略した保守端末等からの入力を行
い、各部の状態データを参照して、対応テーブルの変更
を行うだけで、容易に対処することができる。
【0056】図19は本発明の交換システムに適用した
第3の実施の形態の説明図であり、70は主制御プロセ
ッサ(OMP)、71−0〜71−nは呼処理プロセッ
サ(CLP#0〜#n)、72−0〜72−jはネット
ワーク装置(NW#0〜#j)、73,77はバス、7
5は装置制御部の機能を備えたリソース管理プロセッサ
(RMP)、76−0〜76−mは信号処理プロセッサ
(CSP#0〜#m)である。又ネットワーク装置72
−0〜72−jは、それぞれハイウェイHW#0〜#k
に接続されている。
【0057】この実施の形態は、リソース管理プロセッ
サ75が交換システム内のリソースを管理することによ
り、各部の状態データを収集し、且つ呼処理プロセッサ
71−0〜71−nと、ネットワーク装置72−0〜7
2−j及びハイウェイHW#0〜#kとの対応付けを管
理する図2に示す装置制御部の機能を備えており、この
リソース管理プロセッサ75に直接或いは図示を省略し
た保守端末から入力することにより、対応データを変更
することが可能であるから、システム構成の変更等に対
して、バス接続切替え等の工事を伴うことなく、対応デ
ータの変更により容易に対処することができる。即ち、
前述の各実施の形態と同様に、呼処理プロセッサ又は呼
処理プロセッサに対応付けたネットワーク装置又はハイ
ウェイの移設や増設等に対して、リソース管理プロセッ
サ75により管理する対応テーブルを変更することによ
って容易に対処することができる。
【0058】図20は本発明の交換システムに適用した
第4の実施の形態の説明図であり、80は主制御プロセ
ッサ(OMP)、81−0〜81−nは呼処理プロセッ
サ(CLP#0〜#n)、82−0〜82−jは時間ス
イッチ(TSW)、83−1,83−2はバス、84は
装置制御プロセッサ(SPP)、85はリソース管理プ
ロセッサ(RMP)、86−0〜86−mは信号処理プ
ロセッサ(CSP#0〜#m)、87はバス、88は共
通時間スイッチ(HTSW)、89は共通時間スイッチ
制御プロセッサ(TSP)、HWIFは中継回線又は加
入者回路を収容するインタフェースを示す。
【0059】この実施の形態は、時分割交換システムに
適用した場合を示し、時間スイッチ82−0〜82−j
が、図18のネットワーク装置52−0〜52−jに対
応し、又中継回線や加入者回路が、図18のハイウェイ
HW#0〜HW#kに対応する。又装置制御プロセッサ
84が、図18の装置制御プロセッサ54又は図1の装
置制御部4に対応する。又時間スイッチ82−0〜82
−jは、それぞれインタフェースHWIFを介して中継
回線や加入者回路等を収容しており、この時間スイッチ
82−0〜82−jは、バス83−2,装置制御プロセ
ッサ84,バス83−1を介して呼処理プロセッサ81
−0〜81−nによってタイムスロットの入替えの制御
が行われる。
【0060】又共通時間スイッチ88は、時間スイッチ
82−0〜82−j間のタイムスロットの交換を行うも
のである。なお、この共通時間スイッチ88を空間スイ
ッチとして、時間スイッチ82−0〜82−j間を接続
切替えを行う構成とすることも可能である。その場合、
時間スイッチ(T)−空間スイッチ(S)−時間スイッ
チ(T)のT−S−Tの時分割交換機が構成される。又
各時間スイッチ82−0〜82−jも空間スイッチを含
む構成とすることができる。
【0061】この実施の形態に於いても、前述の各実施
の形態と同様に、呼処理プロセッサ81−0〜81−n
又は呼処理プロセッサに対応付けた時間スイッチ82−
0〜82−jの中継回線や加入者回路等の移設や増設等
に対して、リソース管理プロセッサ85により管理する
対応テーブルを変更することによって容易に対処するこ
とができる。
【0062】又時間スイッチ82−0〜82−j及び共
通時間スイッチ88をATMスイッチとし、ATM交換
機を構成することも可能である。その場合のATMスイ
ッチは、セルフルーティング構成を適用したとしても、
セル流量の制御やセルヘッダの制御等をプロセッサの処
理によって行うことになり、マルチプロセッサ構成とし
た場合等に於けるシステム構成の変更に容易に対処する
ことができる。
【0063】本発明は、前述の各実施の形態にのみ限定
されるものではなく、マルチプロセッサ構成の各種の情
報処理システムに適用することができるものである。又
メモリ18,19,20は共通のメモリとして、それぞ
れ状態データや対応データを格納する構成とすることが
できる。又装置制御部4の各部の機能は、ハード構成に
よって実現することにより高速処理化を図ることもでき
るが、図18,図19,図20に示すように、プロセッ
サの処理機能を利用して実現することもできる。又図1
9に示すように、他の処理を行うプロセッサの機能の一
部を装置制御部の機能として実現することもできる。
【0064】
【発明の効果】以上説明したように、本発明は、複数の
プロセッサ1−0〜1−iと複数の入出力装置2−0〜
2−jとの間に装置制御部4を設け、この装置制御部4
によって、複数のプロセッサ1−0〜1−iと複数の入
出力装置2−0〜2−j又は端子との対応付けを行った
対応データ及び実装,未実装等の状態データとを管理
し、対応データに従って、プロセッサと入出力装置又は
端子との間の各種情報の送受信制御を行うもので、移
設,増設等に対して、バス接続等の工事を必要とするこ
となく、対応データを更新することによって容易に対処
することができる利点がある。従って、システム運用中
に於けるプロセッサと入出力装置又は端子との対応付け
を、プロセッサの処理負担等を考慮して負荷分散を図る
ように変更することも容易となり、情報処理システムの
運用効率の向上を図ることができる利点がある。
【図面の簡単な説明】
【図1】本発明の実施の形態の説明図である。
【図2】本発明の実施の形態の装置制御部の説明図であ
る。
【図3】信号受付部及び信号送信部のフローチャートで
ある。
【図4】振り分け分析部のフローチャートである。
【図5】プロセッサ状態管理部のフローチャートであ
る。
【図6】入出力装置状態管理部のフローチャートであ
る。
【図7】制御プロセッサ管理部のフローチャートであ
る。
【図8】プロセッサ/入出力装置,端子対応データの説
明図である。
【図9】データ変更制御部のフローチャートである。
【図10】ヘッダ情報の説明図である。
【図11】本発明の交換システムに適用した第1の実施
の形態の説明図である。
【図12】ヘッダ情報の説明図である。
【図13】対応テーブルの説明図である。
【図14】状態データの説明図である。
【図15】本発明の実施の形態のシーケンス説明図であ
る。
【図16】本発明の実施の形態のシーケンス説明図であ
る。
【図17】本発明の実施の形態の移設時の説明図であ
る。
【図18】本発明の交換システムに適用した第2の実施
の形態の説明図である。
【図19】本発明の交換システムに適用した第3の実施
の形態の説明図である。
【図20】本発明の交換システムに適用した第4の実施
の形態の説明図である。
【図21】従来例の説明図である。
【図22】プロセッサと入出力装置との対応関係説明図
である。
【図23】入出力装置の移設の説明図である。
【図24】複数プロセッサと複数端子との関係説明図で
ある。
【図25】従来例の交換システムの要部説明図である。
【符号の説明】
1−0〜1−i プロセッサ 2−0〜2−j 入出力装置 3−1,3−2 バス 4 装置制御部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 複数の入出力端子をそれぞれ有する複数
    の入出力装置と、複数のプロセッサとを有する情報処理
    システムに於いて、 前記複数の入出力装置と前記複数のプロセッサとの間
    に、前記複数の入出力装置及び前記複数の入出力端子と
    前記複数のプロセッサとの対応データ及びそれぞれの状
    態データを管理し、前記対応データを参照して送受信情
    報の転送制御を行う装置制御部を設けたことを特徴とす
    る情報処理システム。
  2. 【請求項2】 前記装置制御部は、複数のプロセッサの
    状態データをメモリに格納して管理するプロセッサ状態
    管理部と、複数の入出力装置及び複数の入出力端子の状
    態データをメモリに格納して管理する入出力装置状態管
    理部と、複数のプロセッサに対する入出力装置及び入出
    力端子の対応データをメモリに格納して管理する制御プ
    ロセッサ管理部とを備えたことを特徴とする請求項1記
    載の情報処理システム。
  3. 【請求項3】 前記装置制御部は、送信元と送信先と信
    号種別とを含み、プロセッサと入出力装置又は入出力端
    子との間の送受信情報のヘッダ情報を基に、前記プロセ
    ッサ状態管理部,入出力装置状態管理部又は制御プロセ
    ッサ管理部により管理している状態データ又は対応デー
    タを参照して、送信先を判定する振り分け分析部を備え
    ていることを特徴とする請求項1又は2記載の情報処理
    システム。
  4. 【請求項4】 前記装置制御部は、前記プロセッサ状態
    管理部及び前記入出力装置状態管理部により管理する状
    態データを参照して、前記制御プロセッサ管理部により
    管理している前記対応データを変更するデータ変更制御
    部を備えていることを特徴とする請求項1又は2又は3
    記載の情報処理システム。
  5. 【請求項5】 複数の入出力端子に対応するハイウェイ
    と、前記複数の入出力装置に対応するネットワーク装置
    と、前記複数のプロセッサに対応する呼処理プロセッサ
    と、前記装置制御部に対応するリソース管理プロセッサ
    とを含み、前記複数のネットワーク装置を接続したバス
    と、前記複数の呼処理プロセッサを接続したバスとの間
    に、前記複数の呼処理プロセッサと前記複数のネットワ
    ーク装置又は前記ハイウェイとの対応付けを示す対応デ
    ータ及び各部の状態データを管理し、前記対応データを
    参照して相互間の送受信情報の転送制御を行う前記リソ
    ース管理プロセッサを接続したことを特徴とする請求項
    1乃至4の何れか1項記載の情報処理システム。
JP10126485A 1998-05-08 1998-05-08 情報処理システム Pending JPH11331890A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10126485A JPH11331890A (ja) 1998-05-08 1998-05-08 情報処理システム
US09/305,983 US6345317B1 (en) 1998-05-08 1999-05-05 Information processing system having a plurality of input/output devices and a plurality of processors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10126485A JPH11331890A (ja) 1998-05-08 1998-05-08 情報処理システム

Publications (1)

Publication Number Publication Date
JPH11331890A true JPH11331890A (ja) 1999-11-30

Family

ID=14936381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10126485A Pending JPH11331890A (ja) 1998-05-08 1998-05-08 情報処理システム

Country Status (2)

Country Link
US (1) US6345317B1 (ja)
JP (1) JPH11331890A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6542942B1 (en) * 1999-10-27 2003-04-01 Nortel Networks Limited Method and apparatus for processing calls on a multiprocessor communication system
US6934835B2 (en) * 2002-01-09 2005-08-23 International Business Machines Corporation Building block removal from partitions
US7051180B2 (en) * 2002-01-09 2006-05-23 International Business Machines Corporation Masterless building block binding to partitions using identifiers and indicators
JP3880482B2 (ja) * 2002-08-14 2007-02-14 エヌイーシーコンピュータテクノ株式会社 二重化ネットワーク計算機システム及び計算機システムのネットワーク二重化方法
JP3835467B2 (ja) * 2004-07-27 2006-10-18 松下電工株式会社 遠隔監視制御システム用端末器
JP2006101177A (ja) * 2004-09-29 2006-04-13 Fujitsu Ltd データ転送装置
US8296490B2 (en) * 2007-06-29 2012-10-23 Intel Corporation Method and apparatus for improving the efficiency of interrupt delivery at runtime in a network system
JP5216336B2 (ja) * 2008-01-23 2013-06-19 株式会社日立製作所 計算機システム、管理サーバ、および、不一致接続構成検知方法
CN111538692B (zh) * 2020-04-20 2022-03-18 深圳市汇川技术股份有限公司 变频器系统及其控制方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4207609A (en) * 1978-05-08 1980-06-10 International Business Machines Corporation Method and means for path independent device reservation and reconnection in a multi-CPU and shared device access system
JPS62297960A (ja) 1986-06-18 1987-12-25 Fujitsu Ltd デ−タ転送方式
JPH0410825A (ja) 1990-04-27 1992-01-16 Toshiba Corp マルチホスト接続制御方式
JPH0481049A (ja) 1990-07-20 1992-03-13 Nec Corp パケット組立・分解方式
JPH04305757A (ja) 1991-04-02 1992-10-28 Ricoh Co Ltd マルチプロセッサーシステム
US5671433A (en) * 1992-09-18 1997-09-23 Vadem Corporation Mappable functions from single chip/multi-chip processors for computers
JP3358254B2 (ja) * 1993-10-28 2002-12-16 株式会社日立製作所 通信制御装置および通信制御用回路装置
US5613153A (en) * 1994-10-03 1997-03-18 International Business Machines Corporation Coherency and synchronization mechanisms for I/O channel controllers in a data processing system
US5671441A (en) * 1994-11-29 1997-09-23 International Business Machines Corporation Method and apparatus for automatic generation of I/O configuration descriptions
JP3426086B2 (ja) 1996-05-29 2003-07-14 富士通株式会社 情報システムの制御装置及び制御方法

Also Published As

Publication number Publication date
US6345317B1 (en) 2002-02-05

Similar Documents

Publication Publication Date Title
JP2003178039A (ja) 分散共有仮想メモリーとその構成方法
JPH11331890A (ja) 情報処理システム
JP3083540B2 (ja) マルチプロセッサを用いた交換制御方式
US5317633A (en) Exchanging system and method of establishing data call thereof
JPH08242474A (ja) ディジタル構内交換機のファイル更新方法
CA2063317A1 (en) Method of loading down program in remote communication devices via spare lines and communication network using the method
JP3165357B2 (ja) 構内交換機の端末制御システム
JP3875490B2 (ja) 遠隔通信スイッチノードのためのリソースインタフェイスユニット
JPH11112513A (ja) マルチプロセッサ交換機およびその通信方法
US6741588B1 (en) Elimination of operational loop-around trunks
KR100258683B1 (ko) 전전자 교환기에서 외부 호스트를 이용한 브이5.2 가입자정보관리장치
JPH06141038A (ja) 分散交換機及び交換機構成方式
CA1141014A (en) Data transmission exchange
JP2001320748A (ja) 交換システム
JPH1174976A (ja) 自動発信制御装置
JP3704953B2 (ja) 分散交換システム
KR0177970B1 (ko) 전전자 교환기에 있어서 공유 메모리를 이용한 국데이타 처리 장치
JP3753585B2 (ja) 加入者インタフェース回路及びその制御方法
JP2878269B1 (ja) 基地局監視装置
JP3530998B2 (ja) 交換システムにおけるatmバス拡張方式
JPH0799541A (ja) クロスコネクト網を利用した通信システム及び通信方法
JP3347531B2 (ja) 通信装置および通信方法
JP2962667B2 (ja) 非同期転送モード交換システム
JPS6362497A (ja) 加入者デ−タ管理方式
CN116016326A (zh) 一种交换机流量传输方法、装置、设备及介质

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040413