[go: up one dir, main page]

JPH11330072A - Semiconductor device and mounted body thereof - Google Patents

Semiconductor device and mounted body thereof

Info

Publication number
JPH11330072A
JPH11330072A JP10129918A JP12991898A JPH11330072A JP H11330072 A JPH11330072 A JP H11330072A JP 10129918 A JP10129918 A JP 10129918A JP 12991898 A JP12991898 A JP 12991898A JP H11330072 A JPH11330072 A JP H11330072A
Authority
JP
Japan
Prior art keywords
semiconductor device
terminal electrode
electrode
circuit board
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10129918A
Other languages
Japanese (ja)
Inventor
Masahiro Ono
正浩 小野
Tsukasa Shiraishi
司 白石
Yoshihiro Bessho
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10129918A priority Critical patent/JPH11330072A/en
Publication of JPH11330072A publication Critical patent/JPH11330072A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To avoid breaking elements, wirings, etc., even when the wire bonding is used and avoid damaging when mounting by providing at least one protective member between a terminal electrode and element and setting so as not to mutually bring into contact the terminal electrode, protective member and element. SOLUTION: This semiconductor device 3 has bump electrodes 4 on terminal electrodes 5 and contains protective members 1 and electrodes 2, the protective member 1 is of the same material or harder than that of the terminal electrode 5, at least one element 2 is at a region directly beneath the terminal electrode 5, at least one protective member 1 is disposed between the terminal electrode 5 and an element 2, the protective member 1, the terminal electrode 5 and the element 2 are not brought into contact mutually, the bump electrode 4 is formed by the wire bonding or plating method, the terminal electrode 5 is mainly made of Al, and the protective member 1 suppresses the shocks at bonding or mounting.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、パッド電極(端子
電極)を素子又は配線の上に有する半導体装置、及びそ
のような半導体装置を用いた実装体に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a pad electrode (terminal electrode) on an element or a wiring, and to a package using such a semiconductor device.

【0002】[0002]

【従来の技術】携帯用電子機器の小型化、高性能化に伴
い、半導体デバイスなどの小型化、高性能化がますます
求められている。そのため端子ピン数が増加し、狭ピッ
チ化あるいはエリア配列にすることが必要となる。しか
し、狭ピッチにも限界があり、素子あるいは配線上にも
パッド電極を設けて実装することが重要となってきてい
る。これが可能な技術としてIBMで開発された半田バ
ンプによる、通称C4(Con-trolled Collaps Chip
Connection)と呼ばれる実装技術がある(『エレクトロ
ニクス実装技術』8月号(1996年)、P78〜P8
3)。
2. Description of the Related Art With miniaturization and high performance of portable electronic devices, miniaturization and high performance of semiconductor devices and the like are increasingly required. Therefore, the number of terminal pins increases, and it is necessary to reduce the pitch or arrange the areas. However, there is a limit to the narrow pitch, and it is becoming important to provide a pad electrode on an element or a wiring for mounting. This technology is known as C4 (Controlled Collaps Chip) using solder bumps developed by IBM.
Connection) (refer to “Electronic Packaging Technology”, August issue (1996), pp. 78 to P8).
3).

【0003】図17はその接続構造の概略断面図であ
る。図17に示すように、ICチップ表面のSiO2
106上に、アルミニウムからなるパッド電極107及
びガラス保護膜105が形成されている。アルミニウム
からなるパッド電極107の表面にはアルミニウムの酸
化膜がついているため、この酸化膜の除去処理を行った
後、真空蒸着によりバリアメタルと称する金属膜が形成
される。具体的には、順にCr層104、Cr−Cu層
103、Cu−Sn金属間化合物層102である。さら
に、この表面に半田バンプ101が形成される。半田バ
ンプ101はPb:Snが95:5の重量割合からなる
ものである。かくして、これを回路基板の端子電極上に
当接してリフローをすれば半田が溶融し接続が完了す
る。
FIG. 17 is a schematic sectional view of the connection structure. As shown in FIG. 17, a pad electrode 107 made of aluminum and a glass protective film 105 are formed on a SiO 2 film 106 on the surface of an IC chip. Since a surface of the pad electrode 107 made of aluminum is provided with an aluminum oxide film, a metal film called a barrier metal is formed by vacuum deposition after performing a process of removing the oxide film. Specifically, a Cr layer 104, a Cr-Cu layer 103, and a Cu-Sn intermetallic compound layer 102 are formed in this order. Further, a solder bump 101 is formed on this surface. The solder bump 101 has a weight ratio of Pb: Sn of 95: 5. Thus, when this is brought into contact with the terminal electrode of the circuit board and reflowed, the solder melts and the connection is completed.

【0004】その他、半田以外にもバリアメタルを形成
した後、Auめっきバンプを形成する構造などもある。
In addition, there is a structure in which a barrier metal is formed in addition to solder, and then an Au plating bump is formed.

【0005】これらの従来技術では、ICチップの能動
素子上にパッド電極を設け、そこに突起電極を形成して
もICチップの能動素子へのダメージがないことが期待
ができる。しかし、これらの技術はいずれもめっきもし
くはそれに付随した処理がなされているため、めっきの
装置、廃液処理、洗浄処理などに関係するコスト高の問
題、あるいは環境問題などが常につきまとっている。ま
た、電解めっきを行う場合には電流を流すための電極を
ますます微細化されてきている回路中にどう確保するか
という問題があり、また、無電解めっきを行う場合には
突起電極の高さを均一に揃えることが非常に難しいので
実装体の信頼性が懸念される。
In these prior arts, even if pad electrodes are provided on the active elements of the IC chip and the protruding electrodes are formed thereon, it can be expected that the active elements of the IC chip will not be damaged. However, since all of these techniques are subjected to plating or treatments associated therewith, there are always problems of high cost related to plating equipment, waste liquid treatment, cleaning treatment, etc., or environmental problems. In addition, when performing electroplating, there is a problem of how to secure an electrode for flowing a current in an increasingly miniaturized circuit. Since it is very difficult to make the uniformity, the reliability of the mounted body is concerned.

【0006】[0006]

【発明が解決しようとする課題】エリア配列での接続に
よる実装は、素子あるいは配線上などにパッド電極(端
子電極)を設け実装することが前提となるため、半導体
装置側に設けられたパッド電極上に突起電極を形成する
際、あるいは実装の際に、加圧が極端に大きい場合に
は、素子や配線が破壊されたり、絶縁層にクラックが生
じ、配線との間に電流リークが発生する危険性がある。
そのため、エリア接続が可能となっている従来技術で
は、めっきバンプを主体とした実装技術となっている。
しかし、めっき技術は、上記のように、必要とされる設
備費が非常に高いこと、また、廃液処理、洗浄などの環
境問題からもコストの高い実装であると言える。また、
めっきの方法にもよるが、電解あるいは無電解めっきな
どの場合には形成された突起電極(バンプ)の安定性に
も問題が残る。
The mounting by connection in the area arrangement is based on the premise that a pad electrode (terminal electrode) is provided and mounted on an element or a wiring. Therefore, the pad electrode provided on the semiconductor device side is mounted. If the pressure is extremely high when forming the protruding electrode on the mounting or mounting, the element or the wiring is broken, the insulating layer is cracked, and the current leaks between the wiring and the wiring. There is a risk.
For this reason, in the prior art in which area connection is possible, a mounting technique mainly using a plated bump is used.
However, it can be said that the plating technique is an expensive mounting technique because of the extremely high required equipment costs and environmental problems such as waste liquid treatment and cleaning, as described above. Also,
Although it depends on the plating method, in the case of electrolytic or electroless plating, the stability of the formed protruding electrodes (bumps) still has a problem.

【0007】また、ワイヤボンディング法を用いた技術
では、ボンディング時の衝撃荷重が素子や配線などにダ
メージを与えることが懸念され確立されていない。
Further, in the technique using the wire bonding method, there is a concern that an impact load at the time of bonding may damage elements, wirings, and the like, and it has not been established.

【0008】そこで、本発明は、低コストなワイヤボン
ディング法を用いても素子や配線などが破壊されず、突
起電極を形成したり実装したりする際にも素子や配線な
どにダメージを与えない半導体装置、及びそのような半
導体装置を用いた実装体を提供することを目的とする。
Therefore, the present invention does not damage elements and wiring even when a low-cost wire bonding method is used, and does not damage elements and wiring when forming or mounting a protruding electrode. It is an object to provide a semiconductor device and a mounted body using such a semiconductor device.

【0009】[0009]

【課題を解決するための手段】発明者らはパッド電極の
下部に保護部材を設けるか、またはパッド電極と素子あ
るいは配線などを一定距離以上離すことにより、ボンデ
ィングあるいは実装荷重による衝撃を緩和し、素子など
を破壊することなく実装できることを見出だして本発明
を完成した。
Means for Solving the Problems The inventors of the present invention provide a protective member below the pad electrode or separate the pad electrode from the element or the wiring by a certain distance or more to reduce the shock due to bonding or mounting load. The present inventors have found that they can be mounted without destroying elements and the like, and have completed the present invention.

【0010】すなわち本発明の半導体装置は、端子電極
と前記端子電極上に必要に応じて形成された突起電極と
保護部材とを有する半導体装置であって、前記半導体装
置中の素子及び/又は配線が前記端子電極の下にあり、
前記端子電極と前記半導体装置中の素子及び/又は配線
との間に前記保護部材を少なくとも1つ以上有すること
を特徴とする。
That is, a semiconductor device according to the present invention is a semiconductor device having a terminal electrode, a protruding electrode formed on the terminal electrode as required, and a protective member, wherein elements and / or wiring in the semiconductor device are provided. Is below the terminal electrode,
At least one protection member is provided between the terminal electrode and an element and / or a wiring in the semiconductor device.

【0011】また、本発明の半導体装置は、端子電極と
前記端子電極上に必要に応じて形成された突起電極とを
有する半導体装置であって、前記半導体装置中の素子及
び/又は配線が前記端子電極の下にあり、前記端子電極
と前記半導体装置中の素子及び/又は配線との間隔を少
なくとも0.5μm以上設けることを特徴とする。更
に、本発明の実装体は、上記半導体装置を、接合層、ワ
イヤ、又はリードを介して実装してなるものである。
A semiconductor device according to the present invention is a semiconductor device having a terminal electrode and a projection electrode formed on the terminal electrode as needed, wherein the element and / or wiring in the semiconductor device is Under the terminal electrode, a distance between the terminal electrode and an element and / or wiring in the semiconductor device is at least 0.5 μm or more. Further, a package according to the present invention is obtained by mounting the above semiconductor device via a bonding layer, a wire, or a lead.

【0012】以上のような構成により、本発明は以下の
効果を奏する。1つは、半導体装置の端子電極の下に保
護部材を設けることにより、又は、端子電極と半導体装
置中の素子及び/又は配線との間隔を所定以上設けるこ
とにより、ボンディング時の衝撃を緩和することがで
き、それより下に存在する素子や配線などにダメージを
与えなくすることができる。2つめに、洗浄工程を必要
とせず、環境にも優しい低コストなワイヤボンディング
法を用いて能動素子や配線などの上にある端子電極にボ
ンディングできる。3つめに素子やチップ内層配線など
の上にある端子電極にボンディング可能になることか
ら、半導体装置を従来より小さくすることができる。ま
た、構造的にも、配線をわざわざ周辺にひきだす必要が
なくなることから、低コスト化でより高性能なものが得
られる。4つめに半田以外のめっきの突起電極を用いた
実装形態であっても、素子又は配線上に設けた端子電極
での実装が可能になる。
With the above configuration, the present invention has the following effects. One is to provide a protective member below the terminal electrode of the semiconductor device, or to provide a predetermined distance or more between the terminal electrode and an element and / or wiring in the semiconductor device to reduce the shock at the time of bonding. This can prevent damage to elements, wirings, and the like existing thereunder. Secondly, it is possible to bond to a terminal electrode on an active element, a wiring, or the like by using a low-cost wire bonding method that does not require a cleaning process and is environmentally friendly. Third, since the semiconductor device can be bonded to a terminal electrode provided on an element, a chip internal wiring, or the like, the semiconductor device can be made smaller than before. Further, also in terms of structure, since it is not necessary to draw the wiring around the periphery, it is possible to obtain a high-performance device at low cost. Fourth, even in a mounting mode using a bump electrode of plating other than solder, mounting with terminal electrodes provided on the element or wiring becomes possible.

【0013】上記において、突起電極は、ワイヤボンデ
ィング法を用いて形成され、Au、Al、Pd、Pb、
Sn、Cu、In、Bi、Ti、Niもしくはこれらの
合金の少なくとも1つを含むものとすることができる。
または、めっき法を用いて形成され、Au、Al、P
d、Cu、Ni、Ti、Cr、Agもしくはこれらの合
金の少なくとも1つを含むものとすることができる。ま
たは、印刷法を用いて形成され、Ag、Pd、Pt、C
u、Ni、Pb、Sn、Biもしくはこれらの合金の少
なくとも1つを含むものとすることができる。
In the above, the protruding electrodes are formed by using a wire bonding method, and Au, Al, Pd, Pb,
It may contain at least one of Sn, Cu, In, Bi, Ti, Ni or an alloy thereof.
Alternatively, Au, Al, P formed using a plating method
It may include at least one of d, Cu, Ni, Ti, Cr, Ag or an alloy thereof. Alternatively, Ag, Pd, Pt, C formed using a printing method
u, Ni, Pb, Sn, Bi, or at least one of these alloys.

【0014】また、上記において、接合層は、導電性接
着剤、異方導電性接着剤、異方性導電膜、及び半田の少
なくとも1つを用いて形成することができる。
In the above, the bonding layer can be formed using at least one of a conductive adhesive, an anisotropic conductive adhesive, an anisotropic conductive film, and solder.

【0015】また、上記において、保護部材は、前記半
導体装置の端子電極と同じ材料かそれより硬い材料であ
るのが好ましい。ボンディングや実装時の衝撃がより一
層緩和されるからである。
In the above, it is preferable that the protection member is made of the same material as or a material harder than the terminal electrode of the semiconductor device. This is because the shock at the time of bonding or mounting is further reduced.

【0016】また、上記構成おいて、ワイヤ又はリード
は、Au、Al、Pd、Pb、Sn、Cu、In、B
i、Ti、Niもしくはこれらの合金の少なくとも1つ
を用いて形成することができる。
In the above structure, the wires or leads are made of Au, Al, Pd, Pb, Sn, Cu, In, B
It can be formed using at least one of i, Ti, Ni or an alloy thereof.

【0017】[0017]

【発明の実施の形態】以下に、本発明の実施の形態を図
面を用いて説明する。但し、本発明は以下に具体的に示
す実施の形態に限定されるものではない。
Embodiments of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the embodiments specifically described below.

【0018】(実施の形態1)図1は、本発明の第1の
実施の形態にかかる半導体装置の概略断面図である。
FIG. 1 is a schematic sectional view of a semiconductor device according to a first embodiment of the present invention.

【0019】図示したように、本実施の形態の半導体装
置3は、端子電極5上に突起電極4が形成されており、
半導体装置中の素子2は端子電極5の下にあり、端子電
極5と半導体装置中の素子2との間に保護部材1を有し
ている。
As shown in the figure, in the semiconductor device 3 of the present embodiment, a protruding electrode 4 is formed on a terminal electrode 5,
The element 2 in the semiconductor device is below the terminal electrode 5 and has a protective member 1 between the terminal electrode 5 and the element 2 in the semiconductor device.

【0020】突起電極4はワイヤボンディング法もしく
はめっき法(めっきの場合、材料は半田以外)を用いて
形成され、図1では2段突起型の形状をしているが、1
段突起でも差し支えない。突起電極4は、例えばAuで
形成されており、半田ワイヤでの突起電極も可能であ
る。
The protruding electrode 4 is formed by a wire bonding method or a plating method (in the case of plating, the material is other than solder). In FIG.
Step projections are acceptable. The protruding electrode 4 is formed of, for example, Au, and a protruding electrode using a solder wire is also possible.

【0021】端子電極5は主にアルミニウムで構成され
ており、保護部材1はボンディングや実装時の衝撃を抑
制するため、例えばTiやWなどの端子電極5よりかた
い材料を用いるのが望ましい。また保護部材1は、半導
体装置内の配線と同様、拡散工程時に配線形成と全く同
様の方法で形成することができる。また、素子とは例え
ばトランジスタなどの能動素子や抵抗などの受動素子の
ことをいう。
The terminal electrode 5 is mainly made of aluminum, and the protective member 1 is preferably made of a material harder than the terminal electrode 5 such as Ti or W in order to suppress an impact at the time of bonding or mounting. The protection member 1 can be formed in the same manner as the formation of the wiring at the time of the diffusion step, similarly to the wiring in the semiconductor device. An element refers to, for example, an active element such as a transistor or a passive element such as a resistor.

【0022】図2は、図1に示した半導体装置3が、入
出力端子電極8を有する回路基板10に、接合層9であ
る導電性接着剤を介して実装された実装体の断面図であ
る。
FIG. 2 is a sectional view of a mounted body in which the semiconductor device 3 shown in FIG. 1 is mounted on a circuit board 10 having input / output terminal electrodes 8 via a conductive adhesive as a bonding layer 9. is there.

【0023】接合層9としては、導電性接着剤に限ら
ず、半田、異方導電性接着剤、異方性導電膜を用いても
よい。導電性接着剤、異方導電性接着剤に含まれる導電
性フィラーはAg、Cu、Niなどの導電性をもつフィ
ラーなら問題ない。また、異方性導電膜の場合は導電性
粒子として、例えばNi粒子、あるいは樹脂ボールにN
iをコーティングしたものを用いることができる。導電
性接着剤及び異方導電性接着剤を用いた場合は半導体装
置と回路基板の間隙が樹脂封止されていることが望まし
い。ただし、樹脂による封止は少なくとも接合部の周り
を囲むように封止されていればよい。この樹脂封止によ
り接合部の信頼性がさらに向上する。樹脂にはエポキシ
樹脂をベースとし、フェノール樹脂または酸無水物を硬
化剤としたものを用いることができる。
The bonding layer 9 is not limited to a conductive adhesive, but may be a solder, an anisotropic conductive adhesive, or an anisotropic conductive film. The conductive filler contained in the conductive adhesive and the anisotropic conductive adhesive is not problematic as long as it is a conductive filler such as Ag, Cu, and Ni. In the case of an anisotropic conductive film, for example, Ni particles or N
Those coated with i can be used. When the conductive adhesive and the anisotropic conductive adhesive are used, it is desirable that the gap between the semiconductor device and the circuit board is sealed with a resin. However, the resin may be sealed so as to surround at least the periphery of the joint. This resin sealing further improves the reliability of the joint. As the resin, an epoxy resin-based resin and a phenol resin or an acid anhydride as a curing agent can be used.

【0024】(実施の形態2)図3は、本発明の第2の
実施の形態にかかる半導体装置の概略断面図である。
(Second Embodiment) FIG. 3 is a schematic sectional view of a semiconductor device according to a second embodiment of the present invention.

【0025】図示したように、本実施の形態の半導体装
置3は、端子電極5上に突起電極4が形成されており、
半導体装置中の配線6は端子電極5の下にあり、端子電
極5と半導体装置中の配線6との間に保護部材1を有し
ている。
As shown in the figure, in the semiconductor device 3 of the present embodiment, a protruding electrode 4 is formed on a terminal electrode 5,
The wiring 6 in the semiconductor device is below the terminal electrode 5 and has the protection member 1 between the terminal electrode 5 and the wiring 6 in the semiconductor device.

【0026】突起電極4はワイヤボンディング法もしく
はめっき法(めっきの場合、材料は半田以外)を用いて
形成され、図3では2段突起型の形状をしているが、1
段突起でも差し支えない。突起電極4は、例えばAuで
形成されており、半田ワイヤでの突起電極も可能であ
る。
The protruding electrode 4 is formed by using a wire bonding method or a plating method (in the case of plating, the material is other than solder). In FIG.
Step projections are acceptable. The protruding electrode 4 is formed of, for example, Au, and a protruding electrode using a solder wire is also possible.

【0027】端子電極5は主にアルミニウムで構成され
ており、保護部材1はボンディングや実装時の衝撃を抑
制するため、例えばTiやWなどの端子電極5よりかた
い材料を用いるのが望ましい。また保護部材1は、半導
体装置内の配線と同様、拡散工程時に配線形成と全く同
様の方法で形成することができる。配線6には例えばア
ルミニウムを用いることができる。
The terminal electrode 5 is mainly made of aluminum, and the protective member 1 is desirably made of a material harder than the terminal electrode 5, such as Ti or W, in order to suppress an impact during bonding or mounting. The protection member 1 can be formed in the same manner as the formation of the wiring at the time of the diffusion step, similarly to the wiring in the semiconductor device. For example, aluminum can be used for the wiring 6.

【0028】図4は、図3に示した半導体装置3が、入
出力端子電極8を有する回路基板10に、接合層9であ
る導電性接着剤を介して実装された実装体の断面図であ
る。
FIG. 4 is a sectional view of a mounted body in which the semiconductor device 3 shown in FIG. 3 is mounted on a circuit board 10 having input / output terminal electrodes 8 via a conductive adhesive as a bonding layer 9. is there.

【0029】接合層9としては、導電性接着剤に限ら
ず、半田、異方導電性接着剤、異方性導電膜を用いても
よい。導電性接着剤、異方導電性接着剤に含まれる導電
性フィラーはAg、Cu、Niなどの導電性をもつフィ
ラーなら問題ない。また、異方性導電膜の場合は導電性
粒子として、例えばNi粒子、あるいは樹脂ボールにN
iをコーティングしたものを用いることができる。導電
性接着剤及び異方導電性接着剤を用いた場合は半導体装
置と回路基板の間隙が樹脂封止されていることが望まし
い。ただし、樹脂による封止は少なくとも接合部の周り
を囲むように封止されていればよい。この樹脂封止によ
り接合部の信頼性がさらに向上する。樹脂にはエポキシ
樹脂をベースとし、フェノール樹脂または酸無水物を硬
化剤としたものを用いることができる。
The bonding layer 9 is not limited to a conductive adhesive, but may be a solder, an anisotropic conductive adhesive, or an anisotropic conductive film. The conductive filler contained in the conductive adhesive and the anisotropic conductive adhesive is not problematic as long as it is a conductive filler such as Ag, Cu, and Ni. In the case of an anisotropic conductive film, for example, Ni particles or N
Those coated with i can be used. When the conductive adhesive and the anisotropic conductive adhesive are used, it is desirable that the gap between the semiconductor device and the circuit board is sealed with a resin. However, the resin may be sealed so as to surround at least the periphery of the joint. This resin sealing further improves the reliability of the joint. As the resin, an epoxy resin-based resin and a phenol resin or an acid anhydride as a curing agent can be used.

【0030】(実施の形態3)図5は、本発明の第3の
実施の形態にかかる半導体装置の概略断面図である。
FIG. 5 is a schematic sectional view of a semiconductor device according to a third embodiment of the present invention.

【0031】図示したように、本実施の形態の半導体装
置23は、端子電極25上に突起電極24が形成されて
おり、端子電極25の下に半導体装置中の素子22が存
在し、端子電極25と半導体装置中の素子22との距離
Dが少なくとも0.5μm以上離れている。
As shown in the figure, in the semiconductor device 23 of the present embodiment, the protruding electrode 24 is formed on the terminal electrode 25, and the element 22 in the semiconductor device exists below the terminal electrode 25. The distance D between the semiconductor device 25 and the element 22 in the semiconductor device is at least 0.5 μm or more.

【0032】素子22と端子電極25とを0.5μm以
上離すことにより、ボンディングあるいは実装荷重によ
る衝撃の伝播を弱め、素子の特性劣化を防ぐことができ
る。
By separating the element 22 from the terminal electrode 25 by 0.5 μm or more, the propagation of an impact due to bonding or mounting load can be reduced, and the characteristic deterioration of the element can be prevented.

【0033】突起電極24はワイヤボンディング法もし
くはめっき法(めっきの場合、材料は半田以外)を用い
て形成され、図5では2段突起型の形状をしているが、
1段突起でも差し支えない。突起電極24は、例えばA
uで形成されており、半田ワイヤでの突起電極も可能で
ある。
The protruding electrode 24 is formed by using a wire bonding method or a plating method (in the case of plating, the material is other than solder).
One-step projection is acceptable. The protruding electrode 24 is, for example, A
u, and a protruding electrode using a solder wire is also possible.

【0034】端子電極25は主にアルミニウムで構成さ
れている。また、素子とは例えばトランジスタなどの能
動素子や抵抗などの受動素子のことをいう。
The terminal electrode 25 is mainly made of aluminum. An element refers to, for example, an active element such as a transistor or a passive element such as a resistor.

【0035】図6は、図5に示した半導体装置23が、
入出力端子電極28を有する回路基板20に、接合層2
9である導電性接着剤を介して実装された実装体の断面
図である。
FIG. 6 shows that the semiconductor device 23 shown in FIG.
The bonding layer 2 is provided on the circuit board 20 having the input / output terminal electrodes 28.
9 is a cross-sectional view of a mounting body mounted via a conductive adhesive No. 9; FIG.

【0036】接合層29としては、導電性接着剤に限ら
ず、半田、異方導電性接着剤、異方性導電膜を用いても
よい。導電性接着剤、異方導電性接着剤に含まれる導電
性フィラーはAg、Cu、Niなどの導電性をもつフィ
ラーなら問題ない。また、異方性導電膜の場合は導電性
粒子として、例えばNi粒子、あるいは樹脂ボールにN
iをコーティングしたものを用いることができる。導電
性接着剤及び異方導電性接着剤を用いた場合は半導体装
置と回路基板の間隙が樹脂封止されていることが望まし
い。ただし、樹脂による封止は少なくとも接合部の周り
を囲むように封止されていればよい。この樹脂封止によ
り接合部の信頼性がさらに向上する。樹脂にはエポキシ
樹脂をベースとし、フェノール樹脂または酸無水物を硬
化剤としたものを用いることができる。
The bonding layer 29 is not limited to a conductive adhesive, but may be a solder, an anisotropic conductive adhesive, or an anisotropic conductive film. The conductive filler contained in the conductive adhesive and the anisotropic conductive adhesive is not problematic as long as it is a conductive filler such as Ag, Cu, and Ni. In the case of an anisotropic conductive film, for example, Ni particles or N
Those coated with i can be used. When the conductive adhesive and the anisotropic conductive adhesive are used, it is desirable that the gap between the semiconductor device and the circuit board is sealed with a resin. However, the resin may be sealed so as to surround at least the periphery of the joint. This resin sealing further improves the reliability of the joint. As the resin, an epoxy resin-based resin and a phenol resin or an acid anhydride as a curing agent can be used.

【0037】(実施の形態4)図7は、本発明の第4の
実施の形態にかかる半導体装置の概略断面図である。
FIG. 7 is a schematic sectional view of a semiconductor device according to a fourth embodiment of the present invention.

【0038】図示したように、本実施の形態の半導体装
置23は、端子電極25上に突起電極24が形成されて
おり、端子電極25の下に半導体装置中の配線26が存
在し、端子電極25と半導体装置中の配線22との距離
Dが少なくとも0.5μm以上離れている。
As shown in the figure, in the semiconductor device 23 of the present embodiment, a protruding electrode 24 is formed on a terminal electrode 25, and a wiring 26 in the semiconductor device exists below the terminal electrode 25. The distance D between the wiring 25 and the wiring 22 in the semiconductor device is at least 0.5 μm or more.

【0039】配線26と端子電極25とを0.5μm以
上離すことにより、ボンディングあるいは実装荷重によ
る衝撃の伝播を弱め、配線の特性劣化を防ぐことができ
る。
By separating the wiring 26 and the terminal electrode 25 by 0.5 μm or more, propagation of an impact due to bonding or mounting load can be reduced, and deterioration of wiring characteristics can be prevented.

【0040】突起電極24はワイヤボンディング法もし
くはめっき法(めっきの場合、材料は半田以外)を用い
て形成され、図7では2段突起型の形状をしているが、
1段突起でも差し支えない。突起電極24は、例えばA
uで形成されており、半田ワイヤでの突起電極も可能で
ある。
The protruding electrode 24 is formed by using a wire bonding method or a plating method (in the case of plating, the material is not solder).
One-step projection is acceptable. The protruding electrode 24 is, for example, A
u, and a protruding electrode using a solder wire is also possible.

【0041】端子電極25は主にアルミニウムで構成さ
れている。また、配線26には主にアルミニウムを用い
ることができる。
The terminal electrode 25 is mainly made of aluminum. Aluminum can be mainly used for the wiring 26.

【0042】図8は、図7に示した半導体装置23が、
入出力端子電極28を有する回路基板20に、接合層2
9である導電性接着剤を介して実装された実装体の断面
図である。
FIG. 8 shows that the semiconductor device 23 shown in FIG.
The bonding layer 2 is provided on the circuit board 20 having the input / output terminal electrodes 28.
9 is a cross-sectional view of a mounting body mounted via a conductive adhesive No. 9; FIG.

【0043】接合層29としては、導電性接着剤に限ら
ず、半田、異方導電性接着剤、異方性導電膜を用いても
よい。導電性接着剤、異方導電性接着剤に含まれる導電
性フィラーはAg、Cu、Niなどの導電性をもつフィ
ラーなら問題ない。また、異方性導電膜の場合は導電性
粒子として、例えばNi粒子、あるいは樹脂ボールにN
iをコーティングしたものを用いることができる。導電
性接着剤及び異方導電性接着剤を用いた場合は半導体装
置と回路基板の間隙が樹脂封止されていることが望まし
い。ただし、樹脂による封止は少なくとも接合部の周り
を囲むように封止されていればよい。この樹脂封止によ
り接合部の信頼性がさらに向上する。樹脂にはエポキシ
樹脂をベースとし、フェノール樹脂または酸無水物を硬
化剤としたものを用いることができる。
The bonding layer 29 is not limited to the conductive adhesive, but may be a solder, an anisotropic conductive adhesive, or an anisotropic conductive film. The conductive filler contained in the conductive adhesive and the anisotropic conductive adhesive is not problematic as long as it is a conductive filler such as Ag, Cu, and Ni. In the case of an anisotropic conductive film, for example, Ni particles or N
Those coated with i can be used. When the conductive adhesive and the anisotropic conductive adhesive are used, it is desirable that the gap between the semiconductor device and the circuit board is sealed with a resin. However, the resin may be sealed so as to surround at least the periphery of the joint. This resin sealing further improves the reliability of the joint. As the resin, an epoxy resin-based resin and a phenol resin or an acid anhydride as a curing agent can be used.

【0044】(実施の形態5)図9は本発明の第5の実
施の形態にかかる実装体の断面図である。
(Embodiment 5) FIG. 9 is a sectional view of a package according to a fifth embodiment of the present invention.

【0045】図示したように、本実施の形態の実装体
は、端子電極35と保護部材31を有する半導体装置3
3と、入出力端子電極38を有する回路基板30と、ワ
イヤ39とからなり、半導体装置33中の素子32は端
子電極35の下にあり、端子電極35と半導体装置33
中の素子32との間に保護部材31を有し、半導体装置
33の端子電極35と回路基板30の入出力端子電極3
8とがワイヤ39により接合されている。
As shown in the figure, the package according to the present embodiment is a semiconductor device 3 having a terminal electrode 35 and a protective member 31.
3, a circuit board 30 having an input / output terminal electrode 38, and a wire 39. The element 32 in the semiconductor device 33 is below the terminal electrode 35, and the terminal electrode 35 and the semiconductor device 33
A protection member 31 is provided between the semiconductor device 33 and the input / output terminal electrode 3 of the circuit board 30.
8 are joined by a wire 39.

【0046】ワイヤ39には例えばAuを用いることが
でき、半田ワイヤも可能である。また、端子電極35は
主にアルミニウムで構成されている。保護部材31は、
ボンディング時の衝撃を抑制するため、例えばTiやW
などの端子電極35よりかたい材料を用いるのが望まし
い。また、保護部材31は、半導体装置内の配線と同
様、拡散工程時に配線形成と全く同様の方法で形成する
ことができる。また、素子とは、例えばトランジスタな
どの能動素子や抵抗などの受動素子のことをいう。
For example, Au can be used as the wire 39, and a solder wire is also possible. The terminal electrode 35 is mainly made of aluminum. The protection member 31
In order to suppress the impact during bonding, for example, Ti or W
It is desirable to use a material harder than the terminal electrode 35 such as. The protection member 31 can be formed in the same manner as the formation of the wiring at the time of the diffusion step, similarly to the wiring in the semiconductor device. An element refers to, for example, an active element such as a transistor or a passive element such as a resistor.

【0047】(実施の形態6)図10は本発明の第6の
実施の形態にかかる実装体の断面図である。
(Embodiment 6) FIG. 10 is a sectional view of a package according to a sixth embodiment of the present invention.

【0048】図示したように、本実施の形態の実装体
は、端子電極35と保護部材31を有する半導体装置3
3と、入出力端子電極38を有する回路基板30と、ワ
イヤ39とからなり、半導体装置33中の配線36は端
子電極35の下にあり、端子電極35と半導体装置35
中の配線36との間に保護部材31を有し、半導体装置
33の端子電極35と回路基板30の入出力端子電極3
8とがワイヤ39により接合されている。
As shown in the figure, the semiconductor device 3 having the terminal electrodes 35 and the
3, a circuit board 30 having an input / output terminal electrode 38, and a wire 39. The wiring 36 in the semiconductor device 33 is below the terminal electrode 35, and the terminal electrode 35 and the semiconductor device 35
A terminal member 35 of the semiconductor device 33 and an input / output terminal electrode 3 of the circuit board 30;
8 are joined by a wire 39.

【0049】ワイヤ39には例えばAuを用いることが
でき、半田ワイヤも可能である。また、端子電極35は
主にアルミニウムで構成されている。保護部材31は、
ボンディング時の衝撃を抑制するため、例えばTiやW
などの端子電極35よりかたい材料を用いるのが望まし
い。また、保護部材31は、半導体装置内の配線と同
様、拡散工程時に配線形成と全く同様の方法で形成する
ことができる。また、配線には例えばアルミニウムを用
いることができる。
For example, Au can be used as the wire 39, and a solder wire can also be used. The terminal electrode 35 is mainly made of aluminum. The protection member 31
In order to suppress the impact during bonding, for example, Ti or W
It is desirable to use a material harder than the terminal electrode 35 such as. The protection member 31 can be formed in the same manner as the formation of the wiring at the time of the diffusion step, similarly to the wiring in the semiconductor device. Further, for example, aluminum can be used for the wiring.

【0050】(実施の形態7)図11は本発明の第7の
実施の形態にかかる実装体の断面図である。
(Embodiment 7) FIG. 11 is a sectional view of a package according to a seventh embodiment of the present invention.

【0051】図示したように、本実施の形態の実装体
は、端子電極45を有する半導体装置43と、入出力端
子電極48を有する回路基板40と、ワイヤ49とから
なり、半導体装置43中の素子42は、端子電極45の
下にあり、端子電極45と半導体装置43中の素子42
との距離Dが少なくとも0.5μm以上離れており、半
導体装置43の端子電極45と回路基板40の入出力端
子電極48とがワイヤ49により接合されている。
As shown, the package of this embodiment comprises a semiconductor device 43 having terminal electrodes 45, a circuit board 40 having input / output terminal electrodes 48, and wires 49. The element 42 is located below the terminal electrode 45, and the terminal electrode 45 and the element 42 in the semiconductor device 43.
Is at least 0.5 μm or more, and the terminal electrode 45 of the semiconductor device 43 and the input / output terminal electrode 48 of the circuit board 40 are joined by a wire 49.

【0052】素子42と端子電極45とを0.5μm以
上離すことにより、ボンディング衝撃の伝播を弱め、素
子の特性劣化を防ぐことができる。
By separating the element 42 from the terminal electrode 45 by 0.5 μm or more, the propagation of the bonding shock can be reduced, and the characteristic deterioration of the element can be prevented.

【0053】ワイヤ49には、例えばAuを用いること
ができ、半田ワイヤも可能である。端子電極45は主に
アルミニウムで構成されている。また、素子とは、例え
ばトランジスタなどの能動素子や抵抗などの受動素子の
ことをいう。
As the wire 49, for example, Au can be used, and a solder wire is also possible. The terminal electrode 45 is mainly made of aluminum. An element refers to, for example, an active element such as a transistor or a passive element such as a resistor.

【0054】(実施の形態8)図12は本発明の第8の
実施の形態にかかる実装体の断面図である。
(Eighth Embodiment) FIG. 12 is a sectional view of a package according to an eighth embodiment of the present invention.

【0055】図示したように、本実施の形態の実装体
は、端子電極45を有する半導体装置43と、入出力端
子電極48を有する回路基板40と、ワイヤ49とから
なり、半導体装置43中の配線46は、端子電極45の
下にあり、端子電極45と半導体装置43中の配線46
との距離Dが少なくとも0.5μm以上離れており、半
導体装置43の端子電極45と回路基板40の入出力端
子電極48とがワイヤ49により接合されている。
As shown, the package of this embodiment comprises a semiconductor device 43 having terminal electrodes 45, a circuit board 40 having input / output terminal electrodes 48, and wires 49. The wiring 46 is located under the terminal electrode 45, and is connected to the terminal electrode 45 and the wiring 46 in the semiconductor device 43.
Is at least 0.5 μm or more, and the terminal electrode 45 of the semiconductor device 43 and the input / output terminal electrode 48 of the circuit board 40 are joined by a wire 49.

【0056】配線46と端子電極45とを0.5μm以
上離すことにより、ボンディング衝撃の伝播を弱め、配
線の特性劣化を防ぐことができる。
By separating the wiring 46 from the terminal electrode 45 by 0.5 μm or more, the propagation of the bonding shock can be weakened and the deterioration of the wiring characteristics can be prevented.

【0057】ワイヤ49には、例えばAuを用いること
ができ、半田ワイヤも可能である。端子電極45は主に
アルミニウムで構成されている。また、配線46には、
例えばアルミニウムを用いることができる。
As the wire 49, for example, Au can be used, and a solder wire is also possible. The terminal electrode 45 is mainly made of aluminum. In addition, the wiring 46 includes
For example, aluminum can be used.

【0058】(実施の形態9)図13は本発明の第9の
実施の形態にかかる実装体(TAB:Tape Automated Bond
ing)の断面図である。
(Embodiment 9) FIG. 13 shows a mounting body (TAB: Tape Automated Bond) according to a ninth embodiment of the present invention.
ing). FIG.

【0059】図示したように、本実施の形態の実装体
は、端子電極55と端子電極55上に形成された突起電
極54と保護部材51とを有する半導体装置53と、入
出力端子電極58を有する回路基板50と、リード59
とからなる実装体であって、半導体装置53中の素子5
2は端子電極55の下にあり、端子電極55と半導体装
置53中の素子52との間に保護部材51を有し、半導
体装置53の突起電極54と回路基板50の入出力端子
電極58とがリード59により接合されている。なお、
57は接着剤である。
As shown in the figure, the package according to the present embodiment comprises a semiconductor device 53 having a terminal electrode 55, a protruding electrode 54 formed on the terminal electrode 55 and a protective member 51, and an input / output terminal electrode 58. Circuit board 50 having leads 59
And the element 5 in the semiconductor device 53.
2 has a protective member 51 between the terminal electrode 55 and the element 52 in the semiconductor device 53, and has a protruding electrode 54 of the semiconductor device 53 and an input / output terminal electrode 58 of the circuit board 50. Are joined by the lead 59. In addition,
57 is an adhesive.

【0060】突起電極54には、例えばAuを用いるこ
とができ、ワイヤボンディング法、めっき法いずれでも
形成が可能である。リード59には例えば銅箔を用いる
ことができ、Auの突起電極54とは熱圧着される。端
子電極55は主にアルミニウムで構成されている。保護
部材51は熱圧着時の衝撃を抑制するため、例えばTi
やWなどの端子電極55よりかたい材料を用いるのが望
ましい。また保護部材51は半導体装置内の配線と同
様、拡散工程時に配線形成と全く同様の方法で形成する
ことができる。また、素子とは例えばトランジスタなど
の能動素子や抵抗などの受動素子のことをいう。
For example, Au can be used for the protruding electrode 54, and it can be formed by either a wire bonding method or a plating method. For example, a copper foil can be used for the lead 59, and the lead 59 is thermocompression-bonded to the Au projecting electrode 54. The terminal electrode 55 is mainly made of aluminum. The protective member 51 is made of, for example, Ti
It is desirable to use a material harder than the terminal electrode 55 such as W or W. Further, the protection member 51 can be formed in the same manner as the formation of the wiring in the diffusion step, similarly to the wiring in the semiconductor device. An element refers to, for example, an active element such as a transistor or a passive element such as a resistor.

【0061】(実施の形態10)図14は本発明の第1
0の実施の形態にかかる実装体(TAB:Tape AutomatedB
onding)の断面図である。
(Embodiment 10) FIG. 14 shows a first embodiment of the present invention.
0 (TAB: Tape AutomatedB)
FIG.

【0062】図示したように、本実施の形態の実装体
は、端子電極55と端子電極55上に形成された突起電
極54と保護部材51とを有する半導体装置53と、入
出力端子電極58を有する回路基板50と、リード59
とからなる実装体であって、半導体装置53中の配線5
6は端子電極55の下にあり、端子電極55と半導体装
置53中の配線56との間に保護部材51を有し、半導
体装置53の突起電極54と回路基板50の入出力端子
電極58とがリード59により接合されている。なお、
57は接着剤である。
As shown in the figure, the package according to the present embodiment comprises a semiconductor device 53 having a terminal electrode 55, a protruding electrode 54 formed on the terminal electrode 55 and a protective member 51, and an input / output terminal electrode 58. Circuit board 50 having leads 59
And a wiring 5 in the semiconductor device 53.
Reference numeral 6 is below the terminal electrode 55, has a protective member 51 between the terminal electrode 55 and the wiring 56 in the semiconductor device 53, and has a protrusion electrode 54 of the semiconductor device 53 and an input / output terminal electrode 58 of the circuit board 50. Are joined by the lead 59. In addition,
57 is an adhesive.

【0063】突起電極54には、例えばAuを用いるこ
とができ、ワイヤボンディング法、めっき法いずれでも
形成が可能である。リード59には例えば銅箔を用いる
ことができ、Auの突起電極54とは熱圧着される。端
子電極55は主にアルミニウムで構成されている。保護
部材51は熱圧着時の衝撃を抑制するため、例えばTi
やWなどの端子電極55よりかたい材料を用いるのが望
ましい。また保護部材51は半導体装置内の配線と同
様、拡散工程時に配線形成と全く同様の方法で形成する
ことができる。また、配線には例えばアルミニウムを用
いることができる。
For example, Au can be used for the protruding electrode 54, and it can be formed by either a wire bonding method or a plating method. For example, a copper foil can be used for the lead 59, and the lead 59 is thermocompression-bonded to the Au projecting electrode 54. The terminal electrode 55 is mainly made of aluminum. The protective member 51 is made of, for example, Ti
It is desirable to use a material harder than the terminal electrode 55 such as W or W. Further, the protection member 51 can be formed in the same manner as the formation of the wiring in the diffusion step, similarly to the wiring in the semiconductor device. Further, for example, aluminum can be used for the wiring.

【0064】(実施の形態11)図15は本発明の第1
1の実施の形態にかかる実装体(TAB:Tape AutomatedB
onding)の断面図である。
(Embodiment 11) FIG. 15 shows a first embodiment of the present invention.
The package according to the first embodiment (TAB: Tape AutomatedB)
FIG.

【0065】図示したように、本実施の形態の実装体
は、端子電極65を有する半導体装置63と、入出力端
子電極68を有する回路基板60と、リード69とから
なる実装体であって、半導体装置63中の素子62は端
子電極65の下にあり、端子電極65と半導体装置63
中の素子62との距離Dが少なくとも0.5μm以上離
れており、半導体装置63の端子電極65上に形成され
た突起電極64と回路基板60の入出力端子電極68と
がリード69により接合されている。なお、67は接着
剤である。
As shown in the figure, the mounting body of the present embodiment is a mounting body including a semiconductor device 63 having terminal electrodes 65, a circuit board 60 having input / output terminal electrodes 68, and leads 69. The element 62 in the semiconductor device 63 is below the terminal electrode 65, and the terminal electrode 65 and the semiconductor device 63
The distance D from the inner element 62 is at least 0.5 μm or more, and the protruding electrode 64 formed on the terminal electrode 65 of the semiconductor device 63 and the input / output terminal electrode 68 of the circuit board 60 are joined by the lead 69. ing. In addition, 67 is an adhesive.

【0066】素子62と端子電極65を0.5μm以上
離すことにより、熱圧着時の衝撃の伝播を弱め、素子の
特性劣化を防ぐことができる。
By separating the element 62 and the terminal electrode 65 by 0.5 μm or more, the propagation of the shock at the time of thermocompression bonding can be reduced, and the characteristic deterioration of the element can be prevented.

【0067】突起電極64には、例えばAuを用いるこ
とができ、ワイヤボンディング法、めっき法いずれでも
形成が可能である。リード69には例えば銅箔を用いる
ことができ、Auの突起電極64とは熱圧着される。端
子電極65は主にアルミニウムで構成されている。ま
た、素子とは、例えばトランジスタなどの能動素子や抵
抗などの受動素子のことをいう。
For example, Au can be used for the protruding electrode 64, and it can be formed by either a wire bonding method or a plating method. For example, a copper foil can be used for the lead 69, and the lead 69 is thermocompression-bonded to the bump electrode 64 of Au. The terminal electrode 65 is mainly made of aluminum. An element refers to, for example, an active element such as a transistor or a passive element such as a resistor.

【0068】(実施の形態12)図16は本発明の第1
2の実施の形態にかかる実装体(TAB:Tape AutomatedB
onding)の断面図である。
(Embodiment 12) FIG. 16 shows a first embodiment of the present invention.
The package according to the second embodiment (TAB: Tape AutomatedB)
FIG.

【0069】図示したように、本実施の形態の実装体
は、端子電極65を有する半導体装置63と、入出力端
子電極68を有する回路基板60と、リード69とから
なる実装体であって、半導体装置63中の配線66は端
子電極65の下にあり、端子電極65と半導体装置63
中の配線66との距離Dが少なくとも0.5μm以上離
れており、半導体装置63の端子電極65上に形成され
た突起電極64と回路基板60の入出力端子電極68と
がリード69により接合されている。なお、67は接着
剤である。
As shown in the figure, the mounting body of the present embodiment is a mounting body including a semiconductor device 63 having terminal electrodes 65, a circuit board 60 having input / output terminal electrodes 68, and leads 69. The wiring 66 in the semiconductor device 63 is below the terminal electrode 65, and the terminal electrode 65 and the semiconductor device 63
The distance D from the inner wiring 66 is at least 0.5 μm or more, and the protruding electrode 64 formed on the terminal electrode 65 of the semiconductor device 63 and the input / output terminal electrode 68 of the circuit board 60 are joined by the lead 69. ing. In addition, 67 is an adhesive.

【0070】配線66と端子電極65を0.5μm以上
離すことにより、熱圧着時の衝撃の伝播を弱め、配線の
特性劣化を防ぐことができる。
By separating the wiring 66 and the terminal electrode 65 by 0.5 μm or more, the propagation of the shock at the time of thermocompression bonding can be weakened, and the deterioration of the characteristics of the wiring can be prevented.

【0071】突起電極64には、例えばAuを用いるこ
とができ、ワイヤボンディング法、めっき法いずれでも
形成が可能である。リード69には例えば銅箔を用いる
ことができ、Auの突起電極64とは熱圧着される。端
子電極65は主にアルミニウムで構成されている。ま
た、配線には例えばアルミニウムを用いることができ
る。
For example, Au can be used for the protruding electrode 64, and it can be formed by either a wire bonding method or a plating method. For example, a copper foil can be used for the lead 69, and the lead 69 is thermocompression-bonded to the bump electrode 64 of Au. The terminal electrode 65 is mainly made of aluminum. Further, for example, aluminum can be used for the wiring.

【0072】[0072]

【発明の効果】以上の説明から明らかなように、本発明
により、従来では確立されていなかった、端子電極の下
に素子又は配線などが存在するような半導体装置を、ワ
イヤボンディングにより実装するに際して、またはワイ
ヤボンディング法によって形成された突起電極を用いて
実装するに際して、またはその他の加圧を必要とする実
装をするに際して、素子や配線にダメージを与えること
なく、しかも低コストで実装することができる。
As is apparent from the above description, according to the present invention, when a semiconductor device having an element or a wiring under a terminal electrode, which has not been established conventionally, is mounted by wire bonding. When mounting using a protruding electrode formed by a wire bonding method, or when performing other mounting requiring pressure, it is possible to mount at low cost without damaging elements and wiring. it can.

【0073】すなわち、1つは、半導体装置の端子電極
の下に保護部材を設けるか、または端子電極と素子や配
線などとの間隔を0.5μm以上離すことにより、ボン
ディング時の衝撃を緩和することができ、それより下に
存在する素子や配線などにダメージを与えない。2つめ
に、これにより洗浄工程を必要とせず、環境にも優しい
低コストなワイヤボンディング法を用いて素子や配線な
どの上にある端子電極にボンディングできる。3つめに
素子やチップ内層配線などの上にある端子電極にボンデ
ィング可能になることから半導体装置を従来より小さく
することができ、また、配線をわざわざ周辺にひきだす
必要がなくなることから、低コストでより高性能なもの
が得られる。4つめに半田以外のめっきの突起電極を用
いた実装形態であっても素子又は配線上に設けた端子電
極での実装が可能になる。
That is, one is to provide a protective member under the terminal electrode of the semiconductor device, or to make the distance between the terminal electrode and the element or wiring 0.5 μm or more to reduce the shock at the time of bonding. And does not damage elements and wiring existing thereunder. Secondly, this makes it possible to bond to a terminal electrode on an element, a wiring, or the like by using a low-cost wire bonding method that does not require a cleaning process and is environmentally friendly. Third, the semiconductor device can be made smaller than before because it can be bonded to the terminal electrodes on the elements and the internal wiring in the chip, and the wiring does not need to be drawn out to the periphery. Higher performance can be obtained. Fourth, even in a mounting mode using a protruding electrode of plating other than solder, mounting with terminal electrodes provided on elements or wiring becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1の実施の形態にかかる半導体装
置の概略断面図である。
FIG. 1 is a schematic sectional view of a semiconductor device according to a first embodiment of the present invention.

【図2】 本発明の第1の実施の形態にかかる半導体装
置が接合層を介して回路基板に実装された実装体の概略
断面図である。
FIG. 2 is a schematic cross-sectional view of a mounted body in which the semiconductor device according to the first embodiment of the present invention is mounted on a circuit board via a bonding layer.

【図3】 本発明の第2の実施の形態にかかる半導体装
置の概略断面図である。
FIG. 3 is a schematic sectional view of a semiconductor device according to a second embodiment of the present invention.

【図4】 本発明の第2の実施の形態にかかる半導体装
置が接合層を介して回路基板に実装された実装体の概略
断面図である。
FIG. 4 is a schematic sectional view of a mounted body in which a semiconductor device according to a second embodiment of the present invention is mounted on a circuit board via a bonding layer.

【図5】 本発明の第3の実施の形態にかかる半導体装
置の概略断面図である。
FIG. 5 is a schematic sectional view of a semiconductor device according to a third embodiment of the present invention.

【図6】 本発明の第3の実施の形態にかかる半導体装
置が接合層を介して回路基板に実装された実装体の概略
断面図である。
FIG. 6 is a schematic cross-sectional view of a mounted body in which a semiconductor device according to a third embodiment of the present invention is mounted on a circuit board via a bonding layer.

【図7】 本発明の第4の実施の形態にかかる半導体装
置の概略断面図である。
FIG. 7 is a schematic sectional view of a semiconductor device according to a fourth embodiment of the present invention.

【図8】 本発明の第4の実施の形態にかかる半導体装
置が接合層を介して回路基板に実装された実装体の概略
断面図である。
FIG. 8 is a schematic cross-sectional view of a mounted body in which a semiconductor device according to a fourth embodiment of the present invention is mounted on a circuit board via a bonding layer.

【図9】 本発明の第5の実施の形態にかかる実装体の
概略断面図である。
FIG. 9 is a schematic sectional view of a package according to a fifth embodiment of the present invention.

【図10】 本発明の第6の実施の形態にかかる実装体
の概略断面図である。
FIG. 10 is a schematic sectional view of a package according to a sixth embodiment of the present invention.

【図11】 本発明の第7の実施の形態にかかる実装体
の概略断面図である。
FIG. 11 is a schematic sectional view of a package according to a seventh embodiment of the present invention.

【図12】 本発明の第8の実施の形態にかかる実装体
の概略断面図である。
FIG. 12 is a schematic sectional view of a mounting body according to an eighth embodiment of the present invention.

【図13】 本発明の第9の実施の形態にかかる実装体
の概略断面図である。
FIG. 13 is a schematic sectional view of a package according to a ninth embodiment of the present invention.

【図14】 本発明の第10の実施の形態にかかる実装
体の概略断面図である。
FIG. 14 is a schematic sectional view of a package according to a tenth embodiment of the present invention.

【図15】 本発明の第11の実施の形態にかかる実装
体の概略断面図である。
FIG. 15 is a schematic sectional view of a package according to an eleventh embodiment of the present invention.

【図16】 本発明の第12の実施の形態にかかる実装
体の概略断面図である。
FIG. 16 is a schematic sectional view of a package according to a twelfth embodiment of the present invention.

【図17】 従来の半田バンプの接続構造を示した概略
断面図である。
FIG. 17 is a schematic sectional view showing a conventional solder bump connection structure.

【符号の説明】[Explanation of symbols]

1、31、51…保護部材 2、22、32、42、52、62…素子 3、23、33、43、53、63…半導体装置 4、24、54、64…突起電極(バンプ) 5、25、35、45、55、65…(半導体装置の)
端子電極 6、26、36、46、56,66…配線 57,67…接着剤 8、28、38、48、58,68…(回路基板の)入
出力端子電極 9、29…接合層 39、49…ワイヤ 59、69…リード 10、20、30、40、50、60…回路基板 101…半田(Pb−Sn) 102…Cu−Sn金属間化合物 103…Cr−Cu 104…Cr 105…ガラス保護膜 106…SiO2膜 107…Al
1, 31, 51: Protective member 2, 22, 32, 42, 52, 62: Element 3, 23, 33, 43, 53, 63: Semiconductor device 4, 24, 54, 64: Protruding electrode (bump) 5, 25, 35, 45, 55, 65 (of semiconductor devices)
Terminal electrodes 6, 26, 36, 46, 56, 66: Wiring 57, 67: Adhesive 8, 28, 38, 48, 58, 68: Input / output terminal electrodes (of the circuit board) 9, 29: Bonding layer 39, 49: Wire 59, 69: Lead 10, 20, 30, 40, 50, 60: Circuit board 101: Solder (Pb-Sn) 102: Cu-Sn intermetallic compound 103: Cr-Cu 104: Cr 105: Glass protection Film 106: SiO 2 film 107: Al

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成11年4月7日[Submission date] April 7, 1999

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0009[Correction target item name] 0009

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0009】[0009]

【課題を解決するための手段】発明者らはパッド電極の
下部に保護部材を設けることにより、ボンディングある
いは実装荷重による衝撃を緩和し、素子などを破壊する
ことなく実装できることを見出だして本発明を完成し
た。
Means for Solving the Problems The inventors of the present invention have found that by providing a protective member below the pad electrode, the shock due to bonding or mounting load can be reduced and the device can be mounted without destroying the elements. Was completed.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0010[Correction target item name] 0010

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0010】すなわち本発明の半導体装置は、端子電極
と前記端子電極上に形成された突起電極とを有する半導
体装置であって、前記半導体装置内に保護部材と素子及
び/又は配線とを有し、前記保護部材は、前記端子電極
と同じ材料かそれより硬い材料であり、前記素子及び/
又は配線が前記端子電極の直下の領域にあり、前記端子
電極と前記素子及び/又は配線との間に前記保護部材を
少なくとも1つ以上有し、かつ前記端子電極と前記保護
部材と前記素子とは互いに接触していないことを特徴と
する。
[0010] that is, the semiconductor device of the present invention is a semiconductor device having a projection electrode formed on the terminal electrode and the terminal electrode, the protective member and the element及in said semiconductor device
And / or wiring, wherein the protection member is provided with the terminal electrode
The same material as or harder than
Or wiring in the area immediately below the terminal electrode, the possess the protective member at least one between the terminal electrode and the element and / or the wiring, and the protection and the terminal electrode
The member and the element are not in contact with each other .

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0011[Correction target item name] 0011

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0011】更に、本発明の実装体は、上記半導体装置
を、接合層、ワイヤ、又はリードを介して実装してなる
ものである。 ─────────────────────────────────────────────────────
Further , a package according to the present invention is obtained by mounting the above semiconductor device via a bonding layer, a wire, or a lead. ────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成11年8月25日[Submission date] August 25, 1999

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0010[Correction target item name] 0010

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0010】すなわち本発明の半導体装置は、端子電極
と前記端子電極上に形成された突起電極とを有する半導
体装置であって、前記半導体装置内に保護部材と素子及
び/又は配線とを有し、前記保護部材は、前記端子電極
と同じ材料かそれより硬い材料であり、少なくとも1つ
素子及び/又は配線が前記端子電極の直下の領域にあ
り、かつ前記端子電極と前記素子及び/又は配線との間
に前記保護部材を少なくとも1つ以上有し、かつ前記端
子電極と前記保護部材と前記素子とは互いに接触してい
ないことを特徴とする。
That is, a semiconductor device according to the present invention is a semiconductor device having a terminal electrode and a protruding electrode formed on the terminal electrode, wherein the semiconductor device has a protection member, an element, and / or a wiring. The protection member is made of the same material as the terminal electrode or a harder material, and at least one
In the area directly under the device and / or the wiring of the terminal electrodes, and has the protective member at least one between the terminal electrode and the element and / or the wiring, and the protection and the terminal electrode The member and the element are not in contact with each other.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0030[Correction target item name] 0030

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0030】(参考例1)図5は、本発明の第1の参考
にかかる半導体装置の概略断面図である。
[0030] (Reference Example 1) Figure 5, the first reference of the present invention
FIG. 3 is a schematic cross-sectional view of a semiconductor device according to an example .

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0031[Correction target item name] 0031

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0031】図示したように、本参考例の半導体装置2
3は、端子電極25上に突起電極24が形成されてお
り、端子電極25の下に半導体装置中の素子22が存在
し、端子電極25と半導体装置中の素子22との距離D
が少なくとも0.5μm以上離れている。
As shown, the semiconductor device 2 of this embodiment is
Reference numeral 3 denotes a projection electrode 24 formed on a terminal electrode 25, an element 22 in the semiconductor device existing below the terminal electrode 25, and a distance D between the terminal electrode 25 and the element 22 in the semiconductor device.
Are at least 0.5 μm apart.

【手続補正5】[Procedure amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0037[Correction target item name] 0037

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0037】(参考例2)図7は、本発明の第2の参考
にかかる半導体装置の概略断面図である。
[0037] (Reference Example 2) FIG. 7, a second reference of the present invention
FIG. 3 is a schematic cross-sectional view of a semiconductor device according to an example .

【手続補正6】[Procedure amendment 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0038[Correction target item name] 0038

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0038】図示したように、本参考例の半導体装置2
3は、端子電極25上に突起電極24が形成されてお
り、端子電極25の下に半導体装置中の配線26が存在
し、端子電極25と半導体装置中の配線26との距離D
が少なくとも0.5μm以上離れている。
As shown, the semiconductor device 2 of the present reference example
Reference numeral 3 denotes a projection electrode 24 formed on a terminal electrode 25, a wiring 26 in the semiconductor device under the terminal electrode 25, and a distance D between the terminal electrode 25 and the wiring 26 in the semiconductor device.
Are at least 0.5 μm apart.

【手続補正7】[Procedure amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0044[Correction target item name] 0044

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0044】(実施の形態)図9は本発明の第の実
施の形態にかかる実装体の断面図である。
(Embodiment 3 ) FIG. 9 is a sectional view of a package according to a third embodiment of the present invention.

【手続補正8】[Procedure amendment 8]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0047[Correction target item name] 0047

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0047】(実施の形態)図10は本発明の第
実施の形態にかかる実装体の断面図である。
(Embodiment 4 ) FIG. 10 is a sectional view of a package according to a fourth embodiment of the present invention.

【手続補正9】[Procedure amendment 9]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0050[Correction target item name] 0050

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0050】(参考例3)図11本発明の第3の参考例
にかかる実装体の断面図である。
(Embodiment 3 ) FIG. 11 is a sectional view of a package according to a third embodiment of the present invention.

【手続補正10】[Procedure amendment 10]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0051[Correction target item name] 0051

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0051】図示したように、本参考例の実装体は、端
子電極45を有する半導体装置43と、入出力端子電極
48を有する回路基板40と、ワイヤ49とからなり、
半導体装置43中の素子42は、端子電極45の下にあ
り、端子電極45と半導体装置43中の素子42との距
離Dが少なくとも0.5μm以上離れており、半導体装
置43の端子電極45と回路基板45と回路基板40の
入出力端子電極48とがワイヤ49により接合されてい
る。
As shown in the figure, the package of this embodiment comprises a semiconductor device 43 having terminal electrodes 45, a circuit board 40 having input / output terminal electrodes 48, and wires 49.
The element 42 in the semiconductor device 43 is located below the terminal electrode 45, the distance D between the terminal electrode 45 and the element 42 in the semiconductor device 43 is at least 0.5 μm or more, and the terminal electrode 45 of the semiconductor device 43 The circuit board 45 and the input / output terminal electrodes 48 of the circuit board 40 are joined by wires 49.

【手続補正11】[Procedure amendment 11]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0054[Correction target item name] 0054

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0054】(参考例4)図12は本発明の第4の参考
にかかる実装体の断面図である。
(Embodiment 4 ) FIG. 12 shows a fourth embodiment of the present invention.
It is sectional drawing of the mounting body concerning an example .

【手続補正12】[Procedure amendment 12]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0055[Correction target item name] 0055

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0055】図示したように、本参考例の実装体は、端
子電極45を有する半導体装置43と、入出力端子電極
48を有する回路基板40と、ワイヤ49とからなり、
半導体装置43中の配線46は、端子電極45の下にあ
り、端子電極45と半導体装置43中の配線46との距
離Dが少なくとも0.5μm以上離れており、半導体装
置43の端子電極45と回路基板40の入出力端子電極
48とがワイヤ49により接合されている。
As shown in the figure, the mounting body of this embodiment comprises a semiconductor device 43 having terminal electrodes 45, a circuit board 40 having input / output terminal electrodes 48, and wires 49.
The wiring 46 in the semiconductor device 43 is below the terminal electrode 45, the distance D between the terminal electrode 45 and the wiring 46 in the semiconductor device 43 is at least 0.5 μm or more, and The input / output terminal electrodes 48 of the circuit board 40 are joined by wires 49.

【手続補正13】[Procedure amendment 13]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0058[Correction target item name] 0058

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0058】(実施の形態)図13は本発明の第
実施の形態にかかる実装体(TAB:Tape Automated Bond
ing)の断面図である。
[0058] (Embodiment 5) FIG. 13 is mounted body according to a fifth embodiment of the present invention (TAB: Tape Automated Bond
ing). FIG.

【手続補正14】[Procedure amendment 14]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0061[Correction target item name] 0061

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0061】(実施の形態)図14は本発明の第
実施の形態にかかる実装体(TAB:Tape Automated Bond
ing)の断面図である。
[0061] (Embodiment 6) FIG. 14 is mounted body according to a sixth embodiment of the present invention (TAB: Tape Automated Bond
ing). FIG.

【手続補正15】[Procedure amendment 15]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0064[Correction target item name] 0064

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0064】(参考例5)図15は本発明の第5の参考
にかかる実装体(TAB:Tape Automated Bonding)の
断面図である。
(Embodiment 5 ) FIG. 15 shows a fifth embodiment of the present invention.
Such mounting body Examples: is a cross-sectional view of (TAB Tape Automated Bonding).

【手続補正16】[Procedure amendment 16]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0065[Correction target item name] 0065

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0065】図示したように、本参考例の実装体は、端
子電極65を有する半導体装置63と、入出力端子電極
68を有する回路基板60と、リード69とからなる実
装体であって、半導体装置63中の素子62は端子電極
65の下にあり、端子電極65と半導体装置63中の素
子62との距離Dが少なくとも0.5μm以上離れてお
り、半導体装置63の端子電極65上に形成された突起
電極64と回路基板60の入出力端子電極68とがリー
ド69により接合されている。なお、67は接着剤であ
る。
As shown in the figure, the mounting body of this embodiment is a mounting body including a semiconductor device 63 having terminal electrodes 65, a circuit board 60 having input / output terminal electrodes 68, and leads 69. The element 62 in the device 63 is below the terminal electrode 65, and the distance D between the terminal electrode 65 and the element 62 in the semiconductor device 63 is at least 0.5 μm or more, and is formed on the terminal electrode 65 of the semiconductor device 63. The projected electrode 64 and the input / output terminal electrode 68 of the circuit board 60 are joined by a lead 69. In addition, 67 is an adhesive.

【手続補正17】[Procedure amendment 17]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0068[Correction target item name]

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0068】(参考例6)図16は本発明の第6の参考
にかかる実装体(TAB:Tape Automated Bonding)の
断面図である。
(Embodiment 6 ) FIG. 16 shows a sixth embodiment of the present invention.
Such mounting body Examples: is a cross-sectional view of (TAB Tape Automated Bonding).

【手続補正18】[Procedure amendment 18]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0069[Correction target item name] 0069

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0069】図示したように、本参考例の実装体は、端
子電極65を有する半導体装置63と、入出力端子電極
68を有する回路基板60と、リード69とからなる実
装体であって、半導体装置63中の配線66は端子電極
65の下にあり、端子電極65と半導体装置63中の配
線66との距離Dが少なくとも0.5μm以上離れてお
り、半導体装置63の端子電極65上に形成された突起
電極64と回路基板60の入出力端子電極68とがリー
ド69により接合されている。なお、67は接着剤であ
る。
As shown in the figure, the mounting body of the present embodiment is a mounting body including a semiconductor device 63 having terminal electrodes 65, a circuit board 60 having input / output terminal electrodes 68, and leads 69. The wiring 66 in the device 63 is below the terminal electrode 65, and the distance D between the terminal electrode 65 and the wiring 66 in the semiconductor device 63 is at least 0.5 μm or more, and is formed on the terminal electrode 65 of the semiconductor device 63. The projected electrode 64 and the input / output terminal electrode 68 of the circuit board 60 are joined by a lead 69. In addition, 67 is an adhesive.

【手続補正19】[Procedure amendment 19]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図面の簡単な説明[Correction target item name] Brief description of drawings

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1の実施の形態にかかる半導体装
置の概略断面図である。
FIG. 1 is a schematic sectional view of a semiconductor device according to a first embodiment of the present invention.

【図2】 本発明の第1の実施の形態にかかる半導体装
置が接合層を介して回路基板に実装された実装体の概略
断面図である。
FIG. 2 is a schematic cross-sectional view of a mounted body in which the semiconductor device according to the first embodiment of the present invention is mounted on a circuit board via a bonding layer.

【図3】 本発明の第2の実施の形態にかかる半導体装
置の概略断面図である。
FIG. 3 is a schematic sectional view of a semiconductor device according to a second embodiment of the present invention.

【図4】 本発明の第2の実施の形態にかかる半導体装
置が接合層を介して回路基板に実装された実装体の概略
断面図である。
FIG. 4 is a schematic sectional view of a mounted body in which a semiconductor device according to a second embodiment of the present invention is mounted on a circuit board via a bonding layer.

【図5】 本発明の第1の参考例にかかる半導体装置の
概略断面図である。
FIG. 5 is a schematic sectional view of a semiconductor device according to a first reference example of the present invention.

【図6】 本発明の第1の参考例にかかる半導体装置が
接合層を介して回路基板に実装された実装体の概略断面
図である。
FIG. 6 is a schematic cross-sectional view of a mounted body in which the semiconductor device according to the first reference example of the present invention is mounted on a circuit board via a bonding layer.

【図7】 本発明の第2の参考例にかかる半導体装置の
概略断面図である。
FIG. 7 is a schematic sectional view of a semiconductor device according to a second reference example of the present invention.

【図8】 本発明の第2の参考例にかかる半導体装置が
接合層を介して回路基板に実装された実装体の概略断面
図である。
FIG. 8 is a schematic sectional view of a mounted body in which a semiconductor device according to a second reference example of the present invention is mounted on a circuit board via a bonding layer.

【図9】 本発明の第の実施の形態にかかる実装体の
概略断面図である。
FIG. 9 is a schematic sectional view of a package according to a third embodiment of the present invention.

【図10】 本発明の第の実施の形態にかかる実装体
の概略断面図である。
FIG. 10 is a schematic sectional view of a package according to a fourth embodiment of the present invention.

【図11】 本発明の第3の参考例にかかる実装体の概
略断面図である。
FIG. 11 is a schematic sectional view of a package according to a third reference example of the present invention.

【図12】 本発明の第4の参考例にかかる実装体の概
略断面図である。
FIG. 12 is a schematic sectional view of a package according to a fourth reference example of the present invention.

【図13】 本発明の第の実施の形態にかかる実装体
の概略断面図である。
FIG. 13 is a schematic sectional view of a package according to a fifth embodiment of the present invention.

【図14】 本発明の第の実施の形態にかかる実装体
の概略断面図である。
FIG. 14 is a schematic sectional view of a package according to a sixth embodiment of the present invention.

【図15】 本発明の第5の参考例にかかる実装体の概
略断面図である。
FIG. 15 is a schematic sectional view of a mounting body according to a fifth reference example of the present invention.

【図16】 本発明の第6の参考例にかかる実装体の概
略断面図である。
FIG. 16 is a schematic sectional view of a package according to a sixth reference example of the present invention.

【図17】 従来の半田バンプの接続構造を示した概略
断面図である。
FIG. 17 is a schematic sectional view showing a conventional solder bump connection structure.

Claims (27)

【特許請求の範囲】[Claims] 【請求項1】 端子電極と前記端子電極上に形成された
突起電極と保護部材とを有する半導体装置であって、前
記半導体装置中の素子は前記端子電極の下にあり、前記
端子電極と前記半導体装置中の素子との間に前記保護部
材を少なくとも1つ以上有することを特徴とする半導体
装置。
1. A semiconductor device having a terminal electrode, a protruding electrode formed on the terminal electrode, and a protective member, wherein an element in the semiconductor device is below the terminal electrode, and A semiconductor device having at least one or more of the protective members between the device and an element in the semiconductor device.
【請求項2】 端子電極と前記端子電極上に形成された
突起電極と保護部材とを有する半導体装置と、入出力端
子電極を有する回路基板と、接合層とからなる実装体で
あって、前記半導体装置中の素子は前記端子電極の下に
あり、前記端子電極と前記半導体装置中の素子との間に
前記保護部材を少なくとも1つ以上有し、前記半導体装
置が前記回路基板の入出力端子電極と接合層を介して接
合されていることを特徴とする実装体。
2. A package comprising: a semiconductor device having a terminal electrode, a projection electrode formed on the terminal electrode, and a protection member; a circuit board having input / output terminal electrodes; and a bonding layer, An element in the semiconductor device is below the terminal electrode, and has at least one or more of the protective members between the terminal electrode and an element in the semiconductor device, wherein the semiconductor device is an input / output terminal of the circuit board. A mounting body, which is bonded to an electrode via a bonding layer.
【請求項3】 端子電極と前記端子電極上に形成された
突起電極と保護部材とを有する半導体装置であって、前
記半導体装置中の配線は前記端子電極の下にあり、前記
端子電極と前記半導体装置中の配線との間に前記保護部
材を少なくとも1つ以上有することを特徴とする半導体
装置。
3. A semiconductor device having a terminal electrode, a protruding electrode formed on the terminal electrode, and a protective member, wherein a wiring in the semiconductor device is below the terminal electrode, and A semiconductor device comprising at least one or more of the protective members between a wiring in the semiconductor device.
【請求項4】 端子電極と前記端子電極上に形成された
突起電極と保護部材とを有する半導体装置と、入出力端
子電極を有する回路基板と、接合層とからなる実装体で
あって、前記半導体装置中の配線は前記端子電極の下に
あり、前記端子電極と前記半導体装置中の配線との間に
前記保護部材を少なくとも1つ以上有し、前記半導体装
置が前記回路基板の入出力端子電極と接合層を介して接
合されていることを特徴とする実装体。
4. A package comprising a semiconductor device having a terminal electrode, a protruding electrode formed on the terminal electrode and a protective member, a circuit board having an input / output terminal electrode, and a bonding layer, A wiring in the semiconductor device is below the terminal electrode, and has at least one or more of the protective members between the terminal electrode and the wiring in the semiconductor device, wherein the semiconductor device is an input / output terminal of the circuit board. A mounting body, which is bonded to an electrode via a bonding layer.
【請求項5】 端子電極と前記端子電極上に形成された
突起電極を有する半導体装置であって、前記端子電極の
下に前記半導体装置中の素子が存在し、前記端子電極と
前記半導体装置中の素子が少なくとも0.5μm以上離
れていることを特徴とする半導体装置。
5. A semiconductor device having a terminal electrode and a protruding electrode formed on the terminal electrode, wherein an element in the semiconductor device exists below the terminal electrode, wherein the terminal electrode and the semiconductor device have Wherein the elements are separated by at least 0.5 μm or more.
【請求項6】 端子電極と前記端子電極上に形成された
突起電極を有する半導体装置と、入出力端子電極を有す
る回路基板と、接合層とからなる実装体であって、前記
端子電極の下に前記半導体装置中の素子が存在し、前記
端子電極と前記半導体装置中の素子が少なくとも0.5
μm以上離れており、前記半導体装置が前記回路基板の
入出力端子電極と接合層を介して接合されていることを
特徴とする実装体。
6. A mounting body comprising a semiconductor device having a terminal electrode, a projecting electrode formed on the terminal electrode, a circuit board having an input / output terminal electrode, and a bonding layer, wherein There is an element in the semiconductor device, the terminal electrode and the element in the semiconductor device is at least 0.5
A mounting body, which is separated by at least μm, and wherein the semiconductor device is bonded to an input / output terminal electrode of the circuit board via a bonding layer.
【請求項7】 端子電極と前記端子電極上に形成された
突起電極を有する半導体装置であって、前記端子電極の
下に前記半導体装置中の配線が存在し、前記端子電極と
前記半導体装置中の配線が少なくとも0.5μm以上離
れていることを特徴とする半導体装置。
7. A semiconductor device having a terminal electrode and a protruding electrode formed on the terminal electrode, wherein a wiring in the semiconductor device exists below the terminal electrode, and the terminal electrode and the semiconductor device have Wherein the wires are separated by at least 0.5 μm or more.
【請求項8】 端子電極と前記端子電極上に形成された
突起電極を有する半導体装置と、入出力端子電極を有す
る回路基板と、接合層とからなる実装体であって、前記
端子電極の下に前記半導体装置中の配線が存在し、前記
端子電極と前記半導体装置中の配線が少なくとも0.5
μm以上離れており、前記半導体装置が前記回路基板の
入出力端子電極と接合層を介して接合されていることを
特徴とする実装体。
8. A mounting body comprising a semiconductor device having a terminal electrode, a projecting electrode formed on the terminal electrode, a circuit board having an input / output terminal electrode, and a bonding layer, wherein There is a wiring in the semiconductor device, the terminal electrode and the wiring in the semiconductor device are at least 0.5
A mounting body, which is separated by at least μm, and wherein the semiconductor device is bonded to an input / output terminal electrode of the circuit board via a bonding layer.
【請求項9】 端子電極と保護部材を有する半導体装置
と、入出力端子電極を有する回路基板と、ワイヤとから
なる実装体であって、前記半導体装置中の素子は前記端
子電極の下にあり、前記端子電極と前記半導体装置中の
素子との間に前記保護部材を少なくとも1つ以上有し、
前記半導体装置が前記回路基板の入出力端子電極とワイ
ヤにより接合されていることを特徴とする実装体。
9. A package comprising a semiconductor device having a terminal electrode and a protective member, a circuit board having an input / output terminal electrode, and wires, wherein an element in the semiconductor device is below the terminal electrode. Having at least one protection member between the terminal electrode and an element in the semiconductor device,
A mounting body, wherein the semiconductor device is joined to input / output terminal electrodes of the circuit board by wires.
【請求項10】 端子電極と保護部材を有する半導体装
置と、入出力端子電極を有する回路基板と、ワイヤとか
らなる実装体であって、前記半導体装置中の配線は前記
端子電極の下にあり、前記端子電極と前記半導体装置中
の配線との間に前記保護部材を少なくとも1つ以上有
し、前記半導体装置が前記回路基板の入出力端子電極と
ワイヤにより接合されていることを特徴とする実装体。
10. A package comprising a semiconductor device having a terminal electrode and a protective member, a circuit board having an input / output terminal electrode, and wires, wherein the wiring in the semiconductor device is below the terminal electrode. And at least one protection member between the terminal electrode and the wiring in the semiconductor device, wherein the semiconductor device is joined to an input / output terminal electrode of the circuit board by a wire. Implementation body.
【請求項11】 端子電極を有する半導体装置と、入出
力端子電極を有する回路基板と、ワイヤとからなる実装
体であって、前記半導体装置中の素子は、前記端子電極
の下にあり、前記端子電極と前記半導体装置中の素子が
少なくとも0.5μm以上離れており、前記半導体装置
が前記回路基板の入出力端子電極とワイヤにより接合さ
れていることを特徴とする実装体。
11. A package comprising a semiconductor device having terminal electrodes, a circuit board having input / output terminal electrodes, and wires, wherein an element in the semiconductor device is below the terminal electrodes, A mounted body, wherein a terminal electrode and an element in the semiconductor device are separated by at least 0.5 μm or more, and the semiconductor device is joined to an input / output terminal electrode of the circuit board by a wire.
【請求項12】 端子電極を有する半導体装置と、入出
力端子電極を有する回路基板と、ワイヤとからなる実装
体であって、前記半導体装置中の配線は、前記端子電極
の下にあり、前記端子電極と前記半導体装置中の配線が
少なくとも0.5μm以上離れており、前記半導体装置
が前記回路基板の入出力端子電極とワイヤにより接合さ
れていることを特徴とする実装体。
12. A package comprising a semiconductor device having terminal electrodes, a circuit board having input / output terminal electrodes, and wires, wherein a wiring in the semiconductor device is below the terminal electrodes, A mounting body, wherein a terminal electrode and a wiring in the semiconductor device are separated by at least 0.5 μm or more, and the semiconductor device is joined to an input / output terminal electrode of the circuit board by a wire.
【請求項13】 端子電極と前記端子電極上に形成され
た突起電極と保護部材とを有する半導体装置と、入出力
端子電極を有する回路基板と、リードとからなる実装体
であって、前記半導体装置中の素子は前記端子電極の下
にあり、前記端子電極と前記半導体装置中の素子との間
に前記保護部材を少なくとも1つ以上有し、前記半導体
装置が前記回路基板の入出力端子電極とリードにより接
合されていることを特徴とする実装体。
13. A package comprising a semiconductor device having a terminal electrode, a protruding electrode formed on the terminal electrode, and a protective member, a circuit board having an input / output terminal electrode, and a lead, wherein the semiconductor device comprises: An element in the device is below the terminal electrode, and has at least one or more of the protective members between the terminal electrode and an element in the semiconductor device, wherein the semiconductor device is an input / output terminal electrode of the circuit board. And a lead body joined by a lead.
【請求項14】 端子電極と前記端子電極上に形成され
た突起電極と保護部材とを有する半導体装置と、入出力
端子電極を有する回路基板と、リードとからなる実装体
であって、前記半導体装置中の配線は前記端子電極の下
にあり、前記端子電極と前記半導体装置中の配線との間
に前記保護部材を少なくとも1つ以上有し、前記半導体
装置が前記回路基板の入出力端子電極とリードにより接
合されていることを特徴とする実装体。
14. A package comprising a semiconductor device having a terminal electrode, a protruding electrode formed on the terminal electrode, and a protective member, a circuit board having an input / output terminal electrode, and a lead, wherein the semiconductor device comprises: A wiring in the device is below the terminal electrode, and has at least one or more of the protection members between the terminal electrode and the wiring in the semiconductor device, wherein the semiconductor device is an input / output terminal electrode of the circuit board. And a lead body joined by a lead.
【請求項15】 端子電極を有する半導体装置と、入出
力端子電極を有する回路基板と、リードとからなる実装
体であって、前記半導体装置中の素子は前記端子電極の
下にあり、前記端子電極と前記半導体装置中の素子が少
なくとも0.5μm以上離れており、前記半導体装置が
前記回路基板の入出力端子電極とリードにより接合され
ていることを特徴とする実装体。
15. A package comprising a semiconductor device having terminal electrodes, a circuit board having input / output terminal electrodes, and leads, wherein an element in the semiconductor device is below the terminal electrodes, A package wherein the electrodes and the elements in the semiconductor device are separated by at least 0.5 μm or more, and the semiconductor device is joined to input / output terminal electrodes of the circuit board by leads.
【請求項16】 端子電極を有する半導体装置と、入出
力端子電極を有する回路基板と、リードとからなる実装
体であって、前記半導体装置中の配線は前記端子電極の
下にあり、前記端子電極と前記半導体装置中の配線が少
なくとも0.5μm以上離れており、前記半導体装置が
前記回路基板の入出力端子電極とリードにより接合され
ていることを特徴とする実装体。
16. A package comprising a semiconductor device having terminal electrodes, a circuit board having input / output terminal electrodes, and leads, wherein the wiring in the semiconductor device is below the terminal electrodes, A mounting body, wherein the electrode and the wiring in the semiconductor device are separated by at least 0.5 μm or more, and the semiconductor device is joined to an input / output terminal electrode of the circuit board by a lead.
【請求項17】 前記突起電極はワイヤボンディング法
を用いて形成され、Au、Al、Pd、Pb、Sn、C
u、In、Bi、Ti、Niもしくはこれらの合金の少
なくとも1つを含む請求項1、3、5及び7のいずれか
に記載の半導体装置。
17. The method according to claim 17, wherein the protruding electrodes are formed by using a wire bonding method, and are formed of Au, Al, Pd, Pb, Sn, and C.
8. The semiconductor device according to claim 1, comprising at least one of u, In, Bi, Ti, Ni or an alloy thereof.
【請求項18】 前記突起電極はワイヤボンディング法
を用いて形成され、Au、Al、Pd、Pb、Sn、C
u、In、Bi、Ti、Niもしくはこれらの合金の少
なくとも1つを含む請求項2、4、6、8、13、1
4、15及び16のいずれかに記載の実装体。
18. The bump electrode is formed by using a wire bonding method, and includes Au, Al, Pd, Pb, Sn, and C.
and at least one of u, In, Bi, Ti, Ni or an alloy thereof.
17. The package according to any one of 4, 15, and 16.
【請求項19】 前記突起電極はめっき法を用いて形成
され、Au、Al、Pd、Cu、Ni、Ti、Cr、A
gもしくはこれらの合金の少なくとも1つを含む請求項
1、3、5及び7のいずれかに記載の半導体装置。
19. The bump electrode is formed using a plating method, and includes Au, Al, Pd, Cu, Ni, Ti, Cr, and A.
The semiconductor device according to any one of claims 1, 3, 5, and 7, comprising at least one of g and an alloy thereof.
【請求項20】 前記突起電極はめっき法を用いて形成
され、Au、Al、Pd、Cu、Ni、Ti、Cr、A
gもしくはこれらの合金の少なくとも1つを含む請求項
2、4、6、8、13、14、15及び16のいずれか
に記載の実装体。
20. The bump electrode is formed by using a plating method, and includes Au, Al, Pd, Cu, Ni, Ti, Cr, and A.
The package according to any one of claims 2, 4, 6, 8, 13, 14, 15, and 16, comprising at least one of g and an alloy thereof.
【請求項21】 前記突起電極は印刷法を用いて形成さ
れ、Ag、Pd、Pt、Cu、Ni、Pb、Sn、Bi
もしくはこれらの合金の少なくとも1つを含む請求項
1、3、5及び7のいずれかに記載の半導体装置。
21. The bump electrode is formed by a printing method, and is made of Ag, Pd, Pt, Cu, Ni, Pb, Sn, Bi.
8. The semiconductor device according to claim 1, comprising at least one of these alloys.
【請求項22】 前記突起電極は印刷法を用いて形成さ
れ、Ag、Pd、Pt、Cu、Ni、Pb、Sn、Bi
もしくはこれらの合金の少なくとも1つを含む請求項
2、4、6、8、13、14、15及び16のいずれか
に記載の実装体。
22. The bump electrode is formed by a printing method, and is made of Ag, Pd, Pt, Cu, Ni, Pb, Sn, Bi.
The package according to any one of claims 2, 4, 6, 8, 13, 14, 15, and 16, comprising at least one of these alloys.
【請求項23】 前記接合層は、導電性接着剤、異方導
電性接着剤、異方性導電膜、及び半田の少なくとも1つ
を用いている請求項2,4,6及び8のいずれかに記載
の実装体
23. The bonding layer according to claim 2, wherein at least one of a conductive adhesive, an anisotropic conductive adhesive, an anisotropic conductive film, and solder is used. Mounting body described in
【請求項24】 前記保護部材は、前記半導体装置の端
子電極と同じ材料かそれより硬い材料である請求項1又
は3に記載の半導体装置。
24. The semiconductor device according to claim 1, wherein the protection member is made of the same material as or a material harder than the terminal electrode of the semiconductor device.
【請求項25】 前記保護部材は、前記半導体装置の端
子電極と同じ材料かそれより硬い材料である請求項2,
4,9,10,13,14記載の実装体。
25. The protective member is made of the same material as or a material harder than the terminal electrode of the semiconductor device.
The mounting body according to 4, 9, 10, 13, or 14.
【請求項26】 前記ワイヤが、Au、Al、Pd、P
b、Sn、Cu、In、Bi、Ti、Niもしくはこれ
らの合金の少なくとも1つを用いて形成されている請求
項9,10,11及び12のいずれかに記載の実装体。
26. The method according to claim 26, wherein the wires are Au, Al, Pd, P
The package according to claim 9, wherein the package is formed using at least one of b, Sn, Cu, In, Bi, Ti, Ni, and an alloy thereof.
【請求項27】 前記リードが、Au、Al、Pd、P
b、Sn、Cu、In、Bi、Ti、Niもしくはこれ
らの合金の少なくとも1つを用いて形成されている請求
項13,14,15及び16のいずれかに記載の実装
体。
27. The method according to claim 27, wherein the leads are made of Au, Al, Pd, P
17. The package according to claim 13, wherein the package is formed using at least one of b, Sn, Cu, In, Bi, Ti, Ni, or an alloy thereof.
JP10129918A 1998-05-13 1998-05-13 Semiconductor device and mounted body thereof Pending JPH11330072A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10129918A JPH11330072A (en) 1998-05-13 1998-05-13 Semiconductor device and mounted body thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10129918A JPH11330072A (en) 1998-05-13 1998-05-13 Semiconductor device and mounted body thereof

Publications (1)

Publication Number Publication Date
JPH11330072A true JPH11330072A (en) 1999-11-30

Family

ID=15021627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10129918A Pending JPH11330072A (en) 1998-05-13 1998-05-13 Semiconductor device and mounted body thereof

Country Status (1)

Country Link
JP (1) JPH11330072A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808613B1 (en) 2006-02-06 2008-02-28 후지쯔 가부시끼가이샤 Semiconductor device and manufacturing method for the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808613B1 (en) 2006-02-06 2008-02-28 후지쯔 가부시끼가이샤 Semiconductor device and manufacturing method for the same

Similar Documents

Publication Publication Date Title
JP3967133B2 (en) Manufacturing method of semiconductor device and electronic device
US6551918B2 (en) Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment
US6175151B1 (en) Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
JP3787295B2 (en) Semiconductor device
US20090008801A1 (en) Semiconductor device and method for fabricating the same
JP3450238B2 (en) Semiconductor device and manufacturing method thereof
JPH05206203A (en) Semiconductor package and its manufacture
US20010027007A1 (en) Semiconductor device having bump electrodes and method of manufacturing the same
JP2002164498A (en) Semiconductor device and method for manufacturing the same
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
JP2830351B2 (en) Semiconductor device connection method
JP3279470B2 (en) Semiconductor device and manufacturing method thereof
JP3836449B2 (en) Manufacturing method of semiconductor device
JPH11330072A (en) Semiconductor device and mounted body thereof
JP3019065B2 (en) Semiconductor device connection method
JP3658156B2 (en) Mounted body and manufacturing method thereof
US11705399B2 (en) Terminal configuration and semiconductor device
JPH11354562A (en) Semiconductor device and package
JP3176325B2 (en) Mounting structure and manufacturing method thereof
JP3316532B2 (en) Semiconductor device and manufacturing method thereof
JP7245037B2 (en) semiconductor equipment
JPH0992654A (en) Electrode structure of semiconductor device, its forming method, mounting body of semiconductor device, and semiconductor device
JP3005177B2 (en) Semiconductor package mounting structure
JP2917932B2 (en) Semiconductor package
JP2001345347A (en) Connection structure and resin filling method